DE19639701C2

DE19639701C2 - Regelschaltung für Ladungspumpen

Info

Publication number: DE19639701C2
Application number: DE1996139701
Authority: DE
Inventors: Martin Bloch
Original assignee: Siemens AG
Current assignee: Infineon Technologies AG
Priority date: 1996-09-26
Filing date: 1996-09-26
Publication date: 1998-12-03
Anticipated expiration: 2016-09-27
Also published as: DE19639701A1; WO1998013927A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Regeln der Ausgangsspannung einer taktgesteuerten Ladungspumpe mit zwei Eingängen mit einem Taktgenerator zum Erzeugen eines er sten und eines zweiten Taktsignals, Mitteln, die einen der Ausgangsspannung der Ladungspumpe proportionalen Teil der Ausgangsspannung erfassen und einer Auswerteschaltung, die den erfaßten Teil der Ausgangsspannung mit einem Sollwert vergleicht.

Bei einer bekannten Schaltungsanordnung der genannten Art wird die Ausgangsspannung dadurch geregelt, daß die Taktsig nale des Taktgenerators aussetzen, wenn die Ausgangsspannung eine Referenzspannung übersteigt und beim Abfallen der Aus gangsspannung unter die Referenzspannung die Taktsignale wie der einsetzen. Die Ladungspumpe wird also mit einem konstan ten, aber intermittierenden Ladestrom betrieben. Nachteil dieser schaltenden Regelungen ist ihr sehr geringer Wirkungs grad und die geringe erreichbare Regelgüte.

Aus der JP 4-129264A (in: Patents Abstracts of Japan E-1251 Vol. 16, Nr. 392, 20.08.92) ist eine Schaltung mit einer La dungspumpe bekannt, bei der die Ladungspumpe über zwei von einem Oszillator mit Taktsignalen angesteuerte Puffer getak tet wird. Die Taktsignale sind dabei bis auf eine Phasenver schiebung gleich.

Der Erfindung liegt die Aufgabe zugrunde, eine neue Regel schaltung zu entwickeln, die bei einer verbesserten Regelgüte einen höheren Wirkungsgrad aufweist.

Erfindungsgemäß wird diese Aufgabe mit einer Schaltungsanord nung gemäß Anspruch 1 gelöst.

Weiterbildungen der Erfindung sind Gegenstand der Unteran sprüche.

Die erfindungsgemäße Regelschaltung sieht für die Auswerte schaltung, die die Ist-Spannung der Ladungspumpe mit der Soll-Spannung vergleicht, einen Differenzverstärker vor. Dif ferenzverstärker weisen einen großen linearen Bereich auf und können mit Operationsverstärkern kostengünstig zur Verfügung gestellt werden.

Durch die Diode am Ausgang der Ladungspumpe wird verhindert, daß Ladungen von Kapazitäten der Regelschaltung oder von ei nem von der Schaltungsanordnung betriebenen Verbraucher zur Ladungspumpe zurückfließen. Eine besonders kleine Anregelzeit der Regelschaltung läßt sich mit einer Kapazität zwischen dem Ausgang der Schaltungsanordnung und dem Eingang der Auswerte schaltung, an dem der Istwert der zu regelnden Spannung an liegt, erreichen.

Die Treiberschaltungen sind besonders einfach als Inverter in CMOS-Technik ausgeführt, deren Betriebsspannungsanschluß über einen vom Ausgang der Auswerteschaltung gesteuerten MOSFET an der Betriebsspannung anliegt. Zwischen Gate und Source des MOSFET wird vorteilhaft eine Kapazität geschaltet. Dadurch wird der Miller-Effekt reduziert.

Die Verwendung identischer Treiberschaltungen läßt die Her stellungskosten insbesondere bei Ladungspumpen, die mit mehr als zwei Taktsignalen gesteuert werden, sinken.

Die Ist-Spannung am Ausgang der Ladungspumpe wird besonders einfach mit einem Spannungsteiler abgegriffen. Die gesamte Schaltungsanordnung kann als monolithisch integrierte Schal tung ausgeführt werden. Die Einstellung des Teilverhältnisses des Spannungsteilers erfolgt dann besonders genau, wenn aus schließlich als Widerstände geschaltete FETs mit gleichen Wi derstandswerten verwendet werden. Das gewünschte Teilverhält nis des Spannungsteilers wird dann durch Reihenschaltung die ser Widerstände erreicht.

Die Erfindung wird nachfolgend anhand der Zeichnung näher er läutert. Es zeigen:

Fig. 1 ein Prinzipschaltbild der erfindungsgemäßen Schal tungsanordnung,

Fig. 2 ein Ausführungsbeispiel der Treiberschaltung,

Fig. 3 ein Prinzipschaltbild einer Regelschaltung nach dem Stand der Technik und

Fig. 4 ein Ausführungsbeispiel für eine taktgesteuerte La dungspumpe und die dazugehörigen Takte.

Bei der Schaltungsanordnung nach Fig. 3 nach dem Stand der Technik wird die Ausgangsspannung der taktgesteuerten La dungspumpe 1 dadurch geregelt, daß der Taktgenerator 2 ein- und ausgeschaltet wird. Der Komparator 4 vergleicht die Aus gangsspannung der Ladungspumpe mit einer Referenzspannung. Ist die Ausgangsspannung größer als die Referenzspannung, gibt der Komparator 4 das Signal zum Anhalten des Taktgenera tors 2. Ist die Ausgangsspannung kleiner als die Referenz spannung, gibt der Komparator 4 das Signal zum Starten des Taktgenerators 2. Die Ladungspumpe 1 arbeitet nach dem Prin zip der kapazitiven Spannungsvervielfachung. Sie ist nicht Gegenstand der Erfindung. Als Beispiel für eine Ladungspumpe zeigt Fig. 4 eine Ladungspumpe, die von zwei Taktsignalen gesteuert wird, und die dazugehörigen Takte.

Fig. 1 zeigt die erfindungsgemäße Schaltungsanordnung. Der Taktgenerator 2 liefert die Taktsignale Clk1 und Clk2. Die Ladungspumpe 1 besitzt zwei Takteingänge. Ihr Ausgang ist mit dem Anodenanschluß einer Diode 8 verbunden. Der Kathodenan schluß der Diode 8 bildet den Ausgang Vgen der Schaltungsan ordnung. Der Ausgang Vgen ist über eine Kapazität 9 mit dem nicht-invertierenden Eingang eines Differenzverstärkers, der hier als Auswerteschaltung 5 vorgesehen ist, verbunden. Am invertierenden Eingang des Differenzverstärkers 5 liegt die Referenzspannung Vref an. Der Kathodenanschluß der Diode 8 ist mit einem Spannungsteiler 3 verbunden, der einen der Aus gangsspannung der Ladungspumpe 1 proportionalen Teil der Aus gangsspannung erfaßt und auf den nicht-invertierenden Eingang des Differenzverstärkers 5 gibt. Der Spannungsteiler 3 ist hier aus einer Reihenschaltung mehrer als Widerstände ge schalteter p-MOSFETs aufgebaut. Eine erheblich genauere Ein stellung des Teilverhältnisses des Spannungsteilers, als es unmittelbar durch zwei dem Wert nach unterschiedliche MOSFET- Widerstände möglich ist, kann durch die Reihenschaltung meh rer, in ihrem Widerstandswert gleicher MOSFET-Widerstände er reicht werden.

Der Ausgang des Differenzverstärkers 5 ist mit dem ersten Eingang einer ersten Treiberschaltung 6 und mit dem ersten Eingang einer zweiten Treiberschaltung 7 verbunden. Der zweite Eingang der Treiberschaltung 6 ist mit dem Taktsignal Clk1, ihr Ausgang mit dem Takteingang der Ladungspumpe 1 für dieses Taktsignal verbunden. Entsprechend ist der zweite Ein gang der Treiberschaltung 7 mit dem Taktsignal Clk2, ihr Aus gang mit dem Takteingang der Ladungspumpe 1 für dieses Takt signal verbunden.

Die Ausgangsspannung der Ladungspumpe 1 wird am Kathodenan schluß der Diode 8 über den Spannungsteiler 3 abgegriffen und dem nicht-invertierenden Eingang des Differenzverstärkers 5 zugeführt.

Die Kapazität 9 sorgt dafür, daß schnelle Spannungsänderungen am Pumpenausgang direkt am Differenzverstärker 5 erfaßt wer den können. Das Differenzsignal aus der Referenzspannung und der Spannung am nicht-invertierenden Eingang wird an die Treiberschaltungen 6, 7 weitergeleitet. Die Treiberschaltun gen 6, 7 sind identisch aufgebaut. Ein Ausführungsbeispiel einer solchen Treiberschaltung ist in Fig. 2 angegeben. Die Treiberschaltung besitzt zwei Eingänge und einen Ausgang. Sie wird über die Betriebsspannung VDD versorgt. Der erste Ein gang der Treiberschaltung wird von dem Gateanschluß eines ersten p-Kanal-FET, dessen Drainanschluß an der Betriebsspan nung liegt, gebildet. Der Sourceanschluß des ersten p-Kanal- FET ist mit dem Drainanschluß eines zweiten p-Kanal-FET, der mit dem drainseitig auf Masse liegenden n-Kanal-FET einen In verter bildet, verbunden. Die Gates des zweiten p-Kanal-FET und des n-Kanal-FET sind zusammengeschaltet. Sie bilden den zweiten Eingang der Treiberschaltung. Die zusammengeschalte ten Sourceanschlüsse des zweiten p-Kanal-FET und des n-Kanal- FET bilden den Ausgang der Treiberschaltung. Zwischen dem Gate- und den Sourceanschluß des ersten p-Kanal-FET ist eine Kapazität geschaltet, die den Miller-Effekt reduziert. Die Höhe des Differenzsignals des Differenzverstärkers 5 bestimmt die Höhe des Ladestroms der am Drainanschluß des zweiten p- Kanal-FET anliegt. Die Höhe des Ladestroms I_L wiederum be stimmt den Ausgangsstrom der Treiberschaltung, der der La dungspumpe 1 zugeführt wird. Bei großen Abweichungen der Aus gangsspannung der Ladungspumpe 1 kann somit ein großer Lade strom der Ladungspumpe zur Verfügung gestellt werden, bei kleiner Abweichung ist der Ladestrom entsprechend kleiner, so daß eine Regelung der Ausgangsspannung der Ladungspumpe 1 er reicht wird.

Die Diode 8 verhindert, daß Ladungen von Kapazitäten der Re gelschaltung oder angeschlossener Verbraucher zur Ladungs pumpe zurückfließen. Die Schaltungsanordnung kann als mono lithisch integrierte Schaltung ausgeführt werden. Das Ausfüh rungsbeispiel nach Fig. 1 beschreibt eine Regelschaltung, die mit einer taktgesteuerten Ladungspumpe mit zwei Takten arbeitet. Die erfindungsgemäße Schaltungsanordnung kann aber ohne weiteres auf Ladungspumpen, die mit mehr als zwei Takten betrieben werden, übertragen werden. Dazu muß die Schaltungs anordnung lediglich um eine Treiberschaltung je zusätzlichem Takt erweitert werden.

Claims

1. Schaltungsanordnung zum Regeln der Ausgangsspannung einer taktgesteuerten Ladungspumpe (1) mit zwei Eingängen mit

1. einem Taktgenerator (2) zum Erzeugen eines ersten und eines zweiten Taktsignals,
2. einem Spannungsteiler (3), der einen der Ausgangsspannung der Ladungspumpe (1) proportionalen Teil der Ausgangsspannung erfaßt und
3. einem Differenzverstärker (5), der den erfaßten Teil der Ausgangsspannung der Ladungspumpe (1) mit einem Sollwert vergleicht, wobei
4. der erste Takteingang der Ladungspumpe (1) mit dem Ausgang einer ersten Treiberschaltung (6) und der zweite Takteingang der Ladungspumpe (1) mit dem Ausgang einer zweiten Treiberschaltung (7) verbunden ist,
5. die beiden Treiberschaltungen (6, 7) jeweils zwei Eingänge besitzen, von denen jeweils der erste Eingang mit dem Ausgang der Auswerteschaltung (5) verbunden ist und am zweiten Eingang der ersten Treiberschaltung (6) das erste Taktsignal und am zweiten Eingang der zweiten Treiberschaltung (7) das zweite Taktsignal anliegt,
6. wobei jede Treiberschaltung (6, 7) jeweils einen Inverter (M2, M3) und einen p-Kanal-FET (M1), der dem Inverter (M2, M3) betriebsspannungsseitig einen Ladestrom I_L zuführt, aufweist und
7. über die ersten Eingänge der beiden Treiberschaltungen (6, 7) der Ladestrom I_L für die Ladungspumpe (1) stetig steuerbar ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Ausgang der Schaltungsanordnung (Vgen) und dem Eingang der Auswerteschaltung (5), an dem der erfaßte Teil der Ausgangsspannung der Ladungspumpe (1) anliegt, eine Kapazität (9) geschaltet ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ausgang der Ladungspumpe (1) indirekt über eine Diode (8) mit dem Ausgang der Schaltungsanordnung (Vgen) verbunden ist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste Eingang der Treiberschaltung (6) von dem Gate anschluß eines ersten p-Kanal-FET (M1), dessen Drainanschluß an der Betriebsspannung liegt, gebildet wird und daß der Sourceanschluß des ersten p-Kanal-FET (M1) mit dem Drainan schluß eines zweiten p-Kanal-FET (M2), der mit einem drain seitig auf Masse liegenden n-Kanal-FET (M3) den Inverter bildet, verbunden ist und daß die zusammengeschalteten Gates des zweiten p-Kanal-FET (M2) und des n-Kanal-FET (M3) den zweiten Eingang der Treiberschaltung (6) und die zusammenge schalteten Sourceanschlüsse des zweiten p-Kanal-FET (M2) und des n-Kanal-FET (M3) den Ausgang der Treiberschaltung (6) bilden.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß zwischen dem Gateanschluß und dem Sourceanschluß des ersten p-Kanal-FET (M1) eine Kapazität geschaltet ist.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Treiberschaltungen (6, 7) identisch sind.

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die gesamte Schaltungsanordnung als monolithisch inte grierte Schaltung ausgeführt ist.

8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Spannungsteiler aus als Widerständen geschalteten FETs mit gleichen Widerstandswerten besteht und daß das Teil verhältnis des Spannungsteilers durch Reihenschaltung mehre rer solcher Widerstände gegeben ist.