DE19637722A1

DE19637722A1 - Feldeffekttransistor

Info

Publication number: DE19637722A1
Application number: DE1996137722
Authority: DE
Inventors: Naohito Yoshida; Tetsuo Kunii
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-10-06
Filing date: 1996-09-16
Publication date: 1997-04-10
Also published as: JPH09102600A

Description

Die Erfindung bezieht sich auf einen Hochleistungs- Feldeffekttransistor.

Die Fig. 9 zeigt eine Schnittansicht, die einen her kömmlichen Hochleistungs-Feldeffekttransistor darstellt. Dieser Hochleistungs-Feldeffekttransistor (nachfolgend als FET bezeichnet) wird überlicherweise als HEMT (Transistor mit hoher Elektronenmobilität, high electron mobility tran sistor) bezeichnet. Dieser FET besteht aus: einem halbiso lierenden GaAs-Substrat 1, einer i-GaAs-Pufferschicht 2, einer i-AlGaAs-Pufferschicht 3, einer unteren n-AlGaAs-Ab schnitts-Elektronenzuführschicht 4, einer i-InGaAs-Kanal schicht 65, einer oberen n-AlGaAs-Abschnitts-Elektronenzu führschicht 7, einer n-GaAs-Kontaktschicht 8, einer Source elektrode 9 und einer Drainelektrode 10, die sich auf einer Kontaktschicht 8 befinden und in ohmschen Kontakt mit die ser Schicht sind, sowie einer Gateelektrode 11, die in der Aussparungsnut 13 ausgebildet ist, welche durch Ätzen der Kontaktschicht 8 zwischen der Sourceelektrode und der Drainelektrode hergestellt wurde, wobei die Gateelektrode 11 mit der oberen Abschnitts-Elektronenzuführschicht 7 ei nen Schottky-Kontakt aufweist.

In diesem FET werden die Elektronen jeweils von der un teren Abschnitts-Elektronenzuführschicht 4 und der oberen Abschnitts-Elektronenzuführschicht 7 zugeführt, die jeweils aus einem n-AlGaAs mit einer kleinen Elektronenaffinität bestehen und eine relativ hohe n-Dotierstoffkonzentration aufweisen. Diese Schichten befinden sich oberhalb und un terhalb einer i-InGaAs-Kanalschicht 65 mit geringer Dotier stoffkonzentration. Die Elektronen werden in der Kanal schicht 65 gespeichert, die aus InGaAs besteht und eine größere Elektronenaffinität als AlGaAs aufweist, wobei diese Schicht als Kanal arbeitet. Wenn eine an der Gate elektrode 11 anliegende Vorspannung geändert wird, ändert sich die Elektronenkonzentration in der Kanalschicht 65, wodurch der zwischen Source und Drain fließende Strom durch die Gatespannung gesteuert wird und eine Transistoroperati on ermöglicht wird.

Hinsichtlich der Elektronenbeweglichkeit und der Elek tronengeschwindigkeit in der GaAs-Schicht ist festzustel len, daß die Elektronenbeweglichkeit und die Elektronenge schwindigkeit in der InGaAs-Schicht groß ist, weshalb der vorherstehend beschriebene FET, der die InGaAs-Schicht als Kanalschicht verwendet, einen geringen Sourcewiderstand aufweist und für eine hohe Frequenz, eine hohe Verstärkung und eine außerordentlich wirkungsvolle Arbeitsweise geeig net ist.

Durch Einsatz der InGaAs-Schicht als Kanalschicht 65 des FETs erhält man wie vorherstehend beschrieben insbeson dere beim HEMT einen FET, der für eine hohe Frequenz, eine große Verstärkung und eine außerordentlich wirkungsvolle Arbeitsweise geeignet ist. In der InGaAs-Schicht kann je doch im Vergleich zur GaAs-Schicht sehr leicht Stoßionisa tion in einem schwachen elektrischen Feld auftreten, wes halb in dem die InGaAs-Schicht als Kanalschicht verwenden den FET ein Problem dahingehend auftritt, daß sich die Durchbruchspannung im Kanal des FETs verringert. Um den Transistor mit einer hohen Leistung zu betreiben muß eine hohe Drainspannung angelegt werden. Die Verringerung der Durchbruchspannung bedeutet daher eine Behinderung für die Hochleistungsoperation für den vorherstehend beschriebenen FET mit einer InGaAs-Kanalschicht.

Der Erfindung liegt daher die Aufgabe zugrunde einen FET zu schaffen, der eine Operation mit einer hohen Fre quenz, einer hohen Verstärkung und einer großen Effektivi tät ermöglicht, und der für eine Hochleistungsoperation ge eignet ist, sowie ein Verfahren zur Herstellung eines der artigen FETs.

Gemäß einem ersten Teilaspekt der vorliegenden Erfin dung besitzt der Feldeffekttransistor eine Halbleiter schicht, die an der Oberfläche eines Halbleitersubstrats liegt und eine Kanalschicht aufweist, eine auf der Oberflä che der Halbleiterschicht liegende Gateelektrode, eine auf der Oberfläche der Halbleiterschicht liegende Sourceelek trode und Drainelektrode, die an beiden Seiten der Gate elektrode und davon beabstandet angeordnet sind. Die Kanal schicht besitzt eine untere Kanalschicht bestehend aus GaAs und eine obere Kanalschicht bestehend aus InGaAs, die ober halb der unteren Kanalschicht angeordnet ist. Daher tritt in der Kanalschicht unterhalb der Gateelektrode, an der ei ne hohe Drainspannung angelegt wird, bei der oberen InGaAs- Kanalschicht, die an der Seite der Gateelektrode liegt, ei ne Verarmung ein, während bei der unteren GaAs-Kanalschicht ein Hauptpfad für einen Stromfluß durch die Kanalschicht ausgebildet wird, weshalb dieser Strom nicht durch die In GaAs-Schicht fließt. Aus diesem Grund kann die Stoßionisa tion in der Kanalschicht unterdrückt werden und die Durch bruchspannung des Kanals vergrößert werden, wodurch man ei nen FET erhält, der für eine Hochleistungsoperation geeig net ist. Darüber hinaus dient sowohl die obere InGaAs-Ka nalschicht und die untere GaAs-Kanalschicht als Strompfad zwischen der Sourceelektrode und der Gateelektrode, wodurch man nahezu wie beim herkömmlichen FET, der eine InGaAs- Schicht für die Kanalschicht verwendet, einen FET erhält, der einen geringen Sourcewiderstand aufweist. Dadurch er hält man eine Transistoroperation, die für hohe Frequenzen, eine große Verstärkung und einen hohen Wirkungsgrad geeig net ist.

Gemäß einem zweiten Teilaspekt der vorliegenden Erfin dung besitzt die Halbleiterschicht im vorherstehend be schriebenen FET eine erste Schicht bestehend aus einem Halbleiter mit einer kleineren Elektronenaffinität als der Elektronenaffinität von InGaAs, welches die obere Kanal schicht ausbildet, wobei die erste Schicht in Kontakt mit der oberen Kanalschicht steht. Daher können Elektronen als Ladungsträger von der ersten Schicht als einer Elektronen zuführschicht der oberen Kanalschicht zugeführt werden, wo bei, wenn die obere Kanalschicht aus einer nicht-dotierten Schicht besteht, die Elektronen als Ladungsträger durch die obere Kanalschicht laufen können, ohne dabei von Donatoren gestreut zu werden. Folglich erhält man einen FET, der ei nen geringen Sourcewiderstand aufweist und eine Operation bei einer hohen Frequenz, einer großen Verstärkung und mit einer hohen Effektivität ermöglicht.

Gemäß einem dritten Teilaspekt der vorliegenden Erfin dung besitzt die erste Schicht im vorherstehend beschriebe nen FET eine stark dotierte untere n-Schicht und eine im Vergleich zur n-Dotierstoffkonzentration der unteren Schicht stark dotierte obere n-Schicht, wobei die obere auf der unteren Schicht liegt.

Daher können die Elektronen von der unteren Schicht der ersten Schicht zur Kanalschicht zugeführt werden, wobei die n-Dotierstoffkonzentration der oberen Schicht der mit der Gateelektrode in Kontakt stehenden ersten Schicht gering ist, wodurch der Leckstrom im Schottky-Übergang bzw. Schottky-Kontakt zwischen der Gateelektrode und der ersten Schicht verringert werden kann und die Gate-Durchbruchspan nung verbessert wird.

Gemäß einem vierten Teilaspekt der vorliegenden Erfin dung besitzt im vorherstehend beschriebenen FET die Halb leiterschicht eine zweite Schicht bestehend aus einem Halb leiter mit einer geringeren Elektronenaffinität als der Elektronenaffinität von GaAs, wobei die zweite Schicht un terhalb der Kanalschicht liegt. Wie vorherstehend beschrie ben kann daher nicht nur die erste Schicht als Elektronen zuführschicht dienen sondern auch die zweite Schicht. Die Flächendichte der in einer unteren Kanalschicht als La dungsträger vorgesehenen Elektronen kann größer sein als die eines FETs, der nur eine erste Schicht aufweist. Da durch erhält man einen geringeren Sourcewiderstand und eine Arbeitsweise bei einer höheren Frequenz, größeren Verstär kung und verbesserten Wirkungsweise.

Gemäß einem fünften Teilaspekt der vorliegenden Erfin dung besitzt ein Feldeffekttransistor eine Halbleiter schicht, die auf einer Oberfläche eines Halbleitersubstrats liegt und eine Kanalschicht beinhaltet, eine auf der Ober fläche der Halbleiterschicht liegende Gateelektrode, und eine auf der Oberfläche der Halbleiterschicht liegende Sourceelektrode und Drainelektrode, die an beiden Seiten der Gateelektrode und von dieser beabstandet liegen. Die Kanalschicht besteht aus einer zusammengesetzten Übergangs kanalschicht aus InGaAs, deren In-Zusammensetzung vom Halb leitersubstrat zur Oberfläche der Halbleiterschicht hin an steigt. Wenn eine hohe Drainspannung anliegt, bildet in der InGaAs-Zusammensetzungs-Übergangs-Kanalschicht unterhalb der Gateelektrode ein Bereich auf der Seite des Substrats, d. h. der Bereich mit einem geringen In-Zusammensetzungsver hältnis nahe bei GaAs, einen Hauptpfad für einen Stromfluß durch die Kanalschicht aus, da der Strom nicht durch eine InGaAs-Schicht fließt, die ein großes In-Zusammensetzungs- Übergangsverhältnis aufweist. Dadurch wird eine Stoßionisa tion in der Kanalschicht unterdrückt und die Durchbruch spannung des Kanals kann erhöht werden. Dieser FET ist da her für eine Hochleistungsoperation geeignet. Darüber hin aus wird der gesamte Bereich der InGaAs-Zusammensetzungs- Übergangs-Kanalschicht zwischen einer Sourceelektrode und einer Gateelektrode zu einem Strompfad, wodurch man ver gleichbar zum herkömmlichen FET, der für die Kanalschicht eine InGaAS-Schicht verwendet, einen geringen Sourcewider stand, sowie eine Operation mit hoher Frequenz, großer Ver stärkung und großer Effektivität erhält.

Gemäß einem sechsten Teilaspekt der vorliegenden Erfin dung besitzt im vorherstehend beschriebenen FET die Halb leiterschicht eine erste Schicht mit einem Halbleiter, der eine kleinere Elektronenaffinität aufweist als die Elektro nenaffinität von InGaAs, welches den obersten Abschnitt der zusammensetzungs-Übergangs-Kanalschicht darstellt, wobei sich die erste Schicht in Kontakt mit der Zusammensetzungs- Übergangs-Kanalschicht befindet. Daher können der Zusammen setzungs-Übergangs-Kanalschicht Elektronen als Ladungsträ ger von der ersten Schicht als einer Elektronenzuführ schicht zugeführt werden, wobei, wenn die Kanalschicht aus einer nicht-dotierten Schicht besteht, Elektronen als La dungsträger durch die Kanalschicht wandern können ohne da bei von Donatoren gestreut zu werden.

Dadurch erhält man einen FET, der eine Operation bei einer hohen Frequenz, einer großen Verstärkung und mit ei nem großen Wirkungsgrad ermöglicht.

Gemäß einem siebten Teilaspekt der vorliegenden Erfin dung besitzt im vorherstehend beschriebenen FET die erste Schicht eine stark dotierte untere n-Schicht und eine schwach dotierte obere n-Schicht, deren n-Dotierstoffkon zentration geringer ist als die der unteren Schicht und die auf der unteren Schicht liegt. Daher können die Elektronen von der unteren Schicht der ersten Schicht an die Kanal schicht abgegeben werden, wobei die n-Dotierstoffkonzentra tion der oberen Schicht der in Kontakt mit der Gateelek trode befindlichen ersten Schicht gering ist, wodurch der Leckstrom im Schottky-Übergang bzw. Schottky-Kontakt zwi schen der Gateelektrode und der ersten Schicht verringert wird und die Gatedurchbruchspannung verbessert werden kann.

Gemäß einem achten Teilaspekt der vorliegenden Erfin dung besitzt im vorherstehend beschriebenen FET die Halb leiterschicht eine zweite Schicht mit einem Halbleiter, der eine kleinere Elektronenaffinität aufweist als die Elektro nenaffinität von GaAs, wobei die zweite Schicht unterhalb der Kanalschicht liegt. Daher dient nicht nur die erste Schicht wie vorherstehend beschrieben als Elektronenzuführ schicht sondern auch die zweite Schicht, wobei eine Flä chendichte der als Ladungsträger der Kanalschicht zugeführ ten Elektronen größer sein kann als in dem Fall, bei dem die Elektronen nur von der ersten Schicht zugeführt werden. Dadurch ergibt sich beim FET ein weiter verringerter Sourcewiderstand, der bei einer hohen Frequenz, mit einer großen Verstärkung und einer hohen Effektivität arbeitet.

Die Erfindung wird nachstehend anhand von Ausführungs beispielen unter Bezugnahme auf die Zeichnungen näher be schrieben. Es zeigen:

Fig. 1(a) und 1(b) Schnittansichten, die Feldeffekt transistoren gemäß einem ersten erfindungsgemäßen Ausfüh rungsbeispiel darstellen,

Fig. 2(a) bis 2(d) Schnittansichten, die Prozeßschritte in einem Verfahren zum Herstellen des FETs gemäß dem ersten erfindungsgemäßen Ausführungsbeispiel darstellen,

Fig. 3(a) und 3(b) Schnittansichten, die Feldeffekt transistoren gemäß einem zweiten erfindungsgemäßen Ausfüh rungsbeispiel darstellen,

Fig. 4 eine Schnittansicht, die einen Prozeßschritt in einem Verfahren zum Herstellen des FETs gemäß dem zweiten erfindungsgemäßen Ausführungsbeispiel darstellt,

Fig. 5(a) und 5(b) Schnittansichten, die Feldeffekt transistoren gemäß einem dritten erfindungsgemäßen Ausfüh rungsbeispiel darstellen,

Fig. 6 eine Schnittansicht, die einen Prozeßschritt in einem Verfahren zum Herstellen des FETs gemäß dem dritten erfindungsgemäßen Ausführungsbeispiel darstellt,

Fig. 7 eine Schnittansicht, die einen Feldeffekttransi stor gemäß einem vierten erfindungsgemäßen Ausführungsbei spiel darstellt,

Fig. 8 eine Schnittansicht, die einen Prozeßschritt in einem Verfahren zum Herstellen eines FETs gemäß dem vierten erfindungsgemäßen Ausführungsbeispiel darstellt, und

Fig. 9 eine Schnittansicht eines herkömmlichen FETs.

Ausführungsbeispiel 1

Nachfolgend wird ein FET gemäß einem ersten erfindungs gemäßen Ausführungsbeispiel sowie ein Verfahren zu dessen Herstellung beschrieben.

Die Fig. 1(a) zeigt eine Schnittansicht, die als erstes Beispiel einen FET gemäß einem ersten erfindungsgemäßen Ausführungsbeispiel darstellt. Dieser FET, ein sogenannter HEMT (high electron mobility transistor), besitzt eine nicht-dotierte i-GaAS-Pufferschicht 2 mit einer Dicke von 500 nm, die als Halbleiterschicht mit hohem Widerstand auf einem halbisolierenden GaAs-Substrat 1 abgeschieden bzw. aufgewachst wurde. Eine Halbleiterschicht bestehend aus einer unteren n-GaAs-Kanalschicht 55 mit einer Dicke von 20 nm und einer relativ hohen n-Dotierstoffkonzentration von 1×10¹⁸ cm^-3 ist auf der Pufferschicht 2 aufgewachst. Eine nicht-dotierte obere i-In_0,15Ga_0,85As-Kanalschicht 6 besitzt eine Dicke von 20 nm und weist eine geringe Dotier stoffkonzentration auf. Eine obere n-Al_0,2Ga_0,8As-Elektro nenzuführschicht 7 besitzt eine relativ hohe n-Dotierstoff konzentration von 1,5×10¹⁸ cm^-3, während eine n-GaAs-Kon taktschicht 8 mit einer Dicke von 100 nm eine hohe n-Do tierstoffkonzentration von 3×10¹⁸ cm^-3 aufweist. Eine Source- und eine Drainelektrode 9 und 10 liegen auf der Kontaktschicht 8, sind mit dieser in ohmschen Kontakt und bestehen aus AuGe/Ni/Au. Eine aus Ti/Al bestehende Gateelektrode 11 liegt in einer Aussparungsnut 13, die durch Ätzen der Kontaktschicht 8 zwischen der Sourceelek trode und der Drainelektrode ausgebildet wird. In diesem Fall wird ein Schottky-Übergang bzw. ein Schottky-Kontakt als Kontakt zwischen der Gateelektrode 11 und der oberen Elektronenzuführschicht 7 verwendet. Darüber hinaus dient die untere n-GaAs-Kanalschicht 55 nicht nur als Kanal schicht sondern auch als Elektronenzuführschicht. In der Figur bezeichnet das Bezugszeichen 100 die aus der oberen Kanalschicht 6 und der unteren Kanalschicht 55 bestehende Kanalschicht.

Nachfolgend wird anhand der Fig. 2(a) bis 2(d) eine Be schreibung für ein Verfahren zur Herstellung des FETs gemäß dem ersten erfindungsgemäßen Ausführungsbeispiel gegeben. Zu Beginn wird in Schritt gemäß Fig. 2(a) ein halbisolie rendes GaAs-Substrat 1, eine nicht-dotierte i-GaAs-Puffer schicht 2 mit einer Dicke von 500 nm, eine untere n-GaAs- Kanalschicht 55 mit einer Dicke von 20 nm und einer Si-Do tierstoffkonzentration von 1×10¹⁸ cm^-3, einer oberen i-In_0,15Ga_0,85As-Kanalschicht 6 mit einer Dicke von 20 nm, einer n-Al_0,2Ga_0,8As-Elektronenzuführschicht 7 mit einer Dicke von 40 nm und einer Si-Dotierstoffkonzentration von 1,5×10¹⁸ cm^-3, und eine n-GaAs-Kontaktschicht 8 mit einer Dicke von 100 nm und einer Si-Dotierstoffkonzentration von 3×10¹⁸ cm^-3 nacheinander mittels eines MOCVD- oder MBE-Ver fahrens abgeschieden bzw. aufgewachst.

Als nächstes wird in einem Schritt gemäß Fig. 2(b) eine beispielsweise aus AuGe/Ni/Au bestehende Sourceelektrode 9 und Drainelektrode 10 durch eine herkömmliches photolitho graphisches Verfahren, Vakuumdampfabscheidung und anschlie ßendes Freilegen ausgebildet.

Nachfolgend wird im Schritt gemäß Fig. 2(c) ein Photo resist-Muster zum Ausbilden einer Gateelektrode 12 auf der gesamten Oberfläche der Kontaktschicht 8 ausgebildet, wobei unter Verwendung des Photoresist-Musters als Maske die Kon taktschicht 8 zum Ausbilden einer Aussparungsnut 13 in ei nem Bereich geätzt wird, an dem die Gateelektrode ausgebil det werden soll.

Im Schritt gemäß Fig. 2(d) wird nach Abscheiden des Gateelektrodenmetalls, beispielsweise Ti/Al, das Photore sist-Muster auf der gesamten Oberfläche entfernt, wodurch die Gateelektrode 11 in der Aussparungsnut 13 ausgebildet wird. Der in Fig. 1(a) dargestellte FET wird dadurch ver vollständigt.

Darüber hinaus kann gemäß Fig. 1(b) die Al_0,2Ga_0,8As- obere Elektronenzuführschicht 7 eine Schicht sein, die aus einer nicht-dotierten i-Al_0,2Ga_0,8As-Abstandsschicht 71 mit einer Dicke von 2 nm, einer stark dotierten n-Al_0,2Ga_0,8As- Schicht 72 mit einer Si-Dotierstoffkonzentration von 2,5×10¹⁸ cm^-3, und einer schwach dotierten n-Al_0,2Ga_0,8As- Schicht 73 mit einer Si-Dotierstoffkonzentration von 1×10¹⁷ cm^-3 besteht. In diesem Fall kann die schwach do tierte Schicht 73 aus nicht-dotiertem Al_0,2Ga_0,8As beste hen.

Zum Erhalten eines hohen Ausgangssignals ist es im all gemeinen bei einem FET notwendig eine hohe Drainspannung anzulegen. Wenn jedoch eine hohe Drainspannung anliegt, be findet sich die Gateelektrode in einem Zustand, bei dem ei ne hinsichtlich der Drainelektrode negative Vorspannung an der Elektrode anliegt, wodurch in der Kanalschicht unter der Gateelektrode das Verarmungsgebiet von der Gateelektro denseite nach unten verbreitert wird und nahezu der gesamte zwischen der Source und der Drain fließende Strom durch den unteren Bereich der Kanalschicht fließt. Im vorherstehend beschriebenen herkömmlichen FET besteht die Kanalschicht vollständig aus InGaAs, wodurch, wenn eine hohe Drainspan nung anliegt, ein Strom durch den unteren Bereich der Ka nalschicht fließt und ein Durchbruch des Kanals aufgrund von Stoßionisation sehr leicht auftreten kann.

Die vorherstehend beschriebene Stoßionisation tritt in GaAs weniger stark auf als in InGaAs. Wenn im FET gemäß dem ersten Ausführungsbeispiel eine hohe Drainspannung angelegt wird, wird aus der oberen InGaAs-Kanalschicht unterhalb der Gateelektrode 11 ein Verarmungsgebiet, wodurch die untere n-GaAs-Kanalschicht 55 zum Hauptstrompfad wird und die Stoßionisation in dieser Schicht relativ zur Stoßionisation in der InGaAs-Kanalschicht des vorherstehend beschriebenen herkömmlichen FETs unterdrückt wird. Dadurch kann die Ka naldurchbruchspannung erhöht werden. Darüber hinaus kann der durch die Kanalschicht 100 zwischen Source und Gate fließende Strom sowohl durch die i-InGaAs-Kanalschicht 6 als auch die untere n-GaAs-Kanalschicht 55 fließen, wodurch man einen im Vergleich zum vorherstehend beschriebenen her kömmlichen FET geringeren Sourcewiderstand erhält, und eine Operation bei einer hohen Frequenz, einer großen Verstär kung und einer hohen Effektivität möglich wird.

Tatsächlich beträgt im FET gemäß diesem ersten Ausfüh rungsbeispiel bei einer Vorrichtung mit einer Gatelänge von 0,2 µm und einer Gatebreite von 480 µm die Leistungsver stärkung bei einer Frequenz von 60 GHz 6 dB, was vergleich bar mit der des herkömmlichen FETs ist. Darüber hinaus be trägt die Kanaldurchbruchspannung bei der Gatevorspannung von 0 Volt mehr als 6 Volt, wodurch sich eine Verbesserung um mehr als 2 Volt gegenüber dem herkömmlichen FET ergibt.

Im FET, bei dem die obere AlGaAs-Elektronenzuführ schicht 7 aus der nicht-dotierten Abstandsschicht 71, der stark dotierten Schicht 72 und der schwach dotierten Schicht 73 besteht, ist zwischen der stark dotierten Schicht 72 und der oberen i-InGaAs-Kanalschicht 6 eine nicht-dotierte Abstandsschicht vorgesehen, wodurch verhin dert werden kann, daß in der Nähe des Zwischenbereichs zwi schen der oberen Elektronenzuführschicht 7 in der oberen Kanalschicht 6 die wandernden Elektronen durch die als Do natoren auftretenden n-Verunreinigungen gestreut werden, die sich in der oberen Elektronenzuführschicht 7 befinden. Dadurch erhält man einen gegenüber dem FET gemäß Fig. 1(a) geringeren Sourcewiderstand, wodurch sich die Operations charakteristika bei einer hohen Frequenz, einer großen Ver stärkung und einer hohen Effektivität weiter verbessern. Da darüber hinaus die oberste Schicht der oberen Elektronenzu führschicht 7 eine schwach dotierte Schicht 73 ist, gelangt die Gateelektrode 11 in Kontakt mit der schwach dotierten Schicht 73, wodurch der Leckstrom im Schottky-Übergang zwi schen der Gateelektrode 11 und der oberen Elektronenzuführ schicht 7 verringert und die Gatedurchbruchspannung vergrö ßert werden kann.

Während im vorherstehend beschriebenen ersten Ausfüh rungsbeispiel für die obere Elektronenzuführschicht 7 ein n-AlGaAs verwendet wird, kann ebenso n-InGaP oder n-GaAs dafür verwendet werden.

Ausführungsbeispiel 2

Nachfolgend wird eine Beschreibung eines FETs gemäß ei nem zweiten erfindungsgemäßen Ausführungsbeispiels sowie eines Verfahrens zur Herstellung dieses FETs gegeben.

Die Fig. 3(a) zeigt eine Schnittansicht, die den FET gemäß dem zweiten erfindungsgemäßen Ausführungsbeispiel darstellt. Dieser FET, ebenso ein HEMT (high electron mobi lity transistor) wie im ersten Ausführungsbeispiel, besitzt eine Halbleiterschicht 101 bestehend aus einer i-GaAs-Puf ferschicht 2 mit hohem Widerstand, die auf ein halbisolier endes GaAs-Substrat 1 abgeschieden bzw. aufgewachst wird, und einer i-Al_0,2Ga_0,8As-Pufferschicht 3. Eine untere n-Al_0,2Ga_0,8As-Elektronenzuführschicht 4 mit einer Dicke von 10 nm und einer relativ hohen n-Dotierstoffkonzentration von 1,5×10¹⁸ cm^-3 ist auf der Pufferschicht 3 abgeschieden bzw. aufgewachst. Eine nicht-dotierte i-GaAs-Kanalschicht 5 mit einer Dicke von 20 nm besitzt eine schwache Dotier stoffkonzentration. Eine obere nicht-dotierte i-In_0,15Ga_0,85As-Kanalschicht 6 mit einer Dicke von 20 nm be sitzt eine geringe Dotierkonzentration. Eine obere n-Al_0,2Ga_0,8As-Elektronenzuführschicht 7 besitzt eine Dicke von 40 nm und eine relativ hohe n-Dotierstoffkonzentration von 1,5×10¹⁸ cm^-3. Eine n-GaAs-Kontaktschicht 8 besitzt ei ne Dicke von 100 nm und eine hohe n-Dotierstoffkonzentra tion von 3×10¹⁸ cm^-3. Eine aus AuGe/Ni/Au bestehende Sourceelektrode 9 und Drainelektrode 10 befindet sich in ohmschen Kontakt mit der Kontaktschicht 8 und liegt auf dieser Kontaktschicht 8. Eine Gateelektrode 11 besteht aus Ti/Al und liegt in einer Aussparungsnut 13, die durch Ätzen der Kontaktschicht 8 zwischen der Sourceelektrode und der Drainelektrode ausgebildet ist. In diesem Fall erhält man einen Schottky-Kontakt als Kontakt zwischen der Gateelek trode 11 und der oberen Abschnitts-Elektronenzuführschicht 7. Darüberhinaus bezeichnet in Fig. 3(a) das Bezugszeichen 100 eine aus einer oberen Kanalschicht 6 und einer unteren Kanalschicht 5 bestehende Kanalschicht.

Das Verfahren zur Herstellung des FETs gemäß dem zwei ten Ausführungsbeispiel besteht gemäß Fig. 4 zu Beginn aus dem Aufwachsen einer Halbleiterschicht 101 auf einem halb isolierenden GaAs-Substrat 1, bestehend aus den Puffer schichten 2, 3 und der Kanalschicht 100. Durch Anwendung der gleichen Prozeßschritte wie in den Fig. 2(b) bis 2(d) gemäß dem ersten Ausführungsbeispiel wird der FET gemäß Fig. 3(a) hergestellt. Gemäß Fig. 3(b) kann darüber hinaus die obere Al_0,2Ga_0,8As-Elektronenzuführschicht 7 aus einem Schichtenaufbau einer nicht-dotierten i-Al_0,2Ga_0,8As-Ab standsschicht 71 mit einer Dicke von 2 nm, einer stark do tierten n-Al_0,2Ga_0,8As-Schicht 72 mit einer Dicke von 20 nm und einer Si-Dotierstoffkonzentration von 2,5×10¹⁸ cm^-3, und einer schwach dotierten n-Al_0,2Ga_0,8As-Schicht 73 mit einer Dicke von 20 nm und einer Si-Dotierstoffkonzentration von 1×10¹⁷ cm^-3 bestehen. Darüber hinaus kann die untere Abschnitts-Elektronenzuführschicht 4 aus einer Mehrfach schicht einer stark dotierten n-Al_0,2Ga_0,8As-Schicht 41 mit einer Dicke von 10 nm und einer Si-Dotierstoffkonzentration von 1,5×10¹⁸ cm^-3 sowie einer nicht-dotierten i-Al_0,2Ga_0,8As-Abstandsschicht 42 mit einer Dicke von 2 nm bestehen. In diesem Fall kann die vorherstehend beschrie bene schwach dotierte Schicht 73 aus nicht-dotiertem Al_0,2Ga_0,8As bestehen.

Obwohl im vorherstehend beschriebenen ersten Ausfüh rungsbeispiel die Kanalschicht 100 aus einer i-InGaAs- Schicht und einer n-GaAs-Schicht besteht, besitzt die Ka nalschicht 100 gemäß Fig. 3(a) im zweiten Ausführungsbei spiel die obere i-InGaAs-Kanalschicht und die untere i-GaAs-Kanalschicht 5. Darüber hinaus sind zum Einfassen der Kanalschicht 100 eine untere Abschnitts-Elektronenzuführ schicht 4 bestehend aus n-AlGaAs mit einer hohen n-Dotier stoffkonzentration und die obere Abschnitts-Elektronenzu führschicht 7 vorgesehen, wodurch die durch die Kanal schicht 100 wandernden Elektronen sowohl von der unteren Abschnitts-Elektronenzuführschicht 4 als auch der oberen Abschnitts-Elektronenzuführschicht 7 zugeführt werden. Wie beim vorherstehend beschriebenen ersten Ausführungsbeispiel wird auch in diesem zweiten Ausführungsbeispiel die obere i-InGaAs-Kanalschicht 6 in der Kanalschicht 100 unterhalb der Gateelektrode 11 zu einer Verarmungsschicht, wenn eine hohe Drainspannung angelegt wird, während die untere i-GaAs-Kanalschicht 5 zu einem Hauptpfad für den Stromfluß durch die Kanalschicht 100 wird. Dadurch wird eine Stoßio nisation in der Kanalschicht 100 im Vergleich zu der in der InGaAs-Kanalschicht des vorherstehend beschriebenen her kömmlichen FET unterdrückt, weshalb eine Durchbruchspannung vergrößert werden kann. Da darüber hinaus zwischen einer Source und einem Gate sowohl die obere i-InGaAs-Kanal schicht als auch die untere n-GaAs-Kanalschicht 5 zu Strom pfaden werden, erhält man einen im Vergleich zum herkömmli chen FET geringen Sourcewiderstand, wodurch man eine Opera tion des Transistors mit einer hohen Frequenz, einer großen Verstärkung und einer hohen Effektivität erhält.

Darüber hinaus besitzt gemäß Fig. 3(b) der FET eine obere AlGaAs -Abschnitts-Elektronenzuführschicht 7 mit einer nicht-dotierten Abstandsschicht 71, einer stark dotierten Schicht 72 und der schwach dotierten Schicht 73, während die untere AlGaAs-Elektronenzuführschicht 4 eine stark do tierte Schicht 41 und die nicht-dotierte Abstandsschicht 42 aufweist. Die nicht-dotierte Abstandsschicht 71 befindet sich zwischen der stark dotierten Schicht 72 und der oberen i-InGaAs-Kanalschicht 6, wodurch verhindert werden kann, daß die in der Nähe der Schnittstelle an der oberen Elek tronenzuführschicht 7 der oberen Kanalschicht 6 wandernden Elektronen durch die als Donatoren wirkenden n-Verunreini gungen gestreut werden, die in der oberen Elektronenzuführ schicht 7 liegen. Darüber hinaus befindet sich zwischen der stark dotierten Schicht 41 und der unteren i-InGaAs-Kanal schicht 5 die nicht-dotierte Abstandsschicht 42, wodurch verhindert werden kann, daß die in der Nähe an der Schnitt stelle mit der unteren Abschnitts-Elektronenzuführschicht 41 der unteren Kanalschicht wandernden Elektronen durch die als Donatoren wirkenden n-Verunreinigungen gestreut werden, die sich in der oberen Elektronenzuführschicht 41 befinden. Dadurch erhält man eine gegenüber dem FET gemäß Fig. 3(a) weiter verringerten Sourcewiderstand, wodurch die Operati onscharakteristika hinsichtlich einer hohen Frequenz, einer großen Verstärkung und einer hohen Effektivität weiter ver bessert werden. Da darüber hinaus die oberste Schicht der oberen Elektronenzuführschicht 7 die schwach dotierte Schicht 73 ist, befindet sich die Gateelektrode 11 in Kon takt mit der schwach dotierten Schicht 73, wodurch ein im Schottky-Übergang bzw. Schottky-Kontakt zwischen der Gate elektrode 11 und der oberen Elektronenzuführschicht 7 auf tretender Leckstrom verringert und die Gatedurchbruchspan nung erhöht werden kann.

Während im vorherstehend beschriebenen zweiten Ausfüh rungsbeispiel n-AlGaAs für die obere Elektronenzuführ schicht verwendet wurde, kann dafür ebenso n-InGaP oder n-GaAs verwendet werden.

Ausführungsbeispiel 3

Nachfolgend wird ein FET gemäß einem dritten erfin dungsgemäßen Ausführungsbeispiel sowie ein Verfahren zu dessen Herstellung beschrieben.

Die Fig. 5(a) zeigt eine Schnittansicht, die den FET gemäß dem dritten erfindungsgemäßen Ausführungsbeispiel darstellt. Dieser FET ist ebenso wie im ersten und zweiten Ausführungsbeispiel ein HEMT und besteht aus einer i-GaAS- Pufferschicht 2 mit hohem Widerstand, die auf einem halb isolierenden GaAs-Substrat 1 aufgewachst ist, und einer i-Al_0,2Ga_0,8As-Pufferschicht 3. Eine Halbleiterschicht 101 besteht aus einer unteren n-Al_0,2Ga_0,8As-Abschnitts-Elek tronenzuführschicht 4 mit einer Dicke von 10 nm und einer relativ hohen n-Dotierstoffkonzentration von 1,5×10¹⁸ cm^-3, die auf der Pufferschicht 3 aufgewachst ist. Eine nicht-do tierte i-In_xGa_1-xAs-Zusammensetzungs-Übergangskanalschicht 61 (x = 0→0,25) besitzt eine Dicke von 40 nm. Eine obere n-Al_0,2Ga_0,8As-Abschnitts-Elektronenzuführschicht 7 mit ei ner Dicke von 40 nm besitzt eine relativ hohe n-Dotier stoffkonzentration von 1,5×10¹⁸ cm^-3. Eine n-GaAs-Kontakt schicht mit einer Dicke von 100 nm besitzt eine hohe n-Do tierstoffkonzentration von 3×10¹⁸ cm^-3. Auf der Kontakt schicht 8 liegen in ohmschen Kontakt mit der Kontaktschicht 8 eine Source- und eine Drainelektrode 9 und 10, die aus AuGe/Ni/Au bestehen. Eine Gateelektrode 11 besteht aus Ti/Al und liegt in einer Aussparungsnut 13, die durch Ätzen der Kontaktschicht 8 zwischen der Sourceelektrode und der Drainelektrode ausgebildet ist. In diesem Fall ist das In- Zusammensetzungsverhältnis x der i-In_xGa_1-xAs-Zusammenset zungsübergangs-Kanalschicht 61 bei der Schnittstelle zwi schen der Kanalschicht 61 und der unteren Abschnitts-Elek tronenzuführschicht 4 bei x = 0 (d. h. GaAs). An der Schnittstelle zwischen der Kanalschicht 61 und der oberen Abschnitts-Elektronenzuführschicht 7 ist x = 0,25, während sich zwischen diesem Bereich x von 0 bis 0,25 graduell oder stufenförmig ändert. Darüber hinaus ist ein Kontakt zwi schen der Gateelektrode 11 und der oberen Abschnitts-Elek tronenzuführschicht 7 ein Schottky-Übergang bzw. ein Schottky-Kontakt.

Beim Verfahren zur Herstellung des FETs gemäß dem drit ten Ausführungsbeispiel wird nach Fig. 6 zu Beginn eine Pufferschicht 2 und 3 sowie eine Halbleiterschicht 101 auf einem halbisolierenden GaAs-Substrat 1 abgeschieden bzw. aufgewachst und anschließend der FET gemäß Fig. 5(a) mit den gleichen Prozeßschritten wie in den Fig. 2(b) bis 2(d) gemäß dem ersten Ausführungsbeispiel hergestellt.

Darüber hinaus kann gemäß Fig. 5(b) eine obere Al_0,2Ga_0,8As-Abschnitts-Elektronenzuführschicht 7 aus einem Schichtaufbau einer nicht-dotierten i-Al_0,2Ga_0,8As-Ab standsschicht 71 von 2 nm Dicke, einer stark dotierten n-Al_0,2Ga_0,8As-Schicht 22 mit einer Si-Dotierstoffkonzentra tion von 2,5×10¹⁸ cm^-3, und einer schwach dotierten n-Al_0,2Ga_0,8As-Schicht 73 mit einer Si-Dotierstoffkonzentra tion von 1×10¹⁷ cm^-3 bestehen. Darüber hinaus kann die un tere Abschnittsschicht 4 aus einem Schichtenaufbau einer stark dotierten n-Al_0,2Ga_0,8As-Schicht 41 mit einer Dicke von 10 nm und einer Si-Dotierstoffkonzentration von 1,5×10¹⁸ cm^-3, und einer nicht-dotierten i-Al_0,2Ga_0,8As-Ab standsschicht 42 mit einer Dicke von 2 nm bestehen. Die vorherstehend beschriebene schwach dotierte Schicht 73 kann aus nicht-dotiertem Al_0,2Ga_0,8As bestehen. Gemäß Fig. 5 ist die Kanalschicht 61 im dritten Ausführungsbeispiel derart aufgebaut, daß das In-Zusammensetzungsverhältnis des die Schicht aufbauenden InGaAs graduell oder stufenförmig von 0 (d. h. GaAs) von einer Seite der unteren Abschnitts-Elektro nenzuführschicht 4 zu einer Seite der oberen Abschnitts- Elektronenzuführschicht 7 hin ansteigt. Dadurch wird der Abschnitt auf der Seite der Gateelektrode einer i-InGaAs- Kanalschicht 61 unterhalb der Gateelektrode 11 zu einem Verarmungsgebiet, wenn eine hohe Drainspannung angelegt wird, während ein Gebiet mit einem kleinen In-Zusammenset zungsverhältnis, d. h. ein Gebiet mit einer Zusammensetzung nahe bei GaAs auf der Seite des Substrats, zu einem Haupt pfad für einen durch die Kanalschicht fließenden Stroms wird. Wie im ersten und zweiten Ausführungsbeispiel wird dadurch in dieser Schicht eine Stoßionisation gegenüber der in einer InGaAs-Kanalschicht des herkömmlichen FETs auftre tenden weiter unterdrückt, wodurch eine Durchbruchspannung des Kanals vergrößert werden kann. Da darüber hinaus zwi schen einer Source und einem Gate die gesamte i-InGaAs-Ka nalschicht 61 zu einem Strompfad wird, erhält man einen Sourcewiderstand, der genauso klein ist wie beim herkömmli chen FET, wodurch eine Operation bei einer hohen Frequenz, mit einer großen Verstärkung und einem hohen Wirkungsgrad ermöglicht wird. Darüber hinaus besteht die obere AlGaAs- Abschnitts-Elektronenzuführschicht 7 des FETs gemäß Fig. 5(b) aus einer nicht-dotierten Abstandsschicht 71, der stark dotierten Schicht 72 und der schwach dotierten Schicht 73. Die untere AlGaAs-Abschnitts-Elektronenzuführ schicht 4 besteht aus der stark dotierten Schicht 41 und der nicht-dotierten Abstandsschicht 42. Da die nicht-do tierte Abstandsschicht 71 zwischen der stark dotierten Schicht 72 und der InGaAs-Zusammensetzungs-Übergangs-Kanal schicht 61 liegt, kann bei den in der Nähe der Schnitt stelle mit zur oberen Abschnitts-Elektronenzuführschicht 7 in der Kanalschicht 61 wandernden Elektronen eine Streuung durch die als Donatoren wirkenden n-Dotierstoffe, die sich in der oberen Abschnitts-Elektronenzuführschicht 7 befin den, verhindert werden. Da die nicht-dotierte Abstands schicht 42 zwischen einer stark dotierten Schicht 41 und einer Kanalschicht 61 liegen, können ferner die in der Nähe der Schnittstelle zur unteren Abschnitts-Elektronenzuführ schicht 4 in der Kanalschicht 61 Elektronen vor einer Streuung durch die als Donatoren wirkenden n-Dotierstoffe bewahrt werden, die sich in der unteren Abschnitts-Elektro nenzuführschicht befinden. Dadurch erhält man eine Source widerstand, der gegenüber dem FET gemäß Fig. 5(a) weiter verringert ist, wodurch sich die hohe Frequenz, die große Verstärkung und der hohe Wirkungsgrad weiter verbessert. Da darüber hinaus die oberste Schicht der oberen Elektronenzu führschicht 7 eine schwach dotierte Schicht 73 ist, steht die Gateelektrode 11 in Kontakt mit der schwach dotierten Schicht 73, wodurch der Leckstrom im Schottky-Übergang bzw. Schottky-Kontakt zwischen der Gateelektrode 11 und der obe ren Elektronenzuführschicht 7 gegenüber dem Fall, bei dem die gesamte obere Elektronenzuführschicht 7 stark dotiert wurde, weiter verringert ist, wodurch eine Gate-Durchbruch spannung vergrößert werden kann.

Während n-AlGaAs für die obere Elektronenzuführschicht 7 verwendet wurde, kann auch n-InGaP oder n-GaAs für diese Schicht verwendet werden.

Während n-AlGaAs für die untere Elektronenzuführschicht 4 verwendet wurde, kann darüber hinaus n-InGaP für diese Schicht verwendet werden.

Ausführungsbeispiel 4

Nachfolgend erfolgt die Beschreibung eines FET gemäß einem vierten erfindungsgemäßen Ausführungsbeispiel sowie ein Verfahren zu dessen Herstellung.

Die Fig. 7 zeigt eine Schnittansicht, die den FET gemäß dem vierten erfindungsgemäßen Ausführungsbeispiel dar stellt. Dieser FET besitzt eine Halbleiterschicht 101 mit einer i-GaAs-Pufferschicht 2 mit hohem Widerstand, die auf einem halbisolierenden GaAs-Substrat 1 liegt, und einer un teren n-GaAs-Kanalschicht 55 mit einer Dicke von 20 nm und einer relativ hohen n-Dotierstoffkonzentration von 6×10¹⁷ cm^-3, die auf dieser Pufferschicht 2 aufgewachst wurde. Eine obere n-In_0,15Ga_0,85As-Kanalschicht 66 besitzt eine Dicke von 20 nm und eine relativ hohe n-Dotierstoff konzentration von 6×10¹⁷ cm^-3. Eine n-GaAs-Schottky-Gate- Ausbildeschicht 77 besitzt eine Dicke von 40 nm und eine relative geringe n-Dotierstoffkonzentration von 1×10¹⁷ cm^-3. Eine n-GaAs-Kontaktschicht 8 besitzt eine Dicke von 100 nm und eine hohe n-Dotierstoffkonzentration von 3×10¹⁸ cm^-3. Eine Source- und eine Drainelektrode 9 und 10 liegen auf der Kontaktschicht 8, bestehen aus AuGe/Ni/Au und stehen mit der Kontaktschicht 8 in ohmschen Kontakt. Eine aus Ti/Al bestehende Gateelektrode 11 liegt in einer Aussparungsnut 13, die durch Ätzen der Kontaktschicht 8 zwischen der Sourceelektrode und der Drainelektrode aus ge bildet wurde. In diesem Fall erhält man einen Schottky-Kon takt als Kontakt zwischen der Gateelektrode 11 und der Schottky-Gate-Ausbildeschicht 77. Darüber hinaus bezeichnet das Bezugszeichen 100 in Fig. 7 eine Kanalschicht bestehend aus einer oberen Kanalschicht 66 und einer unteren Kanal schicht 55.

Wie in Fig. 8 dargestellt, werden im Verfahren zur Her stellung des FETs gemäß dem vierten Ausführungsbeispiel die Pufferschicht 2 und die Halbleiterschicht 101 auf dem halb isolierenden GaAs-Substrat 1 abgeschieden bzw. aufgewachst. Daraufhin wird unter Verwendung der gleichen Prozeßschritte wie in Fig. 2(b) bis 2(d) gemäß dem ersten Ausführungsbei spiel der FET gemäß Fig. 7 vervollständigt.

Im vierten Ausführungsbeispiel besteht die im vorher stehend beschriebenen ersten Ausführungsbeispiel aus I-InGaAs bestehende obere Kanalschicht und gemäß Fig. 7 als obere Kanalschicht 66 bezeichnete Schicht aus n-InGaAs. Darüber hinaus bildet eine obere Elektronenzuführschicht mit n-AlGaAs die Schottky-Gate-Ausbildeschicht 77 mit n-GaAs. Wie im ersten Ausführungsbeispiel wird in der Kanal schicht 100 die obere n-InGaAs-Kanalschicht 66 unterhalb der Gateelektrode 11 zu einer Verarmungsschicht, wenn eine hohe Drainspannung angelegt wird, wobei die untere n-GaAs- Kanalschicht 55 zu einem Hauptpfad für einen in der Kanal schicht 100 fließenden Strom wird. Dadurch kann eine Stoßionisation in der unteren GaAs-Kanalschicht 55 gegen über der InGaAs-Kanalschicht des herkömmlichen FETs weiter verhindert werden und eine Durchbruchspannung des Kanals vergrößert werden. Darüber hinaus werden zwischen der Source und dem Gate sowohl die obere n-InGaAs-Kanalschicht 66 sowie die untere n-GaAs-Kanalschicht 55 zu Strompfaden, wodurch man einen Sourcewiderstand erhält, der genauso klein ist wie im herkömmlichen FET. Dadurch wird eine Ope ration mit einer hohen Frequenz, einer großen Verstärkung und einem hohen Wirkungsgrad ermöglicht.

Ein Feldeffekttransistor besteht aus einer Halbleiter schicht, die auf einer Oberfläche eines Halbleitersubstrats liegt und eine Kanalschicht aufweist. Eine Gateelektrode liegt auf der Halbleiterschicht, während eine Sourceelek trode und eine Drainelektrode an beiden Seiten der Gate elektrode und davon beabstandet auf der Halbleiterschicht liegen. Die Kanalschicht besitzt eine untere Kanalschicht mit GaAs und eine obere Kanalschicht mit InGaAs, die auf der unteren Kanalschicht liegt. Daher wird in der Kanal schicht unterhalb der Gateelektrode, an die eine hohe Drainspannung angelegt wird, die obere InGaAs-Kanalschicht, die auf der Seite der Gateelektrode liegt, zu einer Verar mungsschicht und die untere GaAs-Kanalschicht zu einem Hauptpfad für den Stromfluß durch die Kanalschicht, wodurch dieser Strom nicht durch die InGaAs-Schicht fließt. Daher wird die Stoßionisation in der Kanalschicht unterdrückt und die Durchbruchspannung des Kanals erhöht, wodurch ein für eine Hochleistungsoperation geeigneter FET geschaffen wird. Darüber hinaus dient sowohl die obere InGaAs-Kanalschicht als auch die untere GaAs-Kanalschicht als Strompfad zwi schen der Sourceelektrode und der Gateelektrode, wodurch man einen FET erhält der ungefähr einen gleich kleinen Sourcewiderstand aufweist, wie der herkömmliche FET, der eine InGaAs-Schicht für die Kanalschicht verwendet. Dadurch erhält man eine Operation mit einer hohen Frequenz, einer großen Verstärkung und einem hohen Wirkungsgrad.

Claims

1. Feldeffekttransistor (Fig. 1(a) und 1(b)) mit:
einem Halbleitersubstrat (1) mit einer Oberfläche;
einer Halbleiterschicht (101) mit einer Oberfläche, die auf der Oberfläche des Halbleitersubstrats (1) liegt und aus einer Kanalschicht (100) besteht, die eine untere Ka nalschicht (55) mit GaAs und einer bestimmten Elektronenaf finität, und eine obere Kanalschicht (6) mit InGaAs und ei ner bestimmten Elektronenaffinität, die auf der unteren Ka nalschicht (55) ausgebildet ist, aufweist;
einer Gateelektrode (11) die an der Oberfläche der Halbleiterschicht (101) ausgebildet ist; und
einer Sourceelektrode (9) und einer Drainelektrode (10), die an der Oberfläche der Halbleiterschicht (101) an den beiden Seiten der Gateelektrode (11) und davon beab standet ausgebildet sind.

2. Feldeffekttransistor nach Patentanspruch 1 (Fig. 1(a) und 1(b)), wobei die Halbleiterschicht (101) eine er ste Schicht (107) aufweist, die aus einem Halbleiter be steht, der eine kleinere Elektronenaffinität besitzt als die Elektronenaffinität des die obere Kanalschicht (6) aus bildenden InGaAs, und wobei die erste Schicht (7) in Kon takt mit der oberen Kanalschicht (6) ausgebildet ist.

3. Feldeffekttransistor nach Patentanspruch 2 (Fig. 1(a) und 1(b)), wobei die erste Schicht (7) eine untere Schicht (72) mit einer hohen n-Dotierstoffkonzentration und eine obere Schicht (73) mit einer gegenüber der n-Dotier stoffkonzentration der unteren Schicht (72) geringeren n-Dotierstoffkonzentration aufweist, die auf der unteren Schicht (72) ausgebildet ist.

4. Feldeffekttransistor nach Patentanspruch 2 oder 3 (Fig. 3(a) und 3(b)), wobei die Halbleiterschicht (101) ei ne zweite Schicht (4) aufweist, die einen Halbleiter mit einer gegenüber der Elektronenaffinität von GaAs kleineren Elektronenaffinität aufweist, und wobei die zweite Schicht (4) unterhalb der Kanalschicht (100) ausgebildet ist.

5. Feldeffekttransistor (Fig. 5(a) und 5(b)) mit:
einem Halbleitersubstrat (1) mit einer Oberfläche;
einer Halbleiterschicht (101) mit einer Oberfläche, die auf der Oberfläche des Halbleitersubstrats (1) ausgebildet ist und eine Kanalschicht aufweist, die aus einer Zusammen setzungs-Übergangs-Kanalschicht 61 mit InGaAs und einer be stimmten Elektronenaffinität besteht, wobei deren In-Zusam mensetzung vom Halbleitersubstrat (1) zur vorderen Oberflä che der Halbleiterschicht (101) hin zunimmt;
einer Gateelektrode (11), die an der Oberfläche der Halbleiterschicht (101) ausgebildet ist; und
einer Sourceelektrode (9) und einer Drainelektrode (10), die an den beiden Seiten der Gateelektrode (11) und davon beabstandet an der Oberfläche der Halbleiterschicht (101) ausgebildet sind.

6. Feldeffekttransistor nach Patentanspruch 5 (Fig. 5(a) und 5(b)), wobei die Halbleiterschicht (101) eine er ste Schicht (7) mit einem Halbleiter aufweist, dessen Elek tronenaffinität gegenüber dem den oberen Abschnitt der Zu sammensetzungs-Übergangs-Kanalschicht (61) darstellenden InGaAs eine kleinere Elektronenaffinität aufweist, und wo bei die erste Schicht (7) in Kontakt mit der Zusammenset zungs-Übergangs-Kanalschicht (61) ausgebildet ist.

7. Feldeffekttransistor nach Patentanspruch 6 (Fig. 5(a) und 5(b)), wobei die erste Schicht (7) eine untere Schicht (72) mit einer hohen n-Dotierstoffkonzentration und eine obere Schicht (73) aufweist, die gegenüber der n-Do tierstoffkonzentration der unteren Schicht (72) eine gerin gere n-Dotierstoffkonzentration aufweist und auf der unte ren Schicht (72) ausgebildet ist.

8. Feldeffekttransistor nach Patentanspruch 6 oder 7 (Fig. 5(a) und 5(b)), wobei die Halbleiterschicht (101) ei ne zweite Schicht (4) aufweist, die einen Halbleiter be sitzt, der eine gegenüber der Elektronenaffinität von GaAs kleinere Elektronenaffinität besitzt, und wobei die zweite Schicht (4) unterhalb der Kanalschicht (61) ausgebildet ist.