DE19630050A1 - Herstellverfahren für eine Lackmaske - Google Patents
Herstellverfahren für eine LackmaskeInfo
- Publication number
- DE19630050A1 DE19630050A1 DE19630050A DE19630050A DE19630050A1 DE 19630050 A1 DE19630050 A1 DE 19630050A1 DE 19630050 A DE19630050 A DE 19630050A DE 19630050 A DE19630050 A DE 19630050A DE 19630050 A1 DE19630050 A1 DE 19630050A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- manufacturing
- wall
- layer
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/40—ROM only having the source region and drain region on different levels, e.g. vertical channel
Description
Die Erfindung betrifft ein Herstellverfahren für eine Lack
maske auf einem Substrat mit einem Graben.
Ein wesentliches Ziel bei der Fertigung integrierter Schalt
kreise auf einem Halbleitersubstrat ist die Reduzierung des
Flächenbedarfs eines Schaltkreises. Eine Möglichkeit der
Reduzierung der benötigten Scheibenfläche ist die Nutzung der
dritten Dimension, indem ausgehend von der Substratoberfläche
Gräben in die Tiefe erzeugt werden. Die Wände dieser Gräben
können dann ebenfalls von der Schaltung bzw. ihren Bauelemen
ten genutzt werden, so daß die Schaltungsfläche quasi gefal
tet wird.
Diese Vorgehensweise wird insbesondere bei der Herstellung
von hochintegrierten ROMs eingesetzt, wie sie beispielsweise
in den deutschen Patentanmeldungen Nr. 19514834 und 19510042
beschrieben werden. Die Grabenwände müssen dann während des
Herstellverfahrens in gezielter Weise behandelt werden, bei
spielsweise müssen zur Herstellung von vertikalen Transisto
ren an den Wänden an vorgegebenen Stellen Dotierstoffe durch
Implantation oder Diffusion eingebracht werden. Ein Weg zur
Programmierung eines solchen vertikalen Transistors ist eine
Implantation in seinen Kanalbereich, wobei die Implantation
unter einem schrägen Winkel (d. h. nicht parallel oder senk
recht zur Grabenwand) und mit Hilfe einer Lackmaske erfolgen
muß. Die Lackmaske muß an den zu implantierenden Stellen der
Grabenwand Öffnungen besitzen und die nicht zu implantieren
den Stellen vollständig bedecken.
In vielen Fällen soll an einer Wand des Grabens ein Transi
stor implantiert werden, während an der gegenüberliegenden
Grabenwand keine Implantation stattfinden soll. Das bedeutet,
daß innerhalb des Grabens eine Öffnung in der Lackmaske vor
handen sein muß, deren Durchmesser geringer als die Graben
breite ist, beispielsweise halb so groß.
Um die maximale Integrationsdichte zu erreichen, ist es aber
wünschenswert, daß die Breite der Gräben gleich der fototech
nisch minimal erzeugbaren Strukturbreite F ist. In der Lack
maske muß dann eine Öffnung mit dem Durchmesser 0,5 F her
stellbar sein, dies ist fototechnisch nicht mehr herstellbar.
Aufgrund von Beugungseffekten ist eine Strukturierung der
Lackmaske bis in die Gräben hinein nicht möglich. Fig. 2
stellt die Situation dar, die mit optischer Strukturierung,
d. h. Belichten und Entwickeln eines aufgebrachten Fotolacks,
erreichbar ist. Die Grabenwände können nicht freigelegt wer
den, eine Implantation in die Grabenwände ist daher nicht
möglich.
Dieses Problem kann durch die Verwendung von zwei Lackmasken
gelöst werden, wobei je eine zur Implantation von rechter
bzw. linker Grabenwand eingesetzt wird. Allerdings ist die
Verwendung von zwei Lackmasken umständlich und kosteninten
siv, insbesondere bei einer sogenannten Multilevel-Program
mierung, wo für jede Programmierebene zwei Masken nötig
wären.
Aufgabe der Erfindung ist daher die Herstellung einer Lack
maske über einem Graben der minimalen optisch erzeugbaren
Strukturbreite F, die eine erste Grabenseite bedeckt und die
gegenüberliegende zweite Grabenseite freilegt.
Die Erfindung sieht vor, im Anschluß an eine optische Struk
turierung der Lackschicht (d. h. Belichten und Entwickeln)
diese anisotrop zu ätzen, so daß die Lackkontur parallel nach
unten versetzt wird. Wesentlich ist, daß die Dicke des nicht
belichteten Lacks nach dem Entwickeln größer ist als die
Grabentiefe, damit an den nichtbelichteten Stellen die
Substratoberfläche zwischen benachbarten Gräben nach der ani
sotropen Ätzung noch mit Lack bedeckt ist. Auf diese Weise
ist es möglich, die zweite Grabenwand im wesentlichen frei zu
legen, während die erste vollständig mit Lack bedeckt bleibt.
Vorzugsweise wird die Grabenwand vollständig freigelegt, und
die Atzung stoppt auf dem Grabenboden.
Eine derartige Lackmaske kann für eine schräge Implantation
der Grabenwände bei der Herstellung eines ROM genutzt werden.
Sie kann aber auch zur Strukturierung einer abgeschiedenen
hochdotierten Schicht, die mittels Austreiben des
Dotierstoffes zur Dotierung der Grabenwände dienen soll, ein
gesetzt werden.
Ferner kann die Lackmaske auch bei einem Graben mit einer
schrägen Seitenwand eingesetzt werden.
Die Erfindung wird im Folgenden anhand von Ausführungsbei
spielen, die in den Zeichnungen dargestellt sind, näher
erläutert. Es zeigen
Fig. 1 bis 4 einen Querschnitt durch ein
Halbleitersubstrat, an dem ein
Ausführungsbeispiel der Erfindung verdeutlicht
wird,
Fig. 5 bis 6 eine weitere Anwendung der erfindungsgemäßen
Lackmaske.
Fig. 1: In einem Silizium-Halbleitersubstrat 1, dessen Ober
fläche mit 1′ bezeichnet ist, befindet sich ein Graben 2. Der
Graben besitzt eine erste Grabenwand 2a und eine gegenüber
liegende zweite Grabenwand 2b, die beispielsweise im wesent
lichen senkrecht zur Oberfläche 1′ verlaufen, sowie einen
Grabenboden 2c. Auf der Substratoberfläche 1′ entspricht die
Breite des Grabens der optisch minimal erzeugbaren Struktur
breite F. In Längsrichtung (d. h. senkrecht zur Zeichenebene)
kann die Ausdehnung größer sein. Wie in der Zeichnung darge
stellt sind benachbart zum Graben 2 und vorzugsweise parallel
zu ihm weitere Gräben angeordnet.
Fig. 2: Auf das so strukturierte Halbleitersubstrat 1 wird
eine Fotolackschicht 3 aufgetragen, deren Schichtdicke größer
ist als die Grabentiefe T. Die Fotolackschicht 3 wird mit der
sogenannten Programmiermaske 4 belichtet. Die Programmier
maske ist an denjenigen Stellen offen, an denen später die
Grabenwand implantiert werden soll. Die Löcher in der
Programmiermaske haben mindestens die Kantenlänge F und sind
vorzugsweise im Rahmen von Justiertoleranzen über der Graben
kante zentriert. Dort, wo die Öffnung in der Maske mit den
lackgefüllten Gräben überlappt, wird der Lack nach der Ent
wicklung aufgrund der Beugungseffekte nur leicht aus den
Gräben entfernt. Im Allgemeinen bleibt der überwiegende Teil
des Grabens mit Lack gefüllt. Die Belichtung wird vorzugs
weise so bemessen, daß der belichtete Lack an der Substrat
oberfläche 1′ nach der Entwicklung entfernt ist und die Ober
fläche 1′ freiliegt. An den nicht belichteten Stellen ent
spricht die Schichtdicke des Lacks 3 über der Substratober
fläche 1′ im wesentlichen der ursprüngliche aufgebrachten
Dicke, über dem Graben ist sie um die Grabentiefe T größer.
Zumindest muß die Lackdicke im Bereich oberhalb der ersten
Grabenwand größer sein als die Grabentiefe T. Im Bereich
oberhalb der zweiten Grabenwand ist die Lackdicke vorzugs
weise kleiner sein als T. Die Differenz dieser beiden Lack
dicken muß mindestens T betragen, wenn die zweite Grabenwand
vollständig freigelegt werden soll, während die erste Graben
wand vollständig bedeckt bleibt. Durch die Differenz der
beiden Lackdicken wird vorgegeben, bis zu welcher Tiefe die
zweite Grabenwand später freigelegt wird bei vollständiger
Bedeckung der ersten Grabenwand. Im Hinblick auf die
gestellte Aufgabe ist es daher sinnvoll, daß diese Differenz
größer als die halbe Grabentiefe ist.
Fig. 3: Zur Erzeugung der Lackmaske 3′ wird anschließend der
Lack 3 im betrachteten Gebiet ganzflächig anisotrop geätzt,
zum Beispiel mittels eines Sauerstoffplasmas. Die Atzung
erfolgt selektiv zur Substratoberfläche 1′ (zum Beispiel
Silizium bzw. dem im Ätzprozeß entstehenden Siliziumoxid).
Die Topographie der Lackoberfläche wird dadurch parallel nach
unten versetzt, die Topographie des Substrats 1 bleibt unver
ändert erhalten. Der Ätzprozeß wird vorzugsweise dann ge
stoppt, wenn der Grabenboden 2c frei liegt. Dann ist die
erste Grabenwand 2a vollständig mit Lack bedeckt und die
gegenüberliegende zweite Grabenwand 2b ist vollständig frei
gelegt. In dem Graben 2 befindet sich quasi ein Loch im Lack
mit einer Abmessung unterhalb der Strukturbreite F. Dies ist
möglich, da eine Ionenätzung in ihrer Auflösung nicht durch
die für eine Fototechnik begrenzende Beugung limitiert ist.
Bei dem Ätzprozeß wird auch der nichtbelichtete Lack auf der
Substratoberfläche 1′ gedünnt. Da die Lackdicke größer als
die Grabentiefe T gewählt ist, wird der Lack hier nicht voll
ständig entfernt.
Fig. 4: Nun folgt die schräge Implantation mit Ionen 5 in
die Kanalbereiche der herzustellenden vertikalen Transisto
ren. Die Dünnung des nicht belichteten Lacks 3′ auf der Ober
fläche 1′ ist vorteilhaft, da hierdurch das Aspektverhältnis
des Loches (d. h. Tiefe/Breite) verringert wird und somit der
Implantationswinkel und damit die Projektion des Implanta
tionsstromes auf die Grabenwand vergrößert werden können.
Dies ermöglicht die Verwendung von kleineren Implantations
dosen für eine vorgegebene zu erreichende Dotierstoffkonzen
tration an der Grabenwand.
Fig. 5: Das Verfahren zur Herstellung der beschriebenen
Lackmaske kann auch bei anderen Prozessen integriert werden,
insbesondere bei Dotierung der Seitenwände eines Grabens
durch Ausdiffusion aus einer hochdotierten Schicht. In Fig.
5 ist auf dem mit Gräben 2 versehenen Substrat 1 eine hochdo
tierte Schicht 6 konform aufgebracht (beispielsweise eine
Polysiliziumschicht oder eine Arsen-Teos-Schicht), und auf
dieser ist wie oben beschrieben die Lackmaske 3′ hergestellt
(Die Bezugsziffern entsprechen denen in Fig. 1-4). Der
Ätzprozeß muß dabei selektiv zur hochdotierten Schicht
gewählt werden.
Fig. 6: Durch die Öffnungen in der Lackmaske wird dann die
hochdotierte Schicht 6 geätzt, beispielsweise in einem Naß
ätzprozeß. Für ein gleiches Programmierergebnis muß hier ent
sprechend das Negativ der oben beschriebenen Programmiermaske
verwendet werden, da die Dotierung an den mit Lack bedeckten
Stellen erfolgt. Nach Entfernung der Lackmaske wird der
Dotierstoff mit bekannten Verfahren in das Substrat ausge
trieben.
Auch eine sogenannte Multilevel-Programmierung ist mit der
erfindungsgemäß hergestellten Lackmaske vorteilhaft durch
führbar. Beispielsweise wird für eine 4-Level-Programmierung
der beschriebene Verfahrensablauf dreimal mit jeweils ver
schiedenen Programmiermasken 4 und vorgewählten
Implantationsdosen durchgeführt.
Claims (10)
1. Herstellverfahren für eine Lackmaske auf einem Substrat
(1) mit einem Graben (2) der Breite F und der Tiefe T, wobei
die Lackmaske eine erste Grabenwand (2a) bedeckt und die ge
genüberliegende zweite Grabenwand (2b) im wesentlichen frei
läßt, mit folgenden Schritten
- - Aufbringen einer Fotolackschicht (3), deren Schichtdicke auf der Substratoberfläche (1′) außerhalb des Grabens größer ist als die Grabentiefe (T),
- - Belichten und Entwickeln der Fotolackschicht (3) derart, daß die Lackschichtdicke im Bereich oberhalb der ersten Grabenwand (2a) größer ist als die Grabentiefe (T) und die Differenz der Lackschichtdicken im Bereich oberhalb der ersten (2a) und der zweiten Grabenwand (2b) größer als die halbe Grabentiefe (T) ist,
- - Erzeugen der Lackmaske (3′) durch anisotropes Ätzen der Fo tolackschicht (3) selektiv zum Substrat, bis die zweite Grabenwand (2b) im wesentlichen freigelegt ist.
2. Herstellverfahren nach Anspruch 1, bei dem nach dem Ent
wickeln der Fotolackschicht (3) der Bereich oberhalb der
zweiten Grabenwand freigelegt ist.
3. Herstellverfahren nach einem der Ansprüche 1 bis 2, bei
dem der Ätzprozeß die zweite Grabenwand vollständig freilegt.
4. Herstellverfahren nach einem der Ansprüche 1 bis 3, bei
dem der Ätzprozeß in einem Sauerstoffplasma durchgeführt
wird.
5. Herstellverfahren nach einem der Ansprüche 1 bis 4, bei
dem nach dem Ätzprozeß eine Implantation der zweiten Graben
wand (2b) erfolgt.
6. Herstellverfahren nach einem der Ansprüche 1 bis 5, bei
dem die Grabenbreite F durch die minimale optisch erzeugbare
Strukturbreite vorgegeben ist.
7. Herstellverfahren nach einem der Ansprüche 1 bis 4, 6, bei
dem vor Aufbringen der Fotolackschicht (3) auf dem Substrat
(1) eine hochdotierte Schicht (6) aufgebracht wird und der
Ätzprozeß selektiv zu der hochdotierten Schicht (6) erfolgt.
8. Herstellverfahren nach Anspruch 7, bei dem nach dem Ätz
prozeß die freiliegende hochdotierte Schicht (6) entfernt
wird.
9. Herstellverfahren nach einem der Ansprüche 1 bis 8, bei
dem die erste und/oder zweite Seitenwand senkrecht zur
Substratoberfläche (1′) verläuft.
10. Verwendung einer Lackmaske nach einem der Ansprüche 1 bis
6, 8 als Implantationsmaske bei der Herstellung eines ROM.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19630050A DE19630050B4 (de) | 1996-07-25 | 1996-07-25 | Herstellverfahren für eine Lackmaske auf einem Substrat mit einem Graben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19630050A DE19630050B4 (de) | 1996-07-25 | 1996-07-25 | Herstellverfahren für eine Lackmaske auf einem Substrat mit einem Graben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19630050A1 true DE19630050A1 (de) | 1998-01-29 |
DE19630050B4 DE19630050B4 (de) | 2005-03-10 |
Family
ID=7800824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19630050A Expired - Fee Related DE19630050B4 (de) | 1996-07-25 | 1996-07-25 | Herstellverfahren für eine Lackmaske auf einem Substrat mit einem Graben |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19630050B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999016115A1 (de) * | 1997-09-25 | 1999-04-01 | Siemens Aktiengesellschaft | Verfahren zur herstellung einer halbleiterstruktur mit einer mehrzahl von implantierten gräben |
WO2003012829A1 (de) * | 2001-07-24 | 2003-02-13 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer linse |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4549927A (en) * | 1984-06-29 | 1985-10-29 | International Business Machines Corporation | Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices |
JPH04354159A (ja) * | 1991-05-31 | 1992-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
DE4404757C2 (de) * | 1994-02-15 | 1998-08-20 | Siemens Ag | Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat |
DE19510042C2 (de) * | 1995-03-20 | 1997-01-23 | Siemens Ag | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung |
DE19514834C1 (de) * | 1995-04-21 | 1997-01-09 | Siemens Ag | Festwertspeicherzellenanordnung und Verfahren zu deren Herstellung |
-
1996
- 1996-07-25 DE DE19630050A patent/DE19630050B4/de not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999016115A1 (de) * | 1997-09-25 | 1999-04-01 | Siemens Aktiengesellschaft | Verfahren zur herstellung einer halbleiterstruktur mit einer mehrzahl von implantierten gräben |
DE19742397C2 (de) * | 1997-09-25 | 2000-07-06 | Siemens Ag | Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gräben |
WO2003012829A1 (de) * | 2001-07-24 | 2003-02-13 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer linse |
Also Published As
Publication number | Publication date |
---|---|
DE19630050B4 (de) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19654738B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE2624832A1 (de) | Verfahren zum herstellen von lackmustern | |
DE19621753A1 (de) | Verfahren zur Bildung eines Übergangs bei einer EEPROM Flashzelle | |
DE3237539A1 (de) | Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough | |
DE10219398B4 (de) | Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat | |
DE10012141A1 (de) | Verfahren zur Herstellung eines Einzelelektron-Transistors | |
DE4413815A1 (de) | Herstellungsverfahren für eine Halbleitervorrichtung | |
EP0286708A1 (de) | Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation | |
EP0981155A2 (de) | Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements | |
DE4413152A1 (de) | Verfahren zur Strukturerzeugung in einem Halbleiterbauelement | |
DE102010040066A1 (de) | Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind | |
DE112010003053T5 (de) | Verfahren zumn Herstellen einer Siliziumkarbid-Halbleitervorrichtung | |
EP0028786B1 (de) | Ionenimplantationsverfahren | |
WO2002080240A2 (de) | Verfahren zur herstellung einer halbleiteranordnung und verwendung einer ionenstrahlanlage zur durchführung des verfahrens | |
EP1164638A2 (de) | Verfahren zur Erhöhung Kapazität von Grabenkondensatoren | |
DE60032051T2 (de) | Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur | |
DE69831734T2 (de) | Herstellungsverfahren eines diffundierten emitter bipolar transistors | |
DE19630050A1 (de) | Herstellverfahren für eine Lackmaske | |
DE19734837B4 (de) | Verfahren zur Herstellung eines selbstausrichtenden Silicids | |
EP2701181A2 (de) | Verfahren zur Herstellung von Halbleiterbauelementen auf einem Substrat sowie Substrat mit Halbleiterbauelementen | |
DE4339466A1 (de) | Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists | |
DE19742397C2 (de) | Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gräben | |
EP0003733B1 (de) | Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge | |
DE19940317C2 (de) | Verfahren zur Herstellung integrierter Schaltungen mit Transistoren und weiteren Halbleiterelementen | |
DE4018437A1 (de) | Verfahren zur bildung einer oeffnung in einer halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8339 | Ceased/non-payment of the annual fee |