DE1958807C3 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE1958807C3
DE1958807C3 DE19691958807 DE1958807A DE1958807C3 DE 1958807 C3 DE1958807 C3 DE 1958807C3 DE 19691958807 DE19691958807 DE 19691958807 DE 1958807 A DE1958807 A DE 1958807A DE 1958807 C3 DE1958807 C3 DE 1958807C3
Authority
DE
Germany
Prior art keywords
layer
platinum
etching
chromium
platinum layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19691958807
Other languages
English (en)
Other versions
DE1958807B2 (de
DE1958807A1 (de
Inventor
Toshio DipL-Ing Kanagawa Takai (Japan)
Original Assignee
Fujitsu Ltd, Kawasaki, Kanagawa (Japan)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Kawasaki, Kanagawa (Japan) filed Critical Fujitsu Ltd, Kawasaki, Kanagawa (Japan)
Publication of DE1958807A1 publication Critical patent/DE1958807A1/de
Publication of DE1958807B2 publication Critical patent/DE1958807B2/de
Application granted granted Critical
Publication of DE1958807C3 publication Critical patent/DE1958807C3/de
Expired legal-status Critical Current

Links

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere des Planar- wi typs, bei dem ein Halbleiterkörper mit einer, öffnungen für elektrische Anschlüsse aufweisenden Isolierschicht aus übereinanderliegenden! Siliziumdioxid und Siliziumnitrid bedeckt wird, bei dem dann an den freiliegenden Stellen des Halbleiterkörpers eine Platinsilizid-Schicht ir, gebildet und auf die betreffende Oberflächenseite des Halbleiterkörpers eine Titan- und eine Platinschicht nacheinander aufgebracht wird, wobei die Platinschicht mit Hilfe einer Photoresistschicht in einem vorgegebenem Muster selektiv geätzt wird, bei dem dann nach Entfernung der Photoresistschicht auf die Platinschicht eine Goldschicht und an dieser ein Gold-»beam-lead«- Kontakt angebracht wird und bei dem schließlich der freiliegende Teil der Titanschicht entfernt wird.
Durch die FR-PS 13 86 333 ist es bekanntgeworden, zum selektiven Ätzen von Metallstücken aus Eisen, Kupfer oder Kupferlegierungen auf die zu ätzenden Oberflächenbereiche eine Lack- oder Wachsschicht aufzubringen, die übrigen Bereiche mit einer Chromschicht zu versehen und nach Entfernung der Lack- bzw. Wachsschicht das Metallstück unter Verwendung der Chromschicht als Maske zu ätzen.
In der FR-PS 13 52 894 ist ein Gravierverfahren beschrieben, bei dem zum Ätzen von Linien in Oberflächenschichten aus Siliziumoxid auf einem Halbleiterträgermaterial unter Abdeckung des Bereichs der Linien mittels Wolframfäden eine Chromschicht aufgedampft und nach Entfernung der Fäden unter Verwendung der Chromschicht als Maske die Siliziumoxidschicht geätzt wird. Da die beim Anätzen der Siliziumoxidschicht als Maske verwendete dünne Chromschicht offenbar nicht den Anforderungen entspricht — sie erweist sich gegenüber Fluorsäure etwas durchlässig — wird in der Zusatzpatentschrift FR-ZP 85 946 vorgeschlagen, die dünne Chromschicht von 0,1 μπι noch mit einer Silberschicht von 03 μπι zu versehen.
Durch die DT-AS 12 93517 ist ein Verfahren zum Ätzen einer Halbleiteranordnung bekanntgeworden, bei dem ein Teil der Halbleiteroberfläche mit einer ätzbeständigen Schicht abgedeckt wird. Anstelle der bis dahin verwendeten Nickelschicht wird vorgeschlagen, eine aufgedampfte Schicht aus einer Nickel-Chrom-Legierung, vorzugsweise aus 80% Nickel und 20% Chrom zu verwenden, die eine größere Ätzbeständigkeit als eine reine Nickelschicht aufweist.
Bei den bekannten Verfahren der einleitend genannten Art wird zunächst zur Passivierung der Oberfläche eines Siliziumplättchens, in dem ein oder mehrere Transistoren, Dioden, Widerstände, Kondensatoren usw. enthalten sind, eine Siliziumdioxidschicht (S1O2) gebildet. Sodann wird zur Verstärkung auf der Siliziumdioxidschicht Siliziumnitrid (Si)N4) gebildet. Die Oxid- und Nitridschichten werden daraufhin durch ein Photoresistverfahren aus den ausgewählten Bereichen entfernt. Ferner wird im allgemeinen durch die Bereiche, innerhalb deren das Nitrid und das Oxid entfernt worden ist, eine dünne Platinschicht auf das Siliziumplättchen aufgesprüht und daraufhin das Siliziumplättchen wärmebehandelt, so daß sich eine Platin-Silizid-Schicht bildet. Die Platin-Silizid-Schicht ist Teil eines Ohmschen Kontaktes und verhindert eine durch direkte Ablagerung einer Titanschicht auf dem Siliziumplättchen auftretende Zunahme des Ohmschen Kontaktwiderstandes. Die eine ausgezeichnete Adhäsion gegenüber dem Nitrid besitzende Titanschicht wird durch einen Zerstäubungs- und/oder Vakuumverdampfungsprozeß gebildet. Um zwischen der Titanschicht und einem Gold-»beam-lead«-Kontakt eine unerwünschte Reaktion zu vermeiden, ist eine dünne Platinschicht zwischengefügt. Die dünne Platinschicht wird in der gleichen Welse wie die Titanschicht durch einen Zerstäubungs- und/oder Vakuumverdampfungsprozeß gebildet und dann in der gleichen Weise wie die Titanschicht durch das Photoresistverfahren entsprechend dem vorgegebenen Muster weggeätzt. Der
Gold-wbeam-leadw-Kontakt haftet zufolge einer Elektroplattierung des Goldes an der dünnen Platinschicht Da die Platinschicht zu der Photoresistschicht, die zum Maskieren eines Musters für das selektive Ätzen der dünnen Platinschicln angewandt wird — d:js Muster wird im folgenden Maskiermuster genannt —, nur eine geringe Bindungskraft besitzt, ist für die bekannte Halbleiteranordnung eine hochentwickelte Technik zum Ätzen der dünnen Platinschicht erforderlich. Ferner dient als Ätzlösung für Platin ein Säuregemisch "> aus Salpetersäure (HNO3) und Salzsäure (HCI). Dieses neigt dazu, in den Kontaktbereich zwischen der dünnen Platinschicht und der Photoresistschicht einzudringen. Hierbei wird der sichere Kontakt zwischen der Photoresistschicht und-der Platinschicht gelöst und die '5 dünne Platinschicht zerstört So ist bei der bekannten Technik das Ätzen der dünnen Platinschicht mühsam, kompliziert und unzureichend. Darüber hinaus ist zur vollständigen Entfernung der Platinschicht aus dem ausgewählten Bereich ein umgekehrter Zerstäubungsprozeß erforderlich. Um diesen durchzuführen, ist es erforderlich, die Halbleiteranordnung nochmals in das Zerstäubungsgerät zu bringen. Dieser Arbeitsvorgang ist jedoch mühsam. Schließlich tritt während des umgekehrten Zerstäubungsvorgangs eine Temperaüberhöhung im Plättchen auf, und es ist eine Verunreinigung durch Gold festzustellen. Damit ist ein gleichmäßiges Bestäuben des Plättchens kaum möglich. LJm diese Nachteile zu beseitigen, wird auf die dünne Platinschicht als Maskiermuster vorzugsweise eine μ dünne Schicht aus Titan oder Siliziumdioxid aufgebracht und das Ätzen des Platins aus den ausgewählten Bereichen abhängig von dem Maskiermuster vorgenommen.
Schließlich ist es erforderlich, daß das Justieren des Maskiermusters mit äußerster Genauigkeit durchgeführt wird. Bei dem erwähnten bekannten Ätzen der dünnen Platinschicht ist es schwierig, ein feines Muster zu bilden, das eine Größe von 4 bis 6 μηι besitzt. Falls die Dicke der Platinschicht größer als die Dicke einer üblichen Platinschicht ist, ist es schwierig, die Platinschicht genau und vollständig zu ätzen, so daß die Leistungsfähigkeit des Prozesses verringert wird.
Der Erfindung liegt die Aufgabe zugrunde, bei einem Verfahren der einleitend genannten Art die Platin- -»5 schicht auf einfache Weise und mit größtmöglicher Genauigkeit in einem gewünschten feinen Muster zu ätzen, wobei eine Verschmutzung des Halbleiterplättchens durch das <3old des Beam-lead-Kontaktes zu vermeiden ist.
Diese Aufgabe wird dadurch gelöst, daß die Platinschicht mit einer Chromschicht bedeckt wird, daß die Chromschicht mit Hilfe einer Photoresistschicht selektiv geätzt wird, daß dann die Platinschicht unter Verwendung der Chromschicht als Ätzmaske geätzt wird und daß anschließend die Chrommaske von der Platinschicht entfernt wird.
Die Adhäsion zwischen der Photoresistschicht und der Chromdeckschicht sowie der Chromdeckschicht und der Platinschicht ist so groß, daß ein Abheben der feo Photoresistschicht von der Chromdeckschicht oder ein Abheben der Chromdeckschicht von der Platinschicht praktisch nicht auftritt und somit das Wegätzen der dünnen Platinschicht aus den ausgewählten Bereichen exakter und vollständiger durchgeführt werden kann. * >
Die einzelnen Verfahrensschritte zur Herstellung einer Halbleiteranordnung des Planartyps gemäß dieser Erfindung sind in den F i g. 1A his 11 dargestellt.
Auf ein Siliziumplättchen 1 wird — wie in den Figuren dargestellt — durch einen Oxydationsprozeß eine Siliziumdioxidschicht 2 (S1O2) mit einer Dicke von annähernd 300 nm aufgebracht, um eine elektrische Isolation vorzusehen. Sodann wird durch Anwendung einer gasförmigen Reaktion von Monosilan (SiH1) und Ammoniak (N H3) eine Siliziumnitridschicht 3 (Si3N*) mit einer Dicke von annähernd 200 nm gebildet, um die Oxidschicht 2 zu verstärken. Es werden durch den in Fig. IA dargestellten Photoresistprozeß übereinanderliegende ausgewählte Bereiche aus den Oxid- und Nitridschichten 2 bzw. 3 entfernt Sodann wird - - wie in F i g. 1B dargestellt — durch eine Wärmebehandlung des SiJiziumplättchens 1 eine Platin-Silizid-Schicht 4 (Pt5S2) gebildet, um eine Zunahme des ohmschen Kontaktwiderstandes als Folge der direkten Ablagerung ir on Titan auf dem Siliziumplättchen I, die in einem folgenden Arbeitsschritt durchgeführt wird, zu verhindern. Wie in Fig. IC dargestellt ist, wird auf dem Siliziumplättchen 1 eine Titanschicht 5, eine Platinschicht 6 und eine Chromschicht 7 abgelagert Die Dicke der Titanschicht 5 beträgt nahezu 80 nm, die der Platinschicht 6 nahezu 300 nm. Die Dicke der dünnen Chromschicht 7 liegt im Bereich zwischen 100 und 500 nm, vorzugsweise im Bereich zwischen 200 und 400 nm, entsprechend den Eigenschaften der dünnen Platinschicht und den Ätzbedingungen. Versuche des Erfinders haben ergeben, daß eine Dicke von etwa 300 nm am günstigsten im Hinblick auf die Zielsetzung dieser Erfindung ist
Auf der Chromschicht 7 wird eine Photoresistschicht 8 gebildet. Sodann wird die Photoresistschicht 8 nach den aufeinanderfolgenden Arbeitsschritten des Vorbakkens, Justierens, Belichten mit Ultraviolettstrahlen, Entwickeins und Nachbackens — wie in Fig. ID gezeigt — aus dem ausgewählten Bereich entfernt Daraufhin wird die Chromschicht 7 aus dem ausgewählten Bereich herausgeätzt, der definiert ist durch das in der Photoresistschicht gebildete Maskiermuster. Der Ätzvorgang der Chromschicht 7 wird 15 Sekunden lang mit einer auf 50° C erwärmten Ätzlösung durchgeführt Die Ätzlösung wird dadurch hergestellt daß 20 g Kaliumhydroxid (KOH) zusammen mit 20 g Kaliumpermanganat (KMnO<) in 400 cm3 Wasser gelöst werden. Nach diesem Verfahrensschritt wird das Siliziumplättchen 1 unter Verwendung von Ultraschallschwingungen gespült und 10 bis 20 Minuten lang bie 200° C nachgebacken. Sodann wird mittels einer aus dem Säuregemisch Salpetersäure (HNO3) und Salzsäure (HCI) bestehenden Ätzlösung die dünne Platinschicht 6 aus einem ausgewählten Bereich herausgeätzt, der durch die auf der Chromschicht 7 gebildete Maske definiert ist (F i g. 1 E). Das Mischverhältnis der Komponenten der genannten Ätzlösung ist wie folgt definiert:
HNO3: HCI -(3bis 10): I.
Der Ätzvorgang wird 3 bis 5 Sekunden lang bei 90° C durchgeführt. Der betreffende Verfahrensschritt ist in F i g. 1E dargestellt.
Für die Durchführung der genannten Ätzung der dünnen Platinschicht 6 wird vorzugsweise ein Mischverhältnis zwischen Salpetersäure (HNO3) und Salzsäure (HCl) von 5 :1 gewählt. Nach dem Ätzen wird die oberste Photoresistschicht 8 durch ein Abtragreagens entfei.it (Fig. IF). Es wird das Spülen der dünnen Chromschicht 7 mittels Ultraschallschwingungen wiederholt, und dann wird der Ätzvorgang der übrigbleibenden für das selektive Ätzen der Platin-
schicht 6 verwendeten dünnen Chromschicht 7 durchgeführt. Die Zusammensetzung der Ätzlösung und die Arbeitsbedingungen zum Lösen der restlichen dünnen Chromschicht 7 entsprechen genau der Zusammensetzung der Ätzlösung und den Arbeitsbedingungen zur Durchführung des selektiven Ätzens der dünnen Chromschicht 7 gemäß Fig. ID. Das Plättchen 1 wird nun einer Gold-Elektroplattierung unterzogen, so daß — wie in F i g. IG dargestellt — auf der Platinschicht 6 eine Goldschicht 9 mit einer Dicke von annähernd 2 μηι gebildet wird. Durch einen nachfolgenden Elektroplattierungsprozeß wird auf der Goldschicht 9 ein Gold-»beam-lead« gebildet. Dieser Zustand des Plättchens 1 ist in F i g. 1H dargestellt. Schließlich wird der freiliegende Bereich der Titanschicht 5 durch Anwendung von Schwefelsäure und Fluorsäure entfernt. In F i g. 11 ist der Zustand des Plättchens nach diesem Arbeitsschritt dargestellt.
Die charakteristischen Merkmale dieser Erfindung bestehen darin, daß die Adhäsion zwischen der Photoresistschicht 8 und der dünnen Chromschicht 7 sowie zwischen der dünnen Platinschicht 6 und der dünnen Chromschicht 7 so fest ist, daß es äußerst selten vorkommt, daß sich die Photoresistschicht 8 von der dünnen Chromschicht 7 oder die dünne Chromschicht 7 von der dünnen Platinschicht 6 abhebt. Das Wegätzen der dünnen Platinschicht 6 aus den ausgewählten Bereichen wird zufolge des passiven Verhaltens der dünnen Chromschicht 7 innerhalb des Säuregemisches HNO3 und HCI vollständiger und genauer durchgeführt.
Es wird bei diesem Aufbau durch einen üblichen Ätzprozeß eine dünne Platinschicht 6 mit einer Dicke von 70 bis 80 nm erfolgreich entfernt. Für den Fall, daß die Breite des Maskiermusters annähernd ΙΟμπι beträgt, ist es möglich, die Platinschicht 6 erfolgreich aus dem ausgewählten Bereich selbst dann wegzuätzen, wenn die Schichtdicke nahezu 1 μηι beträgt. Die Tiefe der Aussparung, die durch die Ätzlösung zwischen der Platinschicht und der Photoresistschicht gebildet worden ist, beträgt nahezu 2 μπι, so daß die Photoresistschicht nicht abblättern kann. Für den Fall, daß die Breite des Musters annähernd 2 μηι beträgt und die Platinschicht annähernd 200 nm dick ist, ist die erwähnte Aussparung nicht sichtbar. Werden die Konzentration der Ätzlösung, die Temperatur und die Ätzdauer während des Ätzens genau und vollständig reguliert, so kann ein weiteres Anfressen der Titanschicht verhindert werden, und ein Schutzbelag der erwähnten Titanschicht durch eine Photoresistschicht usw. ist nichi erforderlich. Hierdurch wird eine Vereinfachung des Herstellungsprozesses und eine Vergrößerung der Produktivität erreicht.
Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung, bei dem ein Halbleiterkörper mit einer, öffnungen für elektrische Anschlüsse aufweisenden Isolierschicht aus übereinanderliegenden! Siliziumdioxid und Siliziumnitrid bedeckt wird, bei dem dann an den freiliegenden Stellen des Halbleiterkörpers eine Platinsilizid-Schicht gebildet und auf die betreffende Oberflächenseite des Halbleiterkörpers eine Titan- und eine Platinschicht nacheinander aufgebracht wird, wobei die Platinschicht mit Hilfe einer Photoresistschicht in einem vorgegebenen Muster selektiv geätzt wird, bei dem dann nach Entfernung der Photoresistschicht auf die Platinschicht eine Goldschicht und an diese ein GoId- »beam-lead«- Kontakt angebracht wird und bei dem schließlich der freiliegende Teil der Titanschicht entfernt wird, dadurch gekennzeichnet, daß die Platinschicht (6) mit einer Chromschicht (7) bedeckt wird, daß die Chromschicht (7) mit Hilfe einer Photoresistschicht (8) selektiv geätzt wird, daß dann die Platinschicht (6) unter Verwendung der Chromschicht (7) als Ätzmaske geätzt wird und daß anschließend die Chrommaske (7) von der Platinschicht (6) entfernt wird.
2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß die Chromschicht eine Dicke zwischen 100 und 500 nm hat.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Dicke der Chroinschichl im Bereich zwischen 200 und 400 nm liegt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ätzen der Chromschicht mittels eines Gemisches einer wäßrigen Lösung aus Kaliumhydroxid (KOH) und Kaliumpermanganat (KMnO«) durchgeführt wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ätzen der Piatinschicht mittels eines Säuregemisches aus Salpetersäure (HNO3) und Salzsäure (HCI; durchgeführt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Gewichtsmischungsverhältnis von Salpetersäure (HNO3) und Salzsäure (HCI) in dem Säuregemisch wie folgt definiert ist:
HNOj: HCI = (3 bis 10): 1.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Chromschicht durch ein Zerstäubungsverfahren gebildet wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Chromschicht durch ein Vakuuniverdampfungsverfahren gebildet wird.
55
DE19691958807 1968-11-28 1969-11-22 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE1958807C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8712268 1968-11-28
JP8712268 1968-11-28

Publications (3)

Publication Number Publication Date
DE1958807A1 DE1958807A1 (de) 1970-06-04
DE1958807B2 DE1958807B2 (de) 1972-01-20
DE1958807C3 true DE1958807C3 (de) 1978-01-05

Family

ID=

Similar Documents

Publication Publication Date Title
DE2355567C3 (de) Verfahren zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen
DE69031143T2 (de) Methode zum Ätzen von Polyimiden und resultierenden passivierten Strukturen
DE1540175A1 (de) Elektrische Widerstaende und Verfahren zu ihrer Herstellung
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE3019856A1 (de) Verfahren zur herstellung einer lithographie-maske
DE1927646B2 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1954499A1 (de) Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
DE2261337A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE1958807C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE2100154B2 (de) Verfahren zum Aufbringen einer Oxyd-Schutzschicht vorbestimmter Form auf eine Oberfläche eines Halbleitersubstrats
DE2613759C3 (de) Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement
DE2057204C3 (de) Verfahren zur Herstellung von Metall-Halbleiterkontakten
DE2012063A1 (de) Verfahren zum Herstellen von aus Alu minium Legierungen bestehenden Kontakt metallschichten an Halbleiterbauelementen
DE2028819A1 (en) Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask
DE1958807B2 (de) Verfahren zur herstellung einer halbleiteranordnung insbe sondere des planartyps
DE1947026A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1639051C2 (de) Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper
DE3814432A1 (de) Duennschichtwiderstand und verfahren zu seiner herstellung
DE2340479C3 (de) Ätzmittel für Am By. Halbleiterkörper und seine Verwendung
DE2058554C3 (de) Verfahren zur Herstellung von Chrom-Halbleiterkontakten
DE2059333A1 (de) Verfahren zum galvanischen Plattieren
DE1614583C3 (de) Verfahren zum Herstellen einer Kontaktmetallschicht für eine mit mindestens einem pn-übergang versehene Halbleiteranordnung
DE2253196A1 (de) Verfahren zum partiellen galvanisieren eines nicht- oder halbleitenden stoffes