DE19581762C2 - Verzögerungskorrekturschaltung für ein Halbleitertestgerät - Google Patents

Description

Die vorliegende Erfindung betrifft eine Verzögerungskorrekturschaltung für ein Halbleitertestgerät, welches eine Vielzahl von Teststationen zur Aufnahme von zu testenden Halbleitervorrichtungen aufweist.

Im allgemeinen werden mehrere Teststationen zum effektiven Testen und Verarbeiten vieler Halbleitervorrichtungen in einem Halbleitertestgerät verwendet. Die zu testenden Vorrichtungen werden elektrisch mit den Teststationen über IC-Sockel verbunden, und der Vorrichtungstest wird simultan für jeden Halbleiterprüfling durchgeführt. An die einzelnen Prüflinge müssen Testsignale mit identischen Signalverläufen angelegt werden. Das Halbleitertestgerät weist somit für jede Teststation eine Zeitkorrekturschaltung auf, um die Unterschiede in den zeitlichen Verläufen der Testsignale zu korrigieren, und synchronisiert die Phasen der Testsignale an jedem zu testenden Vorrichtungsanschluß.

Fig. 3 zeigt ein Ausführungsbeispiel einer Verzögerungskorrekturschaltung eines bekannten Halbleitertestgeräts. Wie durch #1, #2, . . . #n angedeutet, ist für jeden Pin der zu testenden Vorrichtung ein Zeitkorrekturteil 10 vorgesehen. Ein Ausgangssignal eines entsprechenden Pins der Vorrichtung wird als ein Ausgangssignal 61 einer Teststation 1 und ein Ausgangssignal 62 einer weiteren Vorrichtung einer Teststation 2 zugeführt. Der der ersten und zweiten Teststation 21, 22 zugeführte Signalverlauf wird durch eine Signalverlaufsteuerung 11 erzeugt. Eine Signalverlaufausgangssteuerung 12 erzeugt ein Signal, um festzulegen, ob dieser Signalverlauf über einen Treiberanschluß der Vorrichtung zugeführt werden soll. Durch einen Zeittakt 50 wird an einem Flip-Flop 13 der Zeitverlauf von Signalverlaufausgangssteuerungssignalen 51 und 52 für entsprechende Teststationen eingestellt und als Signale 53 und 54 ausgegeben. Durch ein AND-Gatter 14 wird zwischen einem von der Signalverlaufsteuerung 11 gelieferten Signal und dem von dem Flip-Flop 13 gelieferten Signal 53 eine logische AND-Verknüpfung gebildet, um für die Teststation 1 ein Signal zu erzeugen. Auf ähnliche Weise wird mit Hilfe eines AND-Gatters 15 zwischen dem von der Signalverlaufsteuerung 11 gelieferten Signal und dem von dem Flip-Flop 13 gelieferten Signal 54 eine logische AND-Verknüpfung gebildet, um für die Teststation 2 ein Signal zu erzeugen. Das oben beschriebene Flip-Flop kann ein flankengesteuertes Flip-Flop oder ein Speicher-Flip-Flop sein.

Im allgemeinen unterscheiden sich die Phasen der von der Signalverlaufsteuerung 11 erzeugten Signalverläufe bezüglich jedes Pins des Prüflings. Dies deshalb, weil die Phasendifferenzen durch die Komplexität der dem Prüfling zugeführten Signalverläufe verursacht werden, wodurch wiederum die Signalverlaufsteuerung 11 eine Vielzahl von Gatterschaltungen aufweisen muß, so daß die sich für die entsprechenden Pins der Vorrichtung ergebenden Summen-Verzögerungszeiten der Gatterschaltungen unterscheiden. Das Zeitkorrekturteil 10 weist demzufolge veränderbare Verzögerungselemente 16, 17 auf, um die zwischen den Pins auftretenden Phasenunterschiede zu korrigieren. Zudem tritt ein geringer Unterschied zwischen den Verzögerungszeiten der Teststation 1 und der Teststation 2 auf. Dieser Verzögerungsunterschied wird vorwiegend durch die in den Teststationen verwendeten unterschiedlichen Kabellängen verursacht. Demzufolge sind die veränderbaren Verzögerungselemente auch an jeder Teststation vorgesehen. Ein für die Teststation 1 vorgesehenes Verzögerungselement 16 deckt die beiden zuvor beschriebenen Verzögerungszeitarten ab. Ebenso deckt ein für die Teststation 2 vorgesehenes veränderbares Verzögerungselement 17 beide zuvor beschriebenen Verzögerungszeiten ab.

Wird ein sich aufgrund des Verzögerungszeitunterschiedes der Teststation 1 ergebender Einstellbereich mit A1, ein sich aufgrund des Verzögerungszeitunterschiedes der Teststation 2 ergebender Einstellbereich mit A2 und ein sich aufgrund des Verzögerungszeitunterschiedes der Signalverlaufsteuerung ergebender Einstellbereich mit B bezeichnet, so muß ein von dem für die Teststation 1 vorgesehenen veränderbaren Verzögerungselement 16 abzudeckender Einstellbereich S1 folgender Beziehung genügen:

S1 = A1 + B.

Und ein von dem für die Teststation 2 vorgesehenen veränderbaren Verzögerungselement 17 abzudeckender Einstellbereich S2 muß folgende Gleichung erfüllen:

S2 = A2 + B.

Jedes veränderbare Verzögerungselement muß somit die Summe aus den Verzögerungszeiten, die in dem gemeinsam für alle Teststationen vorgesehenen Zeitkorrekturteil und dem jeweils unabhängig für jede Teststation vorgesehenen Zeitkorrekturteil auftreten, abdecken.

Fig. 4 zeigt einen Zeitverlauf zur Erläuterung der Betriebsweise der bekannten Verzögerungszeitkorrekturschaltung. Ein Ausgangssignal der Signalverlaufsteuerung 11 des Zeitkorrekturteils #1 ist gegenüber dem Zeittakt 50 um eine Zeit T15 verzögert. Ein Ausgangssignal der Signalverlaufsteuerung 11 des Zeitkorrekturteils #n ist hingegen gegenüber dem Zeittakt 50 um eine Zeit T25 verzögert.

Das Ausgangssignal 61 des Verzögerungselements 16 des Zeitkorrekturteils #1 wird auf eine Verzögerungszeit T13 eingestellt, um eine innerhalb der Teststation 1 auftretende Verzögerungszeit T11 zu berücksichtigen und an dem Anschluß 71 der Teststation 1 den in Fig. 4 gezeigten Signalverlauf zu erzeugen. Des weiteren wird das Ausgangssignal 62 des Verzögerungselements 17 des Zeitkorrekturteils #1 auf eine Verzögerungszeit T14 eingestellt, um die in der Teststation 2 auftretende Verzögerungszeit T12 zu berücksichtigen und an dem Anschluß 72 der Station 2 mit exakt derselben Phase wie an dem Anschluß 71 den in Fig. 4 gezeigten Signalverlauf zu erzeugen.

Auf ähnliche Weise wird das Ausgangssignal 61 des Verzögerungselements 16 des Zeitkorrekturteils #n auf eine Verzögerungszeit T23 eingestellt, um die in der Teststation 1 auftretende Verzögerungszeit T21 zu berücksichtigen und an dem Anschluß 73 der Teststation 1 den in Fig. 4 gezeigten Signalverlauf zu erzeugen. Des weiteren wird das Ausgangssignal 62 des Verzögerungselements 17 des Zeitkorrekturteils #n auf eine Verzögerungszeit T24 eingestellt, um die in der Teststation 2 auftretende Verzögerungszeit T22 zu berücksichtigen und an dem Anschluß 24 der Teststation 2 den Signalverlauf mit exakt derselben Phase wie an dem Anschluß 73 der Teststation 1 zu erzeugen.

Bei dem vorhergehenden Beispiel wird der wesentliche Anteil der einzustellenden Verzögerungszeit durch den Zeitwert des gemeinsamen Korrekturteils, d. h. dem Unterschied zwischen den Zeiten (T15 und T25) gebildet, während die in dem individuell für jede Teststation vorgesehenen Korrekturteil auftretenden Verzögerungszeiten (T11, T12, T21, T22) lediglich einen geringen Anteil an der einzustellenden Verzögerungszeit haben. Für die in der Zeitkorrekturschaltung 10 vorgesehene Verzögerungszeitkorrekturschaltung wird somit eine Schaltungsgröße benötigt, die ungefähr doppelt so groß ist als die für das gemeinsame Korrekturteil benötigte Schaltungsgröße. Die bekannte Technik benötigt somit große Schaltungsabmessungen, so daß demzufolge ein hoher Stromverbrauch auftritt.

Aus der DE 35 09 904 A1 ist eine Schaltungsanordnung zur Verzögerung einer Vielzahl digitaler Eingangssignale mit Hilfe einer einzelnen Gruppe von Verzögerungseinrichtungen und einer Vielzahl von Verzögerungsstufen bekannt.

Ein mehrkanaliges logisches Prüfgerät mit gleichzeitiger Verzögerung in allen Datenkanälen wird in der DE 34 19 461 A1 offenbart.

Eine variable Verzögerungsschaltung, bei der eine Vielzahl von Verzögerungsstufen kaskadenförmig verschaltet sind, wird in der EP 0 527 366 A1 beschrieben.

Die EP 0 136 203 A1 offenbart eine Vorrichtung und ein Verfahren zur dynamischen Kontrolle der zeitlich richtigen Einteilung von Signalen eines automatischen Testsystems.

Eine Vorrichtung aus dem Gebiet der Pin-Elektronik, die eine Funktion zur Phaseneinstellung für IC-Tester aufweist, wird zusammen mit einer Methode zur Phaseneinstellung in der US 4,929,888 beschrieben.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Verzögerungskorrekturschaltung für ein Halbleitertestgerät zu schaffen, dessen Zeitkorrekturteil eine gemeinsam für alle Teststationen vorgesehene Korrekturschaltung und eine für jede Teststation unabhängig vorgesehene Korrekturschaltung umfaßt, am die Schaltungsgröße und den Stromverbrauch zu verringern.

Diese Aufgabe wird mit einer Verzögerungskorrekturschaltung mit den im Anspruch 1 angegebenen Merkmalen gelöst. Die Erfindung wird in ihren Unteransprüchen weitergebildet.

Bei der erfindungsgemäßen Zeitkorrekturschaltung für ein Halbleitertestgerät, welches mehrere Teststationen zur Aufnahme von zu testenden Halbleitervorrichtungen aufweist, ist an einer Ausgangsseite einer Signalverläufe erzeugenden Signalverlaufsteuerung ein veränderbares Verzögerungselement vorgesehen, welches den durch einen gemeinsamen Teil der Teststationen verursachten Phasenunterschied korrigiert. An einer Ausgangsseite einer Signalverlaufausgangssteuerung, die ein Signal erzeugt, um festzulegen, ob die Signalverläufe an die entsprechenden Teststationen angelegt werden sollen, sind Flip-Flop Schaltungen vorgesehen, die abhängig von einem Signalverlauf-Steuersignal Verflechtungsfunktionen ausführen. Gatterschaltungen sind vorgesehen, die jedes Element dieser Verflechtungsfunktionen mit dem Ausgangssignal des veränderbaren Verzögerungselements verknüpfen. Des weiteren ist ein AND-Gatter vorgesehen, welches das logische Produkt aus einem Ausgangssignal der Gatterschaltung für jede Teststation mit einem Ausgangssignal des veränderbaren Verzögerungselements bildet. Weiterhin sind veränderbare Verzögerungselemente vorgesehen, die die an dem Ausgang des AND-Gatters auftretenden und durch jede Teststation erzeugten Phasenunterschiede korrigieren. Die erfindungsgemäße Verzögerungskorrekturschaltung für das Halbleitertestgerät ist für alle Teststationen wie oben beschrieben aufgebaut.

Erfindungsgemäß wird jeder an einen Halbleiterprüfling anzulegende Signalverlauf kombiniert, nachdem das Signalverlauf-Steuersignal mit dem Ausgangssignal der Signalverlaufsteuerung verflochten worden ist und die gemeinsame Korrekturschaltung mit dem veränderbaren Verzögerungselement passiert hat. Anschließend werden die durch jede Station hervorgerufenen Phasenunterschiede in dem Signalverlauf durch das in jeder Teststation vorgesehene variable Verzögerungselement korrigiert. Hinsichtlich der Schaltungsgröße des Zeitkorrekturteils müssen somit nicht so viele gemeinsame Korrekturschaltungen wie Stationen vorgesehen sein, sondern es genügt bereits eine gemeinsame Korrekturschaltung. Die Schaltungsgröße wurde somit wesentlich verringert.

Fig. 1 zeigt ein Blockdiagramm eines erfindungsgemäßen Ausführungsbeispiels.

Fig. 2 zeigt einen zeitlichen Signalverlauf bei dem Betrieb des Zeitkorrekturteils der vorliegenden Erfindung.

Fig. 3 zeigt ein Beispiel einer bekannten Verzögerungskorrekturschaltung in einem Halbleitertestgerät.

Fig. 4 zeigt einen zeitlichen Signalverlauf zur Erläuterung der Betriebsweise der bekannten Verzögerungskorrekturschaltung.

Nachfolgend wird unter Bezugnahme auf die Zeichnung ein Ausführungsbeispiel der vorliegenden Erfindung beschrieben. Fig. 1 zeigt ein Blockdiagramm eines erfindungsgemäßen Ausführungsbeispiels. Wie in Fig. 1 gezeigt, werden die von einer Signalverlaufausgangssteuerung 12 gelieferten Ausgangssignale 53, 54 durch ein Flip-Flop 13 synchronisiert. Die Ausgangssignale 53 und 54 werden durch Flip-Flops 212, 222 mit Hilfe eines von einer Signalverlaufsteuerung 11 gelieferten Signalverlauf-Erzeugungstakts zwischengespeichert. Bei diesem Ausführungsbeispiel werden zwei Zwischenspeicher verwendet, um eine Zwei-Phasen-Verflechtung zu realisieren.

Ein Flip-Flop 200 erzeugt zwei Signale, die abwechselnd ihren Zustand für jedes eingegebene Taktsignal verändern. Mit Hilfe von Gattern 211 und 212 wird abhängig von dem Zustand des von dem Flip-Flop 200 gelieferten Ausgangssignals der Ausgangstakt der Signalverlaufsteuerung 11 ausgewählt, und das ausgewählte Signal wird als Taktsignal einem Flip-Flop 212 und einem Flip-Flop 222 zugeführt. Die Flip-Flops 221 und 222 werden abwechselnd aktiviert und speichern abwechselnd die eingegebenen Daten.

Das von der Signalverlaufsteuerung 11 gelieferte Signal wird durch ein veränderbares Verzögerungselement 100 verzögert. Die einstellbare Verzögerungszeit des veränderbaren Verzögerungselements 100 wird auf einen Wert festgelegt, der groß genug ist, um die Zeitunterschiede in den allen Teststationen gemeinsamen Korrekturfaktoren abzudecken.

Die einstellbare Verzögerungszeit entspricht somit dem aus dem Verzögerungszeitunterschied der Signalverlaufsteuerung abgeleiteten Einstellbereich B. Die Daten werden sogar nach Ablauf der durch das veränderbare Verzögerungselement 100 festgelegten Verzögerungszeit in den Flip-Flops 221, 222 gehalten. Abschließend werden die für jede Teststation vorgesehenen Signalverläufe durch Gatterschaltungen 411 und 412 kombiniert. Ein Flip-Flop 300 erzeugt zwei Ausgangssignale, deren Zustand sich abwechselnd in Übereinstimmung mit der Zwei-Phasen-Verflechtungsfunktion verändert. Auf Grundlage der Ausgangssignale des Flip-Flops 300 wird von einer Gatterschaltung 311 ein erstes Phasensignal und von einer Gatterschaltung 321 ein zweites Phasensignal ausgewählt, und ein OR-Gatter 331 bildet eine logische Summe aus diesen beiden ausgewählten Phasensignalen als Signalverlauf-Steuersignal für die Teststation 1. Auf ähnliche Weise wird durch eine Gatterschaltung 312 ein erstes Phasensignal und durch eine Gatterschaltung 322 ein zweites Phasensignal ausgewählt, und ein OR-Gatter 332 bildet die logische Summe aus diesen beiden ausgewählten Phasensignalen als ein Signalverlauf Steuersignal für die Teststation 2.

Das Ausgangssignal der Gatterschaltung 411 wird über ein veränderbares Verzögerungselement 421 der Teststation 1 zugeführt. Der Einstellbereich dieses veränderbaren Verzögerungselements 421 wird derart festgelegt, daß er ausreichend ist, um die in der Teststation 1 auftretenden Verzögerungszeitunterschiede abzudecken. Dieser Bereich entspricht dem oben beschriebenen Einstellbereich A1. Auf ähnliche Weise wird das Ausgangssignal der Gatterschaltung 412 über ein veränderbares Verzögerungselement 422 der Teststation 2 zugeführt. Der Einstellbereich dieses veränderbaren Verzögerungselements 422 wird derart festgelegt, daß er ausreichend ist, um die in der Teststation 2 auftretenden Verzögerungszeitunterschiede abzudecken. Dieser Bereich entspricht dem oben beschriebenen Einstellbereich A2.

Fig. 2 zeigt einen während des Betriebs des erfindungsgemäßen Zeitkorrekturteils auftretenden zeitlichen Signalverlauf. In Fig. 2 wird die Verzögerungszeit des veränderbaren Verzögerungselements 100 mit T100 bezeichnet. Die an dem Ausgang 61 für die Teststation 1 auftretende Verzögerungszeit des veränderbaren Verzögerungselements 421 ist mit T421 bezeichnet. Die an dem Ausgang 62 für die Teststation 2 auftretende Verzögerungszeit des veränderbaren Verzögerungselements 422 ist mit T422 bezeichnet.

Da die einstellbare Verzögerungszeit jedes veränderbaren Verzögerungselements 100, 421, 422 wie oben beschrieben festgelegt ist, kann der Einstellbereich des veränderbaren Verzögerungselements 421 gering sein, um lediglich die durch die Teststation 1 hervorgerufenen Zeitunterschiede zu korrigieren. Ebenso kann der Einstellbereich des veränderbaren Verzögerungselements 422 gering sein, um lediglich die durch die Teststation 2 hervorgerufenen Zeitunterschiede zu korrigieren. Das veränderbare Verzögerungselement 100 bildet eine gemeinsame Korrekturschaltung und benötigt einen großen Einstellbereich, um die durch die Signalverlaufsteuerung hervorgerufenen Zeitunterschiede korrigieren zu können. Das Zeitkorrekturteil 10 benötigt jedoch lediglich ein einziges derartiges veränderbares Verzögerungselement. Der Schaltungsumfang SS der bekannten Zeitkorrekturschaltung kann wiedergegeben werden durch

SS = (A1 + B) + (A1 + B) = A1 + A2 + 2B,

während der Schaltungsumfang SS der vorliegenden Erfindung im Vergleich zu dem bekannten Schaltungsumfang somit lediglich beträgt:

SS = A1 + A2 + B.

Der Schaltungsumfang kann somit wesentlich verringert werden. Selbst wenn die Anzahl der Stationen beliebig mit n angesetzt wird, ist lediglich eine gemeinsame Korrekturschaltung ausreichend, wodurch der Schaltungsumfang minimiert wird.

Bei dem oben beschriebenen Ausführungsbeispiel ist die Zwei-Phasen-Verflechtung realisiert. Im allgemeinen ist die Anzahl der Zwischenspeicherschaltungen durch die Beziehung zwischen dem minimalen Abstand der durch die Signalverlaufsteuerung erzeugten Taktsignale und der maximalen Verzögerung des veränderbaren Verzögerungselements 100 festgelegt. Somit kann die Anzahl der als Zwischenspeicher dienenden Flip-Flops 221, 222 erhöht werden, um eine Vielphasen-Verflechtungsfunktion zu realisieren.

Die wie oben beschrieben aufgebaute vorliegende Erfindung weist die folgenden Auswirkungen auf. Das Zeitkorrekturteil der Verzögerungskorrekturschaltung für ein Halbleitertestgerät, welches bekannterweise in jeder der Teststationen vorgesehen war, umfaßt nunmehr eine Kombination aus einer gemeinsamen Korrekturschaltung und einer für die entsprechende Teststation vorgesehenen Korrekturschaltung. Mit Hilfe der erfindungsgemäßen Verzögerungskorrekturschaltung kann somit die Schaltungsgröße und der Stromverbrauch verringert werden.

Claims (4)

1. Verzögerungskorrekturschaltung für ein Halbleitertestgerät, welches eine Vielzahl von Teststationen zur Aufnahme von zu testenden Halbleitervorrichtungen aufweist, gekennzeichnet durch
ein veränderbares Verzögerungselement (100), welches an einer Ausgangsseite einer Signalverlaufsteuerung (11) vorgesehen ist,
Flip-Flops (200, 221, 222), die an einer Ausgangsseite einer Signalverlaufausgangssteuerung (12) vorgesehen sind, um auf Grundlage eines von der Signalverlaufausgangssteuerung gelieferten Signalverlauf-Steuersignals eine Verflechtungsfunktion durchzuführen,
Gatterschaltungen (311, 321, 331, 312, 322, 332), die auf Grundlage von Ausgangssignalen des veränderbaren Verzögerungselements (100) Elemente der Verflechtungsfunktionen kombinieren, und
ein AND-Gatter (411), welches zwischen einem Ausgangssignal des veränderbaren Verzögerungselements (100) und einem Ausgangssignal der der Teststation n entsprechenden Gatterschaltung (331) eine logische AND-Verknüpfung durchführt.

2. Verzögerungskorrekturschaltung für ein Halbleitertestgerät nach Anspruch 1, dadurch gekennzeichnet, daß ein veränderbares Verzögerungselement (421, 422) an dem Ausgang des AND-Gatters (411, 412) für die Teststation n vorgesehen ist, so daß die Schaltungsgröße für alle Teststationen minimiert ist.

3. Verzögerungskorrekturschaltung für ein Halbleitertestgerät nach Anspruch 1 oder 2, gekennzeichnet durch
ein Flip-Flop (200), welches abwechselnd für jeden Takt der Signalverlaufsteuerung (11) m Zustände ausgibt,
eine Gatterschaltung (211, 212), die auf Grundlage der m Zustände ein Taktsignal der Signalverlaufsteuerung (11) auswählt, und
Flip-Flops (221, 222), die das Signal der Signalverlaufausgangssteuerung (12) auf Grundlage der ausgewählten Ausgangssignale der Gatterschaltung (211, 212) zwischenspeichern.

4. Verzögerungskorrekturschaltung für ein Halbleitertestgerät nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die jede Einheit der Verflechtungsfunktion aufweisende Gatterschaltung umfaßt:
ein Flip-Flop (300), welches für jeden Takt des veränderbaren Verzögerungselements (100) abwechselnd m Zustände ausgibt,
eine Gatterschaltung (311, 321, 312, 322), welche auf Grundlage der m Zustände jedes Ausgangssignal der Flip-Flops (221, 222) auswählt, und
ein OR-Gatter (331), welches eine logische Summe der Ausgangssignale der Gatterschaltung (311, 321) ausgibt.