DE19549066A1 - Vorrichtung zur Konvertierung eines digitalen Eingangssignals - Google Patents

Vorrichtung zur Konvertierung eines digitalen Eingangssignals

Info

Publication number
DE19549066A1
DE19549066A1 DE19549066A DE19549066A DE19549066A1 DE 19549066 A1 DE19549066 A1 DE 19549066A1 DE 19549066 A DE19549066 A DE 19549066A DE 19549066 A DE19549066 A DE 19549066A DE 19549066 A1 DE19549066 A1 DE 19549066A1
Authority
DE
Germany
Prior art keywords
exponent
signal
digital
produce
format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19549066A
Other languages
English (en)
Inventor
Raymond C Blackham
David A Ohmann
Jeffrey J Walker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grass Valley Group Inc
Original Assignee
Grass Valley Group Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grass Valley Group Inc filed Critical Grass Valley Group Inc
Publication of DE19549066A1 publication Critical patent/DE19549066A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14Conversion to or from non-weighted codes
    • H03M7/24Conversion to or from floating-point codes

Description

Die vorliegende Erfindung betrifft die digitale Signalverar­ beitung, und insbesondere eine Vorrichtung zur Konvertierung eines digitalen Eingangssignals, sowie insbesondere die Kon­ vertierung von Zahlenformaten für die Signalverarbeitung, wel­ che eine Vielzahl von Zahlenformaten mit Fest- und Fließkomma unterstützt und je nach Erfordernis in einem Signalverarbei­ tungsweg von einem Format in ein anderes konvertiert.
Bei dem Großteil der digitalen Signalverarbeitung wird mit Signalen gearbeitet, die in Form einer Reihe numerischer Ab­ tastwerte vorliegen, welche in einem binären Zahlenformat mit Festkomma ausgedrückt sind. Die Beliebtheit dieses Formats begründet sich aus der relativen Leichtigkeit, mit der die üblichsten Signalverarbeitungsoperationen auf Hardware-Basis realisiert werden können, beispielsweise Addition, Subtrak­ tion, Vergleich und Multiplikation. Andere Vorteile dieses Zahlenformats, die zu einer leichten Steuerbarkeit der Signale beitragen, sind eine gute Kontrolle über Rundungsfehler, ein fester begrenzter Bereich und eine konstante Auflösung über den gesamten Bereich.
Der feste Bereich und die konstante Auflösung sind jedoch bei vielen der weniger üblichen Signalverarbeitungsoperationen, zum Beispiel Quadrate, Quadratwurzeln, Logarithmen, Exponen­ tialoperationen und Teilungen, auch äußerst nachteilig. Um eine Genauigkeit im Ergebnis beizubehalten, muß bei jeder die­ ser Operationen die Wortgröße für die numerische Werte entwe­ der stark erweitert oder zusammengezogen werden, wenn ein Zah­ lenformat mit Festkomma verwendet wird. Eine Quadrierung einer sechzehn Bit Zahl ergibt zum Beispiel ein Ergebnis, für das 32 Bits erforderlich sind. Für diese Fälle ist daher ein Zahlen­ format mit Fließkomma besser geeignet. Leider ist es weitaus schwieriger, Additions-, Subtraktions- und Vergleichsoperatio­ nen bei einem Zahlenformat mit Fließkomma durchzuführen, und zwar so sehr, daß in vielen Fällen eine solche Vorgehensweise untragbar teuer wäre.
In einer digitalen Signalverarbeitungsumgebung wird häufig der Betrag eines Vektors oder einer imaginären Zahl, der/die ein Signal darstellt, gewünscht. Zur Bestimmung des Betrags werden zwei orthogonale Vektorkomponenten aus entsprechenden Signal­ quellen abgeleitet, die ganzzahlige digitale Zahlenwerte be­ reitstellen. Die ganzzahligen Werte werden dann quadriert, die Quadrate summiert und die Quadratwurzel des Ergebnisses erhal­ ten, üblicherweise aus einer Nachschlagetabelle eines Nur-Le­ se-Speichers (ROM). Da der Nur-Lese-Speicher in seiner Anzahl von Eingaben begrenzt ist, ist es wünschenswert, die Summe der Quadrate in eine Zahl mit Fließkomma zu konvertieren. Um die Quadratwurzel zu ziehen, muß der Exponent der Fließkomma-Zahl begrenzt sein, so daß die Anzahl von Bits, die auf die Nach­ schlagetabelle zugreifen, nicht übermäßig ist. Dies erfordert zusätzliche Schaltungen zur Bestimmung der Größe des Expo­ nenten und zur Begrenzung und Verschiebung.
Ein weiteres Beispiel in der Umgebung digitaler Videoeffekte ist die Rückwärts-Adressierung, wenn bestimmt wird, auf welche Kombination von Bildelementen eines eingegebenen Vollbilds eines Videobilds zugegriffen werden muß, um ein entsprechendes Bildelement am Ausgang zu erzeugen. Hierzu sind drei Quellen erforderlich, die digitale ganze Zahlen erzeugen. Die Zahlen von zwei dieser Quellen werden durch die Zahl von der dritten Quelle geteilt, wofür eine Konvertierung in ein Zahlenformat mit Fließkomma erforderlich ist. Um die zwei Adressen aus den Ergebnissen zu erhalten, muß in ein Zahlenformat mit Festkomma zurückkonvertiert werden. Früher waren spezifische Schaltungen für jeden Typ von Zahlenformat erforderlich.
Es wird daher eine Hardware benötigt, die in der Lage ist, eine Vielzahl von Zahlenformaten mit Fest- bzw. Fließkomma zu unterstützen und je nach Erfordernis in einem Signalverarbei­ tungsweg ein Zahlenformat in ein anderes zu konvertieren.
Dementsprechend stellt die vorliegende Erfindung eine Vorrich­ tung zur Konvertierung eines digitalen Eingangssignals zur Verfügung, die in der Lage ist, eine Vielzahl von Zahlenforma­ ten mit Fest- bzw. Fließkomma zu verarbeiten und-je nach Er­ fordernis in einem Signalverarbeitungsweg ein Zahlenformat in ein anderes zu konvertieren. Die Vorrichtung hat zwei Eingänge und zwei Ausgänge, wobei ein Eingang so geschaltet ist, daß er einen Exponentenabschnitt für ein Zahleneingabeformat mit Fließkomma oder eine Null für ein Zahleneingabeformat mit Festkomma empfängt, und der andere Eingang so geschaltet ist, daß er einen Mantissenabschnitt für das Zahleneingabeformat mit Fließkomma oder die Festkomma-Zahl für das Zahleneingabe­ format mit Festkomma empfängt. In Abhängigkeit von dem ge­ wünschten Zahlenausgabeformat werden Werte für einen minimalen Exponenten, einen maximalen Exponenten und einen Exponenten- Offset der Vorrichtung als Konstanten eingegeben. Als Reaktion auf die Konstanten wird die eingegebene Zahl in das gewünschte Zahlenausgabeformat konvertiert. Eine der ausgegebenen Zahlen ergibt einen Exponentenwert für ein Zahlenausgabeformat mit Fließkomma oder wird für ein Zahlenausgabeformat mit Festkomma nicht verwendet, und die andere ausgegebene Zahl ergibt einen Mantissenwert für das Zahlenausgabeformat mit Fließkomma oder eine Festkomma-Zahl für das Zahlenausgabeformat mit Festkomma.
Die Aufgaben, Vorteile sowie weitere neuartige Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden de­ taillierten Beschreibung, die in Verbindung mit den Ansprüchen und den beigefügten Zeichnungen zu lesen ist.
Es zeigen
Fig. 1 eine Blockschaltbilddarstellung einer ersten Ausfüh­ rungsform einer Vorrichtung zur Konvertierung eines digitalen Eingangssignals gemäß vorliegender Erfin­ dung;
Fig. 2 eine Blockschaltbilddarstellung einer zweiten Aus­ führungsform einer Vorrichtung zur Konvertierung eines digitalen Eingangssignals gemäß vorliegender Erfindung.
Wie es in Fig. 1 gezeigt ist, hat jedes digitale Datenwort, das einen Wert für einen Signaldatenpunkt eines Eingangs­ signals darstellt, beispielsweise snnnnnnn x 2**E in Fließkom­ ma-Zahlenformat, einen Exponentenabschnitt E aus M oder weni­ ger Bits und einen mit Vorzeichen versehenen Mantissenab­ schnitt snnnnnnn aus N oder weniger Bits. Für Zahlen mit Fest­ komma ist der Exponentenabschnitt E gleich Null. Der Exponen­ tenabschnitt E wird einer Offset-Summierschaltung 12 eingege­ ben, der auch eine Exponenten-Offset-Konstante eingegeben wird. Die Offset-Summierschaltung 12 ermöglicht die Addition eines voreingestellten Exponentenwerts für Eingabeformate mit Fließkomma, oder zur Definition der Binärkommastelle für Ein­ gabeformate mit Festkomma, und erzeugt einen Offset-Exponenten Eo. Der Mantissenabschnitt in Form eines mit einem Vorzeichen versehenen Bruches von N Bits im Bereich [-1, 1-2**(N-1)] wird einem Zähler 14 eingegeben, der die Anzahl von Vorzeichenbit minus Eins zählt, um einen Schiebeexponenten Es auszugeben. Der Offset-Exponent Eo und der Schiebeexponent Es werden einer Ausgabe-Summationsschaltung 16 eingegeben, wo Es von Eo sub­ trahiert wird, um einen nicht-gekappten Ausgabe-Exponenten Er zu erzeugen. Der nicht-gekappte Ausgabe-Exponent Er wird dann einer Ausgabe-Exponenten-Kappschaltung 18 eingegeben, der ebenfalls vom Benutzer gesteuerte maximale und minimale Expo­ nentenkonstanten eingegeben werden. Der nicht-gekappte Ausga­ be-Exponent Er wird von der Kappschaltung 18 auf derartige maximale oder minimale Exponentenkonstantenpegel gekappt, wenn er außerhalb des gewünschten Exponentenpegels liegt, um einen endgültigen Ausgabe-Exponenten Ef zu erzeugen.
Um das Format der Ausgabe-Mantisse oder der Festkomma-Zahl einzustellen, wird der nicht-gekappte Ausgabe-Exponent Er zu­ sammen mit der minimalen Exponenten-Konstante einer Kapp-Sum­ mierschaltung 20 eingegeben, wo er von der minimalen Exponen­ ten-Konstante subtrahiert wird, um einen gekappten Exponenten Ec zu erzeugen. Der gekappte Exponent Ec wird einer Kappschal­ tung 22 eingegeben, die durch einen Kappmodus-Befehl gesteuert wird. Bei Ausgabeformaten mit Fließkomma kappt die Kappschal­ tung 22 negative Werte auf Null. Bei Ausgabeformaten mit Fließkomma, bei denen eine allmähliche Bereichsunterschreitung nicht gewünscht wird, erstellt die Kappschaltung 22 ebenfalls ein Ausgangssignal POS, wenn positive Werte erfaßt werden. Bei Ausgabeformaten mit Festkomma werden negative Ergebnisse nicht gekappt. Der Schiebe-Exponentenwert Es wird mittels einer Schiebe-Summierschaltung 24 vom gekappten Wert Ec subtrahiert, um ein nicht-gekapptes Schiebe-Steuerungssignal zu erzeugen. Das nicht-gekappte Schiebe-Steuerungssignal wird einer Schie­ be-Kappschaltung 26 eingegeben, um das nicht-gekappte Schiebe- Steuerungssignal auf N zu kappen, wenn das Steuerungssignal größer als N ist. Dieses gekappte Schiebe-Steuerungssignal von der Schiebe-Kappschaltung 26 wird einer vorzeichenerweiternden "Barrel"-Verschiebeeinrichtung 28 eingegeben, der ebenfalls der Mantissenabschnitt eingegeben wird. Die "Barrel"-Verschie­ beeinrichtung 28 verschiebt den Mantissenabschnitt gemäß dem gekappten Schiebe-Steuerungssignal nach rechts, um ein nicht­ gekapptes Mantissen-Ausgangssignal zu erzeugen. Das nicht-ge­ kappte Mantissen-Ausgangssignal wird einer Ausgangs-Mantissen- Kappschaltung 30 eingegeben. Der Ausgangs-Mantissen-Kappschal­ tung 30 wird ebenfalls ein Signal MAXCLP von der Ausgabe-Expo­ nenten-Kappschaltung 18 eingegeben, das erzeugt wird, wenn der nicht-gekappte Ausgabe-Exponent Er um den maximalen Exponen­ tenwert gekappt wird, sowie das Ausgangssignal POS von der Kappschaltung 22, und ein Bereichsüberschreitungs-Ausgangssi­ gnal von der "Barrel"-Verschiebeeinrichtung 28, deren Signale den Kapp-Bereich definieren. Das nicht-gekappte Mantissen-Aus­ gangssignal wird, wenn es positiv ist, von der Kappschaltung 30 auf einen maximalen Pegel gekappt, oder, wenn es negativ ist, auf einen minimalen Pegel gekappt, um ein Mantissen-Aus­ gangssignal in Fließkomma-Zahlenformat oder ein Festkommazahl- Ausgangssignal in Festkomma-Zahlenformat zu erzeugen.
Für ein Zahlenausgabeformat mit Festkomma werden die Konstan­ ten für den minimalen und den maximalen Exponenten beide auf -P gesetzt, wobei P die Anzahl ganzzahliger Bits darstellt, wobei das Vorzeichen-Bit nicht eingeschlossen ist, die sich im Ausgabewert links vom binären Komma befinden. Für einen Aus­ gabewert mit Fließkomma definieren die minimalen und maximalen Exponenten-Konstanten einen Bereich, über den hinweg das Expo­ nentensignal des Ausgabewertes mit Fließkomma schwanken kann. Zahlen mit Exponenten, die zu groß sind, können auf ihren ma­ ximalen positiven oder minimalen negativen Fließkommapegel gekappt werden. Bei Zahlen mit zu kleinen Exponenten wird das Exponentensignal auf den minimalen Exponentenpegel gekappt und die Zahlen werden denormiert, wobei sie mit abnehmendem Pegel des Exponentensignals allmählich auf Null zu verlaufen. Dieser Prozeß ist als allmähliche Bereichsunterschreitung bekannt. Um ein Ausgabeformat mit Fließkomma zu unterstützen, das bei Ex­ ponentensignalen, die geringer als die minimale Exponenten- Konstante sind, nicht allmählich den Bereich unterschreitet, wird das Ausgangssignal POS von der Kappschaltung 22 dazu ver­ wendet, das Mantissen-Ausgangssignal auf Null zu kappen. Um ein Ausgabeformat mit Festkomma zu unterstützen, das eine Be­ reichsüberschreitung des Ausgangssignals mit Festkomma ohne Kappung ermöglicht, werden das Signal MAXCLP und das Be­ reichsüberschreitungssignal von der "Barrel"-Verschiebeein­ richtung 28 daran gehindert, eine Kappung des Ausgangssignals auf den maximalen Pegel zu veranlassen.
Die kaskadenförmig angeordneten Addierer 12, 16, 20 können durch mehrere Anwendungen eines wohlbekannten Verfahrens zur Realisierung einer Dreiwege-Addierung mit einer einzigen Ebene von Dreiwege-Halbaddierern kombiniert werden, die Summen- und Übertragsbit erzeugen, wobei dann ein einziger (N-1)-Bit-Ad­ dierer zur Addition der Überträge zu den Summenbit verwendet wird. Wie in Fig. 2 gezeigt, kann das Offset-Exponenten-Signal Eo in einer Schiebe-Summierschaltung 20′, die der Summier­ schaltung 20 in Fig. 1 ähnlich ist, von der minimalen Exponen­ ten-Konstante subtrahiert werden. Das resultierende gekappte Exponentensignal Ec′ kann einem Multiplexer 32 eingegeben wer­ den, wobei ein zweites Eingangssignal an diesen das mit einem Vorzeichen versehene Exponentensignal Es ist, welches von ei­ ner Negationsschaltung 34 negiert wurde. Eine Vergleichsschal­ tung 36 vergleicht das nicht-gekappte Ausgabe-Exponentensignal Er mit der minimalen Exponenten-Konstante, um ein Auswahlsig­ nal für den Multiplexer 32 und ein Steuerungssignal für die Ausgabe-Kappschaltung 30 zu erzeugen. Der Multiplexer 32 rea­ lisiert die Kappung auf Null der Kappschaltung 22 aus Fig. 1. Das Ausgangssignal des Multiplexers 32 wird der Schiebe-Kapp­ schaltung 26 eingegeben, wie in Fig. 1. Selbstverständlich gibt es viele Möglichkeiten, diese Auslegung derart zu verän­ dern, daß sie unterschiedlichen Anforderungen gerecht wird.
Im Betrieb bei N=8 und einem Eingangswert von 0,1011010×2**-6 ist es erwünscht, den Exponentenbereich auf [2**2, 2f*-4] zu konvertieren. Die maximale Exponenten-Konstante ist auf zwei gesetzt und die minimale Exponenten-Konstante ist auf minus vier gesetzt. Die Konstante des Exponenten-Offsets ist auf Null gesetzt. Die Exponentenkonstante von -6 wird der Schal­ tung aus Fig. 1 eingegeben und Eo=-6, Es=0, Er=-6 und Ec=2. Da -6 weniger als -4 ist, wird das Exponenten-Ausgangssignal Ef auf -4 gekappt. Der Mantissenabschnitt wird zwei Stellen nach rechts verschoben, um eine Ausgangsmantisse von 0,0010110 zu erzeugen, oder ein Ausgangssignal-Datenwort von 0,0010110× 2**-4.
Zur Konvertierung des Signals im Zahlenformat mit Fließkomma zu Festkomma [2**0] werden die maximale und minimale Exponen­ ten-Konstante beide auf Null gesetzt und die Konstante des Exponenten-Offsets wird ebenfalls auf Null gesetzt. Dann er­ gibt sich E=-6, Eo=-6, Es=0, Er=-6, Ec=6 und Ef wird nicht verwendet. Der Mantissenabschnitt wird um sechs Bits nach rechts verschoben und wird 00000001, oder 0,0000001 in Fest­ kommadarstellung, als Ausgangsdatenwort für das Mantissen-Aus­ gangssignal.
In einem weiteren Beispiel ist der Exponentenbereich [2**-8, 2**-13]. Dann beträgt die maximale Exponenten-Konstante =-8, die minimale Exponenten-Konstante =-13, die Konstante des Ex­ ponenten-Offsets =0, E=Eo=-6, Es=0, Er=-6, Ec=-7 (auf Null gekappt) und Ef =-8. Der Mantissenabschnitt wird in der Aus­ gangssignal-Kappschaltung 30 auf sein Maximum gekappt, um ein Mantissen-Ausgangssignal-Datenwort von 0,1111111 zu erzeugen. Das Ausgangsdatenwort mit Fließkommazahl wird zu 0,1111111× 2**-8.
In einem letzten Beispiel ist der Exponentenbereich auf [2**14,2**-7) begrenzt. Dann ist die maximale Exponenten-Kon­ stante 14, die minimale Exponenten-Konstante minus sieben, die Konstante des Exponenten-Offsets Null, E=Eo=-6, Es=0, Er=-6, Ef=-6 und Ec=-1 (auf Null gekappt). Der Mantissenabschnitt ist nicht verschoben, so daß das ausgegebene Datenwort mit Fließ­ kommazahl gleich dem eingegebenen Datenwort mit Fließkommazahl ist, nämlich 0,1011010×2**-6.
Für ein eingegebenes Datenwort mit Festkomma, beispielsweise 0101,1010, das zu einem Datenwort mit Fließkomma mit Exponen­ ten im Bereich [2**4, 2**-1] konvertiert werden soll, ist die Konstante des maximalen Exponenten vier, die Konstante des minimalen Exponenten minus eins, die Konstante des Exponenten- Offsets drei, um die Stelle des binären Kommas im Eingabefor­ mat mit Festkomma anzugeben, E=0, Eo=3, Es=0, Er=3, Ec=-4 und Ef=3. Da Ec auf Null gekappt wird, wird die Eingabe nicht ver­ schoben und wird zum ausgegebenen Mantissendatenwort. Das aus­ gegebene Datenwort mit Fließkomma wird zu 0,1011010×2**3.
Bei dem zuvor diskutierten Fall des Vektorbetrags können zwei ganzzahlige 16-Bit-Signale, X und Y, entsprechenden Multipli­ zierern eingegeben werden, um die Quadrate von X und Y zu er­ zeugen, die jeweils 32 Bits haben. Die Quadrate von X und Y werden dann einer Summierschaltung eingegeben, um die Summe der Quadrate mit 33 Bits zu erzeugen. Das ganzzahlige digitale Datenwort mit 33 Bits wird dann der Vorrichtung zur Konvertie­ rung des Zahlenformats gemäß vorliegender Erfindung eingege­ ben, um ein digitales Datenwort mit 16 Bits in Fließkomma-For­ mat zu erzeugen, das als Adresse zum Zugriff auf eine Nach­ schlagetabelle in einem Nur-Lese-Speicher verwendet wird, die die resultierende Quadratwurzel als Datenwort in Festkommafor­ mat ausgibt. Die Multiplizierer, die Summierschaltung und die Vorrichtung zur Konvertierung des Zahlenformats können auf einem einzigen ASIC in Hardware realisiert werden. Ebenso kann die Vorrichtung zur Konvertierung von Zahlenformaten auf einem einzigen ASIC in Verbindung mit einer Teilerschaltung reali­ siert werden, um für die Zwecke der Division die ganzzahligen Datenwörter zu Datenwörtern im Fließkommaformat und dann für die Ausgabe zurück zu Datenwörtern in Festkommaformat zu kon­ vertieren.
Somit stellt die vorliegende Erfindung eine in einem ASIC rea­ lisierbare Vorrichtung zur Konvertierung eines digitalen Ein­ gangssignals zur Verfügung, die als Eingangssignale digitale Datenwörter in einem ersten Zahlenformat empfängt und ein Ex­ ponentensignal und ein Mantissen-/Festkommasignal in Abhängig­ keit von einem festgelegten Exponentenbereich und einer Expo­ nenten-Offset-Konstante gemäß einem zweiten Zahlenformat aus­ gibt, wobei sie die Konvertierung von Eingangssignal-Datenwör­ tern von Datenwörtern im Festkomma- zu Datenwörtern im Fließ­ komma-Format, von Datenwörtern im Fließkomma- zu Datenwörtern im Festkomma-Format, oder von Datenwörtern im Fließkomma- zu Datenwörtern im Fließkomma-Format ermöglicht.

Claims (9)

1. Vorrichtung zur Konvertierung eines digitalen Eingangs­ signals in einem ersten numerischen Format in ein digi­ tales Ausgangssignal in einem zweiten numerischen Format, mit:
einer Vorrichtung (12-18) zum Erzeugen eines digita­ len Exponentensignals aus dem digitalen Eingangssignal, einem Exponentenbereich und einem Exponenten-Offset, wo­ bei der Exponentenbereich und der Exponenten-Offset durch das erste und das zweite numerische Format bestimmt sind; und
einer Vorrichtung (12-30) zum Erzeugen eines digita­ len Mantissensignals aus dem digitalen Eingangssignal, dem Exponentenbereich und dem Exponenten-Offset, wobei das digitale Exponentensignal und das digitale Mantissen­ signal das digitale Ausgangssignal ergeben, wenn das zweite numerische Format ein numerisches Fließkomma-For­ mat ist, und das digitale Mantissen-Signal das digitale Ausgangssignal bereitstellt, wenn das zweite numerische Format ein numerisches Festkomma-Format ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtung zur Erzeugung des digitalen Exponentensi­ gnals folgendes umfaßt:
eine Vorrichtung (12-16) zum Kombinieren eines digi­ talen Exponentenabschnitts des digitalen Signals mit ei­ ner Konstante eines digitalen Exponenten-Offsets und ei­ nem Vorzeichenbit-Abschnitt des digitalen Signals, um ein vorläufiges Exponentensignal zu erzeugen; und
eine Vorrichtung (18) zum Kappen des vorläufigen Exponentensignals in Abhängigkeit von einem Exponentenbe­ reich, um das digitale Exponentensignal zu erzeugen, wo­ bei der Exponentenbereich durch eine digitale Konstante eines minimalen Exponenten und eine digitale Konstante eines maximalen Exponenten definiert ist.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Kombiniervorrichtung folgendes umfaßt:
eine erste Summierschaltung (12) zum Summieren der digitalen Exponenten-Offset-Konstante mit dem digitalen Exponentenabschnitt, um ein Offset-Exponenten-Signal zu erzeugen;
eine Vorrichtung (14) zum Erzeugen eines Schiebe- Exponenten-Signals aus dem Vorzeichenabschnitt; und
eine zweite Summierschaltung (16) zum Subtrahieren des Schiebe-Exponenten-Signals vom Offset-Exponenten-Si­ gnal, um das vorläufige Exponentensignal zu erzeugen.
4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Vorrichtung zur Erzeugung des digitalen Mantissensi­ gnals folgendes umfaßt:
eine Vorrichtung (20-26) zum Erzeugen eines Schiebe- Steuerungssignals in Abhängigkeit von dem vorläufigen Exponentensignal, der digitalen Konstante des minimalen Exponenten und dem Vorzeichenbitabschnitt; und
eine Vorrichtung (28) zum Erzeugen des digitalen Mantissen-Ausgangssignals aus dem digitalen Mantissenab­ schnitt in Abhängigkeit von dem Schiebe-Steuerungssignal.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Vorrichtung zur Erzeugung des Schiebe-Steuerungssi­ gnals folgendes umfaßt:
eine Vorrichtung (20, 22) zum Erzeugen eines gekapp­ ten Exponentensignals aus dem vorläufigen Exponentensi­ gnal in Abhängigkeit von der digitalen Konstante des mi­ nimalen Exponenten; und
einer Vorrichtung (24, 26) zum Erzeugen des Schiebe- Steuerungssignals aus dem gekappten Exponentensignal in Abhängigkeit von dem Vorzeichenbitabschnitt.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Vorrichtung zur Erzeugung des gekappten Exponentensi­ gnals folgendes umfaßt:
eine dritte Summierschaltung (20) zum Subtrahieren des vorläufigen Exponentensignals von der digitalen Kon­ stante des minimalen Exponenten, um ein Signal des ge­ kappten Exponenten zu erzeugen; und
eine Vorrichtung (22) zum Kappen des Signals des gekappten Exponenten, um das gekappte Exponentensignal zu erzeugen.
7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Vorrichtung zur Erzeugung des Schiebe-Steuerungssig­ nals folgendes umfaßt:
eine Vorrichtung (14) zum Extrahieren eines Schiebe- Exponenten-Signals aus dem Vorzeichenbitabschnitt;
eine vierte Summierschaltung (24) zum Subtrahieren des Schiebe-Exponentensignals aus dem gekappten Exponen­ tensignal, um ein Schiebe-Steuerungs-Exponentensignal zu erzeugen; und
eine Vorrichtung (26) zum Kappen des Schiebe-Steue­ rungs-Exponentensignals, um das Schiebe-Steuerungssignal zu erzeugen.
8. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Vorrichtung zur Erzeugung des Schiebe-Steuerungssi­ gnals folgendes umfaßt:
eine dritte Summierschaltung (21) zum Subtrahieren des Offset-Exponenten-Signals von der digitalen Konstante des minimalen Exponenten, um ein Signal des gekappten Exponenten zu erzeugen;
eine Vorrichtung (36) zum Vergleichen des vorläufi­ gen Exponentensignals mit der digitalen Konstante des minimalen Exponenten, um ein Auswahlsignal zu erzeugen;
eine Vorrichtung (32) zum Auswählen zwischen einem negierten Schiebeexponentensignal, das von dem Vorzei­ chenbitabschnitt abgeleitet ist, und dem Signal des ge­ kappten Exponenten in Abhängigkeit vom Auswahlsignal, um ein Schiebe-Steuerungs-Exponenten-Signal zu erzeugen; und
eine Vorrichtung (26) zum Kappen des Schiebe-Steue­ rungs-Exponenten-Signals, um das Schiebe-Steuerungssignal zu erzeugen.
9. Vorrichtung zur Konvertierung eines in einem ersten nume­ rischen Format vorliegenden digitalen Eingangssignals in ein in einem zweiten numerischen Format vorliegendes di­ gitales Ausgangssignal, mit:
einer Vorrichtung (12) zum Addieren einer digitalen Konstante eines Offset-Exponenten zu einem Abschnitt des digitalen Exponentensignals des digitalen Eingangssig­ nals, um ein Offset-Exponenten-Signal zu erzeugen, wobei der Exponentensignalabschnitt gleich Null ist, wenn das erste numerische Format ein Zahlenformat mit Festkomma ist;
einer Vorrichtung (14) zum Extrahieren eines Schie­ be-Exponenten-Signals aus dem digitalen Eingangssignal;
einer Vorrichtung (16) zum Subtrahieren des Schiebe- Exponenten-Signals vom Offset-Exponenten-Signal, um ein Exponenten-Ausgangssignal zu erzeugen;
einer Vorrichtung (18) zum Kappen des Exponenten- Ausgangssignals auf einen Exponentenbereich, der durch eine digitale Konstante eines minimalen Exponenten und eine digitale Konstante eines maximalen Exponenten defi­ niert ist, um ein endgültiges Exponenten-Ausgangssignal zu erzeugen;
einer Vorrichtung (20) zum Subtrahieren des Exponen­ ten-Ausgangssignals von der digitalen Konstante des mini­ malen Exponenten, um ein (clip) Exponentensignal zu er­ zeugen;
einer Vorrichtung (22) zum Kappen des Signals des gekappten Exponenten, um ein gekapptes Exponentensignal zu erzeugen;
einer Vorrichtung (24) zum Subtrahieren des Schiebe- Exponenten-Signals von dem gekappten Exponenten-Signal, um ein Schiebe-Steuerungssignal zu erzeugen;
einer Vorrichtung (26) zum Begrenzen des Schiebe- Steuerungssignals, um ein begrenztes Schiebe-Steuerungs­ signal zu erzeugen;
einer Vorrichtung (28) zum Verschieben des digitalen Eingangssignal unter der Steuerung des begrenzten Schie­ be-Steuerungssignals, um ein Mantissen-Ausgangssignal zu erzeugen; und
einer Vorrichtung (30) zum Kappen des Mantissen-Aus­ gangssignals in Abhängigkeit von einem Signal "Maxclip" der Vorrichtung zum Kappen des Exponenten-Ausgangssig­ nals, einem positiven Signal von der Vorrichtung zum Kap­ pen des Signals des gekappten Exponenten, und einem Be­ reichsüberschreitungssignal von der Verschiebevorrich­ tung, um ein endgültiges Mantissen-Ausgangssignal zu er­ zeugen, wobei das digitale Ausgangssignal das endgültige Exponenten- und Mantissen-Ausgangssignal ist, wenn das zweite numerische Format ein Zahlenformat mit Fließkomma ist, und das digitale Ausgangssignal das endgültige Man­ tissen-Ausgangssignal ist, wenn das zweite numerische Format ein Zahlenformat mit Festkomma ist.
DE19549066A 1994-12-29 1995-12-29 Vorrichtung zur Konvertierung eines digitalen Eingangssignals Withdrawn DE19549066A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/366,274 US5619198A (en) 1994-12-29 1994-12-29 Number format conversion apparatus for signal processing

Publications (1)

Publication Number Publication Date
DE19549066A1 true DE19549066A1 (de) 1996-07-04

Family

ID=23442369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19549066A Withdrawn DE19549066A1 (de) 1994-12-29 1995-12-29 Vorrichtung zur Konvertierung eines digitalen Eingangssignals

Country Status (4)

Country Link
US (1) US5619198A (de)
JP (1) JP2884057B2 (de)
DE (1) DE19549066A1 (de)
GB (1) GB2296802B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144977A (en) * 1995-07-10 2000-11-07 Motorola, Inc. Circuit and method of converting a floating point number to a programmable fixed point number
US6249798B1 (en) * 1996-10-10 2001-06-19 Institute For The Development Of Emerging Architectures, L.L.C. Method, apparatus and computer system for directly transferring and translating data between an integer processing unit and a floating point processing unit
KR19980082906A (ko) * 1997-05-09 1998-12-05 김영환 부동 소수점 숫자의 정수형으로의 변환 방법
US6298367B1 (en) 1998-04-06 2001-10-02 Advanced Micro Devices, Inc. Floating point addition pipeline including extreme value, comparison and accumulate functions
US6131104A (en) * 1998-03-27 2000-10-10 Advanced Micro Devices, Inc. Floating point addition pipeline configured to perform floating point-to-integer and integer-to-floating point conversion operations
US7242414B1 (en) * 1999-07-30 2007-07-10 Mips Technologies, Inc. Processor having a compare extension of an instruction set architecture
US6912559B1 (en) 1999-07-30 2005-06-28 Mips Technologies, Inc. System and method for improving the accuracy of reciprocal square root operations performed by a floating-point unit
US7346643B1 (en) * 1999-07-30 2008-03-18 Mips Technologies, Inc. Processor with improved accuracy for multiply-add operations
US6523050B1 (en) 1999-08-19 2003-02-18 National Semiconductor Corporation Integer to floating point conversion using one's complement with subsequent correction to eliminate two's complement in critical path
US6801924B1 (en) 1999-08-19 2004-10-05 National Semiconductor Corporation Formatting denormal numbers for processing in a pipelined floating point unit
US6405232B1 (en) 1999-08-19 2002-06-11 National Semiconductor Corporation Leading bit prediction with in-parallel correction
US6490606B1 (en) 1999-08-19 2002-12-03 National Semicondcutor Corporation Rounding denormalized numbers in a pipelined floating point unit without pipeline stalls
US6415308B1 (en) 1999-08-19 2002-07-02 National Semiconductor Corporation Converting negative floating point numbers to integer notation without two's complement hardware
US6205462B1 (en) 1999-10-06 2001-03-20 Cradle Technologies Digital multiply-accumulate circuit that can operate on both integer and floating point numbers simultaneously
US6996596B1 (en) 2000-05-23 2006-02-07 Mips Technologies, Inc. Floating-point processor with operating mode having improved accuracy and high performance
JP4086459B2 (ja) * 2000-11-13 2008-05-14 Necエレクトロニクス株式会社 固定小数点データ生成方法及び固定小数点データ生成回路
US6587070B2 (en) * 2001-04-03 2003-07-01 Raytheon Company Digital base-10 logarithm converter
US6981009B2 (en) * 2002-07-09 2005-12-27 Silicon Integrated Systems Corp. Apparatus and method for computing a logarithm of a floating-point number
JP5734717B2 (ja) * 2011-03-24 2015-06-17 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 浮動小数点数のビット長変換回路およびそれを用いた振動補正制御回路
US9792087B2 (en) 2012-04-20 2017-10-17 Futurewei Technologies, Inc. System and method for a floating-point format for digital signal processors
US9431987B2 (en) 2013-06-04 2016-08-30 Sony Interactive Entertainment America Llc Sound synthesis with fixed partition size convolution of audio signals
US9916130B2 (en) 2014-11-03 2018-03-13 Arm Limited Apparatus and method for vector processing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1388593A (en) * 1971-04-22 1975-03-26 Olivetti & Co Spa Output format control for electronic computers
US4589067A (en) * 1983-05-27 1986-05-13 Analogic Corporation Full floating point vector processor with dynamically configurable multifunction pipelined ALU
JPS61123928A (ja) * 1984-09-05 1986-06-11 Hitachi Ltd 浮動小数点データ処理装置
JPH0644225B2 (ja) * 1986-03-27 1994-06-08 日本電気株式会社 浮動小数点丸め正規化回路
JPH04290122A (ja) * 1991-03-19 1992-10-14 Fujitsu Ltd 数値表現変換装置

Also Published As

Publication number Publication date
GB9526664D0 (en) 1996-02-28
GB2296802B (en) 1999-06-16
JPH08255073A (ja) 1996-10-01
GB2296802A (en) 1996-07-10
JP2884057B2 (ja) 1999-04-19
US5619198A (en) 1997-04-08

Similar Documents

Publication Publication Date Title
DE19549066A1 (de) Vorrichtung zur Konvertierung eines digitalen Eingangssignals
DE19983175B4 (de) Verfahren, Prozessor und Einrichtung für Gleitkommaoperationen und Formatkonvertierungsoperationen
DE4302898A1 (en) Arithmetic logic unit with accumulator function - has two memories and counter with selection to reduce delay in processing
DE3143223A1 (de) Gleitpunkt-multiplizierschaltkreis
EP1825356B1 (de) Verfahren zum bilden einer darstellung eines von einem quadrat eines wertes linear abhängigen berechnungsergebnisses
DE10013068C2 (de) Potenzierungsoperationsvorrichtung
DE4403917A1 (de) Vorrichtung zum Berechnen einer Besetzungszählung
DE4101004A1 (de) Paralleler multiplizierer mit sprungfeld und modifiziertem wallac-baum
DE2918692A1 (de) Digitalfilter
DE4019646C2 (de) Vorrichtung und Verfahren zum Multiplizieren von Datenwörtern in Zweier-Komplement-Darstellung
WO1993017383A1 (de) Schaltungsanordnung zum digitalen multiplizieren von integer-zahlen
DE3434777C2 (de)
EP0139207B1 (de) Schaltung zur CSD-Codierung einer im Zweierkomplement dargestellten, binären Zahl
DE2900844C2 (de)
EP0144066B1 (de) Schaltungsanordnung zur schnellen Ermittlung der betragsmässig grössten Differenz von drei binär dargestellten Zahlenwerten
DE2527153A1 (de) Schnelles numerisches multiplizierwerk, und seine anwendungen
DE10200133B4 (de) Verfahren und Vorrichtung zur Berechnung von Modulo-Operationen
EP0629943B1 (de) Multiplizierer für reelle und komplexe Zahlen
EP0346750B1 (de) Anordnung zur DPCM-Codierung mit hoher Datenrate
DE4308112A1 (de) Schaltung zur CSD-Codierung einer binären Zweierkomplement- oder Dualzahl
DE3700740A1 (de) Linearapproximationsumformschaltung
DE3104528C2 (de) Verfahren zur Umwandlung linear codierter PCM-Worte in nichtlinear codierte PCM-Worte und umgekehrt
DE4033507C2 (de) Schaltungsanordnung zum digitalen Multiplizieren von Integer-Zahlen
DE3335565C2 (de)
DE19923278B4 (de) Summierschaltkreis

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee