DE1954551A1 - Halbleiteranordnung - Google Patents
HalbleiteranordnungInfo
- Publication number
- DE1954551A1 DE1954551A1 DE19691954551 DE1954551A DE1954551A1 DE 1954551 A1 DE1954551 A1 DE 1954551A1 DE 19691954551 DE19691954551 DE 19691954551 DE 1954551 A DE1954551 A DE 1954551A DE 1954551 A1 DE1954551 A1 DE 1954551A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor substrate
- semiconductor
- transistor
- connection
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Description
A 37 478 b .
4.August 1969 1954551
Texas Instruments Incorporated Dallas/Texas (USA, 13500 North Central Expressway
Halbleiteranordnung.
Die Erfindung betrifft eine Halbleiteranordnung mit mindestens zwei Halbleitersubstraten, von denen jedes mindestens
ein .diskretes Bauelement und/oder einen integrierten Schaltkreis enthält.
In der Halbleiterindustrie ist es eine gebräuchliche Technik, Halbleitersubstrate, die entweder ganze integrierte Schalt-
■009824/1293
A 37 478 b - 2 -
4.August 1969
b-35
kreise oder auch nur einzelne diskrete Bauelemente enthalten, auf eine isolierende Unterlage, wie etwa einen keramischen
Träger aufzubringen. Dabei sind auf einer Seite des keramischen Trägers metallische Anschlußplättchen angebracht,
die zu metallischen Anschlußplättchen auf den Halbleitersubstraten passen. Die metallischen Anschlußplättchen auf dem
keramischen Träger setzen sich bis zum Rande des Trägers über metallische Verbindungsstreifen fort, die zum Anschluß weiterer
äußerer Schaltungsteile dienen können. Die Halbleiter- * Substrate werden über ihre metallischen Anschlußplättchen
mit den Anschlußplättchen auf dem keramischen Träger verbunden, und es entsteht dann eine vollständige elektronische
Schaltung, die meist als Hybrid-Schaltki*eis bezeichnet wird.
Diese gemischte oder hybride Schaltungstechnik hat gegenüber einem einzelnen komplexen integrierten Schaltkreis den Vorteil,
daß sich die Bauelemente in den verschiedenen Halbleitersubstraten auf verschiedene Weise und in unterschiedlichen
Verfahrensschritten herstellen lassen, bevor sie mit dem keramischen Träger vereinigt werden. Auf der anderen Seite gibt
. es jedoch für diese Hybrid-Schaltungstechnik eine Grenze hin- ] sichtlich der erreichbaren Dichte für die Packung der Bauelemente,
da der keramische Träger eben nur als reiner Träger wirkt und keine aktiven Bauelemente in seinem Inneren enthält,
so daß nur die von außen auf ihn aufgebrachten Bauelemente für den gesamten Schaltungsaufbau zur Verfügung stehen.
Der Träger selbst di«nt nur zur Herstellung des mechanischen Zusammenhalts zwischen den einzelnen Schaltungsteilen und
liefert die erforderlichen Anschlußleitungen für die Verbindung der aufgebrachten Bauelemente mit einer äußeren
Schaltung, Außerdem werden die Verbindungsstrsifen und da-
009824/1293
A 37 478 D - 3 - 1 Q C / c c ι
4.August 1969 I y 04 OO I
mit die Leitungsuege auf dem Träger notwendigerweise relativ
lang, was zu unerwünscht hohen Werten für Leitungswiderstan.d, Eigeninduktivität und Nebenschlußkapazität für die
Schaltung führt. Darüberhinaus steigt auch die Anzahl der Verbindungsleitungen auf unnötig große Werte an und die
Herstellungskosten werden relativ hoch.
Ausgehend von diesem Stande der Technik liegt daher der Erfindung die Aufgabe zugrunde, eine Halbleiteranordnung anzugeben,
die sich unter Vermeidung der oben erwähnten Nachteile der bekannten Anordnungen durch geringe Gesamtabmessungen,
eine hohe Packungsdichte, wenige und kurze interne Verbindungswege und niedrige Werte für Leitungswiderstand,
Eigeninduktivität und Nebenschlußkapazität auszeichnet, dabei aber eine Herstellung ihrer einzelnen Bauelemente unter Verwendung
der jeweils optimalen und gegebenenfalls unterschiedlicher Techniken und bei niedrigen Gestehungskosten zuläßt.
Diese Aufgabe wird ausgehend von einer Halbleiteranordnung der eingangs erwähnten Art erfindungsgemäß dadurch gelöst,
daß in jedem Halbleitersubstrat mindestens ein halbleitender oder metallisch leitender Bereich mindestens eines diskreten
Bauelements und/oder eines integrierten Schaltkreises bis an die Oberfläche des jeweiligen Halbleitersubstrats
reicht und daß diese Bereiche von einander zugeordneten Halbleitersubstraten unmittelbar miteinander verbunden sind.
Durch die erfindungsgemäße Bauweise entsteht also eine Halbleiteranordnung,
bei der nur nutzbare Schaltungsteile enthaltende Halbleitersubstrate vorhanden sind, die unmittelbar
in mechanischem und elektrischem Kontakt miteinander stehen, wodurch sich einerseits der zur Verfügung stehende
00982A/ 1 293
4-.August 1969
b-35
Raum optimal ausnutzen und andererseits ein unnötiger Material- und somit Kostenaufwand vermeiden läßt.
Zur weiteren Erläuterung der Erfindung und ihrer Vorteile sollen nunmehr anhand der Zeichnung einige mögliche Ausführungsbeispiele
näher beschrieben werden. Dabei sind in der Zeichnung:
Pig. 1 eine Darstellung zweier zusammenwirkender ψ IfiLbleitersubstrate, von denen das eine einen
einzelnen Transistor und das andere einen integrierten
Schaltkreis enthält, vor ihrem Zusammenbau;
Pig. 2 ein Schaltbild für die aus dem Transistor und dem integrierten Schaltkreis von Pig.1 entstehende
Schaltung;
Pig.5a Schnitte entlang der Schnittlinie 3a-3a in
un Pig.T zur Veranschaulichung aufeinanderfolgender
Schritte bei einer bevorzugten Methode zum Zusammenbau zv/eier Halbleitersubstrate, von
denen jedes Halbleiterbauelemente enthält;
Pig.3c Schnittdarstellungen zur Veranschaulichung und 3d e^ner Alternativausführung für den Zusammenbau
zweier Halbleitersubstrate, von denen jedes
Halbleiterbauelemente enthält;
Pig. 4 eine Darstellung zweier Halbleitersubstrate, die jeweils einen einzelnen Transistor enthalten und
auf ein Zusammenwirken mit einem dritten, einen integrierten Schaltkreis enthaltenden Halbleitersubstrat
eingerichtet sind, vor dem Zusammenbau
und
η 9824/1293
A 37 478 b - 5 -
4.Augus-t 1969
Pig. 5 ein Schaltbild für die aus den beiden
einzelnen Transistoren und dem integrierten
Schaltkreis von Pig.4 entstehende Schaltung.
Kurz gesagt geht es bei der Erfindung um den Zusammenbau mindestens
eines Halbleitersubstrats, das mindestens ein diskretes ISIbleiterbauelernent enthält, mit mindestens einem weiteren
Halbleitersubstrat, das seinerseits ebenfalls mindestens ein diskretes Halbleiterbauelement enthält. Bei einer bevorzugten
Ausführungsform werden ein oder mehrere relativ kleine Halbleitersubstrate so mit einem relativ großen Halbleitersubstrat
zusammengebaut, daß metallische Verbindungsplättchen des oder der kleineren Halbleitersubstrate mit entsprechenden
metallischen Verbindungsplättchen des größeren Halbleitersubstrats in Berührung kommen, wobei sowohl die Verbindungsplättchen
des oder der kleineren Halbleitersubstrate als auch die des größeren Halbleitersubstrats mit verschiedenen Zonen
ihres jeweiligen Halbleitersubstrats verbunden sind. Durch gleichzeitige Einwirkung von Wärme und Druck auf die Verbindungsplättchen
oder mit Hilfe eines Ultraschallverfahrens läßt sich zwischen den zusammengehörigen Verbindungsplättchen
der zusammengebauten Halbleitersubstrate eine elektrische "und physikalische Verbindung erzeugen, die den jeweiligen Schaltkreis
fertigstellt. Ein wesentlicher Gesichtspunkt der Erfindung ist es dabei, daß der sich so ergebende Aufbau der kleineren
Halbleitersubstrate auf dem größeren Halbleitersubstrat den ersteren, oder besser deren Halbleiterbauelementen die
Möglichkeit bietet, Leistung aus dem größeren Halbleitersubstrat zu ziehen. Dabei ist vorgesehen, daß die kleineren
oder das größere Halbleitersubstrat.einen integrierten · Schaltkreis bilden, bei dem mindestens ein Bauelement nahe
der Oberfläche des betreffenden Halbleitersubstrats liegt.
009824/1293
4.August 1969
Mit dem oben und im folgenden verwandten Ausdruck "integrierter Schaltkreis" wird dabei eine Mehrzahl von elektrisch
miteinander verbundenen Bauelementen bezeichnet, die nahe der Oberfläche eines Halbleitersubstrats ausgebildet sind.
Diese Bauelemente können dabei sämtlich aktive Bauelemente, wie Transistoren oder Dioden oder sämtlich passive Bauelemente,
wie Widerstände und Kondensatoren, oder auch eine Mischung aus beiden Bauelementtypen sein.
In. der Zeichnung sind in Fig.1 ein beispielsweise aus Silizium bestehendes Halbleitersubstrat 1, das einen. pnp-Transistor
Qp enthält, und ein ebenfalls beispielsweise aus Silizium
bestehendes Halbleitersubstrat 2 dargestellt, das einen npn-Transistor
Q1 und Widerstände R1, R^ und R, enthält. Fig.2
ist ein Schaltbild, für den in Fig.1 körperlich veranschaulichten Schaltkreis, wobei in beiden Figuren zur Bezeichnung
gleicher Bauteile auch die gleichen Bezugszeichen verwendet sind. Die in Pig.2 mit gestrichelten Linien umrahmte Zone
stellt den in dem Halbleitersubstrat 1 vereinigten Teil eines
Verstärkers dar. Zur Veranschaulichung der Verbindungsstellen der beiden Halbleitersubstrate 1 und 2 ist in Fig.1 - allerdings
nur der Verdeutlichung halber - das Halbleitersubstrat 1 von seiner tatsächlichen Lage auf dem Halbleitersubstrat
abgehoben dargestellt. Dabei bezeichnen die gestrichelten Linien zwischen den beiden Halbleitersubstraten 1 und 2 in
Fig.1 die jeweils zusammengehörigen Verbindungsstellen der beiden Halbleitersubstrate 1. und 2. .
Die Herstellung der Transistoren Q1 und Qp und der Widerstände R1, Rg und R,, für die man sich, der üblichen Diffusions-
und Maskierverfahren bedienen kann, und ebenso die Herstellung der metallischen Verbindungen, die mit
009824/1293
BAD OFB6JNAL
4.August 1969 ·
Hilfe von'Abscheidung ein-, zwei- oder dreiphasiger Metalle.
und üblicher Photoresist- und Ätzverfahren erfolgen kann, soll hier nicht im einzelnen beschrieben werden.
Per pnp-Transistor Q0 wird aus Gründen der leichteren Herstellung
in einem anderen Halbleitersubstrat als dem Halbleitersubstrat 2 für den npn-Transistor Q1, nämlich im Halbleitersubstrat
2, ausgebildet. Die Aufteilung der Bauelemente auf verschiedene Halbleitersubstrate ermöglicht die Anwendung
unterschiedlicher Diffusionsprogramme oder unterschiedlicher Fertigungsschritte. So lassen ,sich beispielsweise npn-Schalttransistoren
durch den Einsatz von Diffusionstechniken unter Verwendung von Gold bestimmten Anwendungsfällen optimal
anpassen, während bei pnp-Transistoren ein Eindiffundieren von Gold nicht erforderlich ist.
Während der Herstellung des Transistors Q2 bildet das Halbleitersubstrat
1 eines von vielen identischen Halbleiter-Bubstraten innerhalb einer Halbleiterscheibe, von denen gegebenenfalls
jedes einen vollständigen Transistor enthält. Die einzelnen Halbleitersubstrate werden erst dann voneinander
getrennt, wenn alle bis zu einem bestimmten Zeitpunkt gewünschten Pertigungsschritte vollendet sind.
In gleicher Weise bildet auch das Halbleitersubstrat 2 einen Teil einer größeren Halbleiterscheibe, die eine große Anzahl ähnlicher Halbleitersubstrate enthält, von denen wiederum
jedes gegebenenfalls einen integrierten Schaltkreis aufweist. Das Halbleitersubstrat 2 kann von der größeren
Halbleiterscheibe sowohl vor als auch nach der Anbringung
des Halbleitersubstrats 1 abgetrennt werden. Die Emitterzone 4 und die Basiszone 8 des Transistors Q2 werden durch
00 982A / 1 293
4.August 1969
b-35
b-35
irgendeine übliche Technik, beispielsweise durch Diffusion, in dem Halbleitersubstrat 1' ausgebildet, wobei dieses Substrat
selbst die Kollektorzone bildet. Ein mit der Emitterzone 4 in Ohmschem Kontakt stehender Emitteranschluß 3, ein
mit der Basiszone 8 in Ohmschem Kontakt stehender Basisanschliß 7 und ein mit dem Halbleitersubstrat 1 an der Stelle
in Ohmschem Kontakt stehender Kollektoranschluß 5 werden gleichzeitig beispielsweise aus Aluminium mittels irgendeiner
üblichen Methode, wie etwa Aufdampfen mit anschließendem Photoresist- und Ätzverfahren auf einer Isolierschicht 40,
beispielsweise einer Siliziumoxydschicht, aufgebracht. Zur besseren Veranschaulichung des darunterliegenden Gefüges
ist die Isolierschicht 40 in Pig.1 transparent dargestellt, zur Begrenzung der darunterliegenden Strukturen sind also
ausgezogene linien verwendet. Bei der Herstellung wird als erstes mittels·irgendeiner üblichen Methode die Isolierschicht
40 auf eine Seite des Halbleitersubstrats 1 aufgebracht. Zur Herstellung einer Ohmschen Verbindung zwischen jedem der Anschlüsse
3, 5 und 7 und der zugehörigen Halbleiterzone wird in der Isolierschicht 40 mittels irgendeiner üblichen Methode,
wie etwa Photoresist- und Ätzverfahren, jeweils eine in der
Zeichnung mit gestrichelten Linien angedeutete Öffnung erzeugt. Kontaktnasen 9b, 9a und 9c, die als erhabene Verbindungsplättchen
wirken und beispielsv/eise aus Aluminium bestehen, haben einen Ohmschen Kontakt zum Emitteranschluß 3
bzw. Basisanschluß 7 bzv/. Kollektoranschluß 5; ihre Herstellung
wird unten in Verbindung mit Fig.3a und 3b im einzelnen
erläutert.
Die Emitterzone 25 und die Basiszone 27 des Transistors Q1,
für den das Halbleitersubstrat 2 selbst als Kollektorzone wirkt, die Widerstände R., Rp und R, und ein isolierender
Bereich 37 rund um den Transistor Q1 werden nach den übli-
- 9 -.? 0 9 8 2 Λ /. 1 29 3
A 37 478 b - 9 - 1ΛΓ/ΓΓ,
4.August 1969 195 455 I
b-35 .
lichen Methoden hergestellt, wie sie beispielsweise in Verbindung
mit dem Transistor Q? oben erläutert sind. Ein Verbindungsstreifen
20 steht mit der Emitterzone 25 über eine in Fig.1 mit gestrichelten Linien veranschaulichte und nach
irgendeiner üblichen Methode in der beispielsweise aus Siliziumdioxyd bestehenden Isolierschicht.38 erzeugten Öffnung in Ohmschem Kontakt. Die Isolierschicht 38 wird, zuvor
mittels irgendeiner üblichen Methode auf die Oberfläche des Halbleitersubstrats 2 aufgebracht. Der Verbindungsstreifen
20 steht außerdem mit einem Masseanschlußplättehen G und mit
dem einen Ende 21 des Widerstandes E,-in Verbindung. Die
Isolierschicht 38 ist in 3?ig..1 ebenso wie die Isolierschicht
40 als transparent behandelt. Alle metallischen Verbindungen und Anschlußplättchen auf dem Halbleitersubstrat 2 werden
nach irgendeiner üblichen Art beispielsweise aus Aluminium erzeugt. Obwohl sich diese Verbindungen und Anschlußplättchen
aus einer ganzen Anzahl von ein- öder mehrphasigen Metallverbindungen herstellen lassen, so ist-doch
Aluminium der Herstellung der zugehörigen Halbleitersubstrate am besten angepaßt.
Jeder der Widerstände R.., R2 und R, steht an einem Ende über
eine in 3?ig.1 in gestrichelten Linien veranschaulichte Öffnung in .der Isolierschicht 38 mit einem Verbindungsstreifen
in Ohmschem Kontakt. Ein Verbindungsstreifen 22 verbindet
das Ende 23 des Widerstand es R^ mit einer Konta'ktnase. 24, die
zu der kollektorseitagen Kontaktnase 9c für den Transistor Q2 führt und mit einer zum Schaltungsausgang führenden
Kontaktnase 0. Ein Verbindungsstreifen 26 steht über
eine in Pig.1 in gestrichelten Linien dargestellte Öffnung
in der Isolierschicht 38 in Ohmschem Kontakt mit der Basiszone
27 und führt zu einer eingangsseitigen Kontaktnase I.
- 10
O'O 9824/1293
f ORJGiNAt
4.August 1969
b-35
b-35
Ein Verbindungsstreifen 28 hat bei 29 durch eine in Fig.1
in gestrichelten Linien dargestellte Öffnung in der Isolierschicht
38 Ohmschen Kontakt mit dem Kollektor des Transistors
Q1 und führt einerseits zujeiner Kontaktnase 29 für den Anschluß
der Kontaktnase 9a des Transistors Q2 und andererseits
zum Ende 30 des Widerstandes E... Ein Verbindungsstreifen 31
verbindet das Ende 32 des Widerstandes E1 mit einer Kontaktnase
Vcc für den Anschluß einer Vorspannung und mit dem .-.
Ende 33 des Widerstandes Ep· Ein Verbindungsstreifen 34
schließt das Ende 35 des Widerstandes Ep an eine Kontaktnase
36 für den Anschluß der emitterseitigen Kontaktnase 9b des
Transistors Qp an.
Sobald der in dem Halbleitersubstrat-1 enthaltene Transistor.
Qp mit Hilfe der weiter unten erläuterten Verfahren mit dem ■
den Transistor Q1 und die Widerstände E1, E2 und E, enthal-. ■
tenden integrierten Schaltkreis auf dem Halbleitersubstrat 2
verbunden ist, liegt ein vollständiger Linearverstärker vor. Vor dem Anschluß des gesamten Verstärkerkreises an eine
größere Schaltung über von den Kontaktnasen V6c, 0, I und G
ausgehende Verbindungsleitungen empfiehlt"sich gegebenenfalls
die Aufbringung eines Gehäuses oder sonst eine Verkapselung.
Eine bevorzugte Methode, zur Befestigung des. oberen Halbleitersubstrats
1 am unteren Halbleitersubstrat 2 besteht in
der Verwendung von Kontaktnasen, wie sie in Fig.3a und 3b veranschaulicht sind* Die HaIbIeIterplat,te>
, die das Halbleitersubstrat 1 bildet, dient als p-leitende Kollektorzone
und weist innerhalb des p-leitenden Halbleitersubstrats eine
n-leitende Basiszone 8 und innerhalb dieser eine p-leitende
Emitterzone 4 auf. Die Oberfläche 41 des Halbleitersubstrats
■■- 11 -
00 9824/1293
BAD ORtOIMAL.
4.August 1969
b-35
b-35
1 ist rait einer Isolierschicht 40 passiviert. In dieser
Isolierschicht 40 sind Öffnungen, wie z.B. die zu der Emitterzone 4 führende Öffnung 48, vorgesehen. Der. Emitteranschluß
3, der in ]?ig.3a und 3b nicht sichtbare Basisanschluß 7 und der Kollektoranschluß 5 werden auf der Oberfläche der Isolierschicht
40, und zwar jeweils im Bereich der Über die Öffnungen in der Isolierschicht 40 freiliegenden Emitterzone, Basiszone
bzw. Kollektorzone ausgebildet.
Zur Herstellung der Kontaktnasen 9"b, 9a und 9c für den Emitter,
die Basis und den Kollektor wird auf der Oberfläche der Isolierschicht 40 und auf den Anschlüssen 3, 5 und 7 auf
irgendeine übliche Weise, beispielsweise durch Aufdampfen, eine in der Zeichnung nicht dargestellte dicke Metallschicht,
beispielsweise eine Aluminiumschicht von etwa 20 η Dicke abgeschj£den.
Durch das übliche Photoresist- und Ätzverfahren wird diese Aluminiumschicht dann bis auf die Kontaktnasen
9a, 9"b und 9c wieder entfernt. Damit ist das Halbleitersubstrat
1 dann fertig für die Aufbringung der Kontaktnasen 9a, 9b und 9c auf die Kontaktnasen 24, 29 bzw. 36 auf dem
Halbleitersubstrat 2, wie dies in Pig.3a veranschaulicht ist.
Wie man aus Pig.3b erkennt, wird das obere Halbleitersubstrat
1 genau so auf das untere Halbleitersubstrat 2 aufgesetzt,
daß die emitterseitige Kontaktnase 9"b mit der Kontaktnase 24, die basisseitige Kontaktnase 9a mit der Kohtaktnase 29 und
die kollektorseitige Kontaktnase 9c mit der Kontaktnase 36
in Berührung kommt. Durch die üblichen Verbindungsverfahren unter Wärme- und Druckeinwirkung oder unter Einsatz von
Ultraschall werden dann die Kontaktnasen 9a bis 9c des Halbleitersubstrats
1 mit den Kontaktnasen 24, 29 und 36 auf dem
Halbleitersubstrat 2 verbunden und zu Ohmschem Kontakt ge-
- 12 -
0*0 9824/1293
4.August 1969
b-35 . . ■ - .
bracht, worauf dann der Schaltkreis komplett ist, wie dies in Fig.3b veranschaulicht ist. Das obere Halbleitersubstrat 1
kann mit dem unteren Halbleitersubstrat 2 vereinigt werden, solange dieses noch einen Teil einer größeren Halbleiterscheibe
bildet, es kann aber auch erst nach dessen Abtrennung von dieser größeren Halbleiterscheibe aufgebracht werden. Die
erstere Methode bietet den Vorteil, daß sich der ganze Schaltkreis ohne weiteres mit den normalen Testmethoden für die Erprobung
von integrierten Schaltungen auf Halbleiterscheibchen prüfen läßt, während er noch in Scheibenform vorliegt, Jedoch
ergibt sich dabei der Nachteil, daß die mechanische Handhabung bei der Abtrennung der vereinigten Halbleitersubstrate
von der Halbleiterscheibe zu einer Loslösung der Substrate voneinander führen kann. ~
Eine Alternativmethode für den Zusammenbau unter Verwendung
von Streifenleitungen ist in Fig. 3c und 3d veranschaulicht. Fig.3c und 3d zeigen solche Querschnitte, als ob die Schnittführung
entlang der Schnittlinie 3a-3a in Fig.1 erfolgt wäre, und lassen sich daher mit Fig. 3a und 3b vergleichen. Die
Ausbildung des Transistors Qp, der Isolierschicht 40 und
der Anschlüsse 3, 5 und 7 erfolgt in ähnlicher Weise wie bei den entsprechenden Teilen in Fig. 3a und 3b. Die Streifen-5-eitungen
können wie bisher durch Abscheiden oder Aufplattieren einer in der Zeichnung nicht sichtbaren Metallschicht
von etwa 12,5 U Dicke auf die Oberfläche 41 des Halbleitersubstrats
1 erzeugt werden. Die Metallschicht wird dazu mit einer Photoresistschicht überzogen, mit einem Muster versehen
und dann geätzt, bis sich die relativ dicken Streifen 50, 51
und 52 bilden. In diesem Augenblick haften die Streifen sämtlich auf ihrer ganzen Fläche sicher auf der Oberfläche 41
- 13 -
• (U. 0824/1293
A 37 478 b - 13 -
4.August 1969
des Halbleitersubstrats 1 . Beide Seiten des Halb le it er Substrats
1 einschließlich der Streifen 50, 51 und 52 auf der
Oberfläche 41 werden mit einer Photoresistsehicht überzogen.
Dann werden die Photoresistschichten so mit einem Muster versehen, daß die Oberflächen des Halbleitersubstrats freigelegt,
die Streifen 50, 51 und 52 jedoch abgedeckt bleiben und daher bei der nachfolgenden Ätzung die Streifen 50, 51 und 52 als
über den Rand des Halbleitersubstrats 1 hervorstehende Streifenleitungen übrigbleiben, wie dies in Mg,3c veranschaulicht
ist.
Das Halbleitersubstrat 1 wird dann wie beschrieben auf das
Halbleitersubstrat 2 gebracht, und die Streifenleitungen 50, 51 und 52 werden unter Anwendung von Wärme und Druck oder
Ultraschall mit den Kontaktnasen 24, 29 bzw, 36 vereinigt, wie dies in Pig.3d veranschaulicht ist. Der Vorteil der Verwendung von Streifenleitungen liegt darin, daß dann kein
Druck auf das Halbleitersubstrat 1 selbst ausgeübt werden muß, sondern die Druckeinwirkung direkt auf die Abschnitte
der Streifenleitungen erfolgen kann, die sich über den Rand
des Halbleitersubstrats hinaus erstrecken. Die Bruchgefahr für das Halbleitersubstrat wird auf diese Weise erheblich
geringer. Jedoch wird die Streifenleitungstechnik wegen der zusätzlichen PertigungsBchritte, die in Pig»3c und 3d veranschaulicht
sind, teurer als die in Pig,3a und 3b veranschaulichte
Technik mit Kontaktnasen.
In Pig.4 ist ein Differentialverstärker dargestellt, zu- dem
ein beispielsweise aus Silizium bestehendes ■Halbleitersubstrat
60 gehört, das einen integrierten Schaltkreis mit drei npn-Transistoren Q~, Q. und Q,- sowie mehreren Widerständen
R^ bis R12 enthält. ■ .... ■ - . ;..
009824/1293
A 37 478 b - 14 - ι η c / C c 1 '
4.August 1969 I ti ΟΛΟ O I.
Das entsprechende Schaltbild ist in Pig.5 veranschaulicht,
wobei wieder in beiden Figuren zur Bezeichnung gleicher Bauteile
gleiche Bezugszeichen verwendet werden. Die beiden in Fig.5 mit gestrichelten Linien umrahmten Gebiete stellen
die in den beiden Halbleitersubstraten 61 und 62 von Fig.4
enthaltenen Teile der Schaltung dar. Die Widerstände Rq. und
R1Q können anstatt einer Ausbildung in dem Halbleitersubstrat
60 mittels Diffusion auch mit den Mitteln der Dünnschichttechnologie auf die Oberfläche des Halbleitersubstrats 60
aufgebracht werden. Das Halbleitersubstrat 61 enthält einen pnp-Transistor Qg und das Halbleitersubstrat 62 einen pnp-Transistor
Q7. Obwohl die beiden Halbleitersubstrate 61 und 62 in der Zeichnung als zv/ei getrennte Bauteile dargestellt
sind, können sie selbstverständlich auch als ein einziges die beiden Transitoren Qg und Q^ enthaltendes Halbleitersubstrat
ausgebildet sein. Außerdem" können die Halbleitersubstrate 61 und 62 oder gegebenenfalls auch nur eines davon
einen oder mehrere der in der Zeichnung in dem Halbleitersubstrat 60 enthaltenen Widerstände enthalten. In diesem
Falle wäre dann für den Aufbau des Differentialverstärkers ein einen integrierten Schaltkreis enthaltendes Halbleitersubstrat
mit einem zweiten, ebenfalls einen* integrierten Schaltkreis enthaltenden Halbleitersubstrat zu vereinigen.
In dem beispielsweise aus Silizium bestehenden Halbleitersubstrat
61 besitzt der Transistor Qg eine Emitterzone 63 und
eine Basiszone 64, die beide beispielsweise mit den üblichen Mitteln der Diffusionsteehnik in dem Halbleitersubstrat 61
ausgebildet sind, das seinerseits als Kollektorzone dient» Ein Emitteranschluß 65 hat über eine in der Zeichnung in gestrichelten Linien angedeutete Öffnung, die mit übliehen Mitteln
in einer ebenfalls in üblicher Weise auf die Oberfläche
- 15 - '
9824/12-93-
A 37 478 b ■ -15- " ι η c/ c c ι
4.August 1969 -I 3 54 bb I
des Halbleitersubstrats 61 aufgebrachten und beispielsweise
aus Siliziumdioxyd bestehenden Isolierschicht 128 erzeugt ist, Ohmschen Kontakt zu der Emitterzone 63. Die Isolierschicht
128 ist in der Zeichnung.als transparent dargestellt. Der
Emitteranschluß 65 und alle anderen Anschlüsse und Verbindungen auf allen drei Halbleitersubstraten können beispielsweise
aus Aluminium bestehen, wobei das Aluminium in üblicher Weise aufgebracht und entsprechend einem gewünschten Muster
verteilt werden kann. Ein Basisanschluß 66 hat mit der Basiszone 64 über eine in der Zeichnung in gestrichelten Linien
dargestellte Öffnung in der Isolierschicht 128 Ohmschen Kontakt. Der Kollektoranschluß 67 steht mit der Kollektorzone
über eine an der Stelle 68 in der Isolierschicht 128 vorgesehene
und in der Zeichnung in gestrichelten Linien veranschaulichte Öffnung in Ohmschem Kontakt. Kontaktnasen 69a,
69b und 69c für den Emitteranschluß, den Basisanschluß bzw. den Kollektoranschluß werden nach der in Verbindung mit den
Mg, 1, 3a und 3b beschriebenen Methode zur Herstellung von
Kontaktnasen erzeugt.
Der in dem beispielsweise aus Silizium bestehenden Halbleitersubstrat
62 ausgebildete pnp-Transistor Q7 ist mit dem in
dem Halbleitersubstrat 61 ausgebildeten pnp-Transistor Qg
identisch und braucht daher hier nicht näher beschrieben zu werden; es sei daher lediglich erwähnt, daß bei ihm die Kontaktnaseri
für den Anschluß von Emitter, Basis und Kollektor mit den Bezugszahlen 70a, 70b und 70c bezeichnet sind. ·
Der in dem Halbleitersubstrat 60 ausgebildete npn-Transitor Q-z, der beispielsweise zu der Bauart gehört, die aus pleitendem
Silizium mit einer darauf aufgebrachten n-leitenden Epitaxialschicht besteht, besitzt eine in üblicher Weise
- 16 -
■00982 4/1293
4.August 1969
in der n-Mtenden Epitaxialschicht auf dem Halbleitersubstrat
60 ausgebildete η-leitende Emitterzone 80 und eine ebensolche
p-leitende Basiszone 81, während die η-leitende Epitaxialschicht
auf dem Halbleitersubstrat 60 ihrerseits als Kollektorzone für den Transistor Q- dient. Der npn-Transistor. Q.
besitzt in gleicher Weise eine in einer Epitaxialschicht auf dem Halbleitersubstrat 60 ausgebildete Emitterzone 82 und
eine Basiszone 83. Die Transistoren Q-, und Q. sind gegen das
Halbleitersubstrat 60 und gegeneinander durch einen.mittels Diffusion erzeugten p-leitenden Isolierring 84.isoliert. Der
npn-Transistor Qp- besitzt eine in der gleichen Weise in dem
Halbleitersubstrat 60 ausgebildete Emitterzone 85 und eine Basiszone 130. Ein ebenfalls mittels Isolierstoffdiffusionstechnik
erzeugter Isolierring 87 isoliert den Transistor Q1-gegenüber
dem Halbleitersubstrat 60. Die Widerstände R. bis R1P werden in dem Halbleitersubstrat 60 auf übliche Weise, am
besten mittels Diffusion ausgebildet. Da es jedoch über den Widerständen Rq und R10 keine darüberliegenden metallischen
Verbindungen gibt, können diese Widerstände anstatt durch Diffusion in dem Halbleitersubstrat 60 auch durch Dünnschichttechniken
auf der Oberfläche des Halbleitersubstrats 60 erzeugt werden. So las.sen sich die Widerstände beispielsweise
durch Niederschlagen einer Chrom-Mckel-Schicht herstellen.
Ein Verbindungsstreifen 88 verbindet ein erstes "eingangsseitiges
Anschlußplättchen I. mit der Basiszone 81 des Transistors
Xl.
Q^ über eine in üblicher V/eise in einer beispielsweise aus
Siliziumdioxyd bestehenden Isolierschicht 127 erzeugte und
wie alle anderen Öffnungen in der Zeichnung mit gestrichelten Linien veranschaulichte Öffnung. Die Isolierschicht 127 ist
in der Zeichnung als transparent betrachtet. Das Silizium- .
- 17 -
Gu 382/, / 129 3
A 57 478 13 ' - 17 - ■ ■ * λ f- # r- r- *
dioxyd der Isolierschicht 127 kann in irgendeiner Üblichen
Weise auf der Oberfläche des Halbleitersubstrats 60 erzeugt
werden. Ein Verbindungsstreifen 89 verbindet über eine Öffnung in der Isolierschicht 127 ein zweites eingangsseitiges
Anschlußplättchen I-g mit der Basiszone 83 des Transistors Q.
Ein Verbindungsstreifen 90 steht über eine Öffnung in der
Isolierschicht 127 mit der Emitterzone 80 des Transistors Q, in Ohmschem Kontakt und hat außerdem über eine weitere Öffnung in der Isolierschicht 127 Verbindung und Ohmschen Kon- ■
takt zu der Emitterzone 82 des Transistors Q, und über eine
an der Stelle 86 in der Isolierschicht 127 vorgesehene weitere
Öffnung zu der Kollektorzone des Transistors Q1-. Ein
Verbindungsstreifen 91 hat über eine Öffnung in der Isolierschicht
127 Ohmschen Kontakt zu der Emitterzone 85 des Transistors Q5 und ist außerdem an das Ende 92 des Widerstan
des R11 angeschlossen. Die Verbindungsstreifen berühren die
Enden der Widerstände jeweils über in der Zeichnung mitgestrichelten Linien angedeutete Öffnungen in der Isolierschicht
127. Das Ende 93 des Widerstandes E1 - ist über einem
Verbindungsstreifen 95 mit dem Ende 94 des Widerstandes R1P
und mit einer Anschlußklemme -"VVg für die Vorspannungszuführung
verbunden. Ein Verbindungsstreifen 96 hat über'eine
Öffnung in der Isolierschicht 127 Ohmschen Kontakt zu der
Basiszone 130 des Transistors Q1- und ist mit dem Ende 97 des
Widerstandes R-iq» dem Ende 129 des Widerstandes R1^'und
<jem Ende 98 des Widerstandes Rq verbunden. Ein Verbindungsstreif etf 100 verbindet das Ende 101 des Widerstandes R10
mit einem ersten ausgangsseitigen Anschlußplättchen 0ß und
mit einer Kontaktnase 102 für den Anschluß der Kontaktnase
70c des Transistors Q7..Ein Verbindungsstreifen 103 verbindet
das Ende 104 des Widerstandes Rq mit einer Kontaktnase
105 für den Anschluß der Kontaktnase 69c des Transistors Qg
und mit einem bweiten ausgangsseitigen Anschlußplättchen 0,..
— 18 009824/1293
A 37 478 b - 18 -
4.August 1969
Ein Verbindungsstreifen 106 hat über eine Öffnung in der Isolierschicht 127 an der Stelle 107 Ohmschen Kontakt zu der
Kollektorzone des Transistors Q- und hat außerdem Verbindung
zu dem Ende 108 des Widerstandes Rc und zu einer Kontaktnase
109 für den Anschluß der Kontaktnase 70b des Transistors Q7-.
Ein Verbindungsstreifen 110 hat über eine' Öffnung in der
?27
Isolierschicht/an der Stelle 111 Ohmschen Kontakt zu der Kollektorzone des Transistors Q^ und außerdem Verbindung zu dem Ende 112 des Widerstandes R. und zu einer Kontaktnase 113 für den Anschluß der Kontaktnase 69b des Transistors Qg. Ein Verbindungsstreifen 114 verbindet eine Anschlußklemme c für die Vorspannungszuführung mit dem Ende 115 der
Isolierschicht/an der Stelle 111 Ohmschen Kontakt zu der Kollektorzone des Transistors Q^ und außerdem Verbindung zu dem Ende 112 des Widerstandes R. und zu einer Kontaktnase 113 für den Anschluß der Kontaktnase 69b des Transistors Qg. Ein Verbindungsstreifen 114 verbindet eine Anschlußklemme c für die Vorspannungszuführung mit dem Ende 115 der
Widerstände R. und Rr- und mit dem Ende 116 des Widerstandes
4 ο
Rg. Ein Verbindungsstreifen 117 verbindet das Ende 118 des
Widerstandes Rg mit dem Ende 119 des Widerstandes R7 und mit'
dem Ende 120 des Widerstandes Ro. Ein Verbindungsstreifen 121
verbindet das Ende 122 des Widerstandes R7 mit einer Kontaktnase
123 für den Anschluß der Kontaktnase 69a des Transistors Qg. Ein Verbindungsstreifen 124 verbindet das Ende 125 des
Widerstandes Rq mit einer Kontaktnase 126 für .den Anschluß
der Kontaktnase 70a des Transistors Q7. Die_Halbleitersubstrate
61 und 62 werden mit dem Halbleitersubstrat 60 zusammengebaut, wobei für die Verbindung der Kontaktnasen der
verschiedenen Halbleitersubstrate die gleichen Methoden zur Anwendung kommen, wie sie oben in Verbindung mit Pig.3a und
3b beschrieben sind, und ergeben dann den vollständigen Differentialverstärker.
Obwohl in der vorstehenden Beschreibung stets nur Silizium als Material für die Halbleitersubstrate genannt ist, kann
stattdessen selbstverständlich auch Germanium oder ein an-
- 19 -
009824/1293
A 37 478 b -19-
4.August 1969
• b-35
• b-35
deres Halbleitermaterial verwendet werden. So kann es "beispielsweise
für manche.Anwendungsfälle erwünscht sein, Sub-"strate
aus verschiedenen Halbleitermaterialien zu verwenden, beispielsweise kommen beim Bau von sehr komplexen photoelektrischen
Schaltungen Substrate aus Galliumarsenid und/oder Substrate aus Germanium in Verbindung mit Substraten aus
Silizium in Betracht. Außerdem können für den Aufbau komplizierterer Schaltungen als der beiden oben beschriebenen beliebig
viele Substrate zusammengebaut werden, die sowohl diskrete Bauelemente als auch integrierte Schaltkreise enthalten
können.
Trotz der ausführlichen Beschreibung einer bevorzugten Ausführungsform
und einer Alternative dazu versteht es sich natürlich, daß daran zahlreiche Abwandlungen, Änderungen und
Ersetzungen vorgenommen werden können, ohne den in den Ansprüchen abgesteckten Rahmen der Erfindung zu verlassen.
- 20 -
0 9 8 2 4/1 29 3
Claims (1)
- 4.August 1969PatentansprücheMJ Halbleiteranordnung mit mindestens zwei Halbleitersubstraten, von denen jedes mindestens ein diskretes Bauelement und/oder einen integrierten Schaltkreis enthält," dadurch gekennzeichnet, daß in jedem Halbleitersubstrat mindestens ein halbleitender oder metallisch leitender Bereich mindestens eines diskreten Bauelements und/oder eines integrierten Schaltkreises bis an die Oberfläche des jeweiligen Halbleitersubstrats reicht und daß diese" Bereiche von einander zugeordneten Halbleitersubstraten unmittelbar miteinander verbunden sind.2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der halbleitenden Bereiche elektrischen Kontakt hat zu metallischen Verbindungen und daß die zueinander zugeordneten Halbleitersubstraten gehörigen Verbindungen' unmittelbar miteinander verbunden sind.3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die metallischen Verbindungen jeweils auf ihrer von dem damit verbundenen halbleitenden Oberflächenbereich abgewandten Seite Anschlußplättchen tragen, über die metallische Verbindungen einander zugeordneter Halbleitersubstrate miteinander verbunden sind.4. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß mindestens zwei Halbleitersubstrate auf einem dritten, als gemeinsamer Träger dienenen Halbleitersubstrat angeordnet sind.21 -η 0 9 8 2 k I 1 2 9 3A 37 478 b - 21 - ς4.AUgUSt 1969 . Ιαθ4θ5 Ι5. Halbleiteranordnung nach einem der Ansprüche 1 Ms 4,
dadurch gekennzeichnet, daß in mindestens einem Halbleitersubstrat ein Transistor als'diskretes Bauelement und/ oder als Teil eines integrierten Schaltkreises enthalten ist. · ■009824/-1293Leer seife
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US77936068A | 1968-11-27 | 1968-11-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1954551A1 true DE1954551A1 (de) | 1970-06-11 |
Family
ID=25116189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691954551 Pending DE1954551A1 (de) | 1968-11-27 | 1969-10-30 | Halbleiteranordnung |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE1954551A1 (de) |
FR (1) | FR2024319A1 (de) |
NL (1) | NL6914548A (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2471048A1 (fr) * | 1979-12-07 | 1981-06-12 | Silicium Semiconducteur Ssc | Structure et procede de montage d'un composant semi-conducteur principal et d'un circuit auxiliaire |
US5623231A (en) * | 1994-09-26 | 1997-04-22 | Endgate Corporation | Push-pull power amplifier |
-
1969
- 1969-09-25 NL NL6914548A patent/NL6914548A/xx unknown
- 1969-10-30 DE DE19691954551 patent/DE1954551A1/de active Pending
- 1969-11-17 FR FR6939429A patent/FR2024319A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
NL6914548A (de) | 1970-05-29 |
FR2024319A1 (de) | 1970-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1514818C3 (de) | ||
DE1298630C2 (de) | Integrierte schaltungsanordnung | |
DE69216502T2 (de) | Elektrische Durchführungsstruktur und Herstellungsverfahren | |
DE1933731C3 (de) | Verfahren zum Herstellen einer integrierten Halbleiterschaltung | |
EP1118127B1 (de) | Verfahren zum herstellen eines thermoelektrischen wandlers | |
DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
DE2905022A1 (de) | Integrierte halbleiterschaltung | |
DE1933547B2 (de) | Traeger fuer halbleiterbauelemente | |
CH444969A (de) | Kontaktierte Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE1640307A1 (de) | Duennschichttechnik zur Herstellung integrierter Schaltungen | |
DE2324780B2 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE2250918C2 (de) | Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung | |
DE1924712C3 (de) | Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung | |
DE1564864B1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1297762B (de) | Sperrschicht-Feldeffekttransistor | |
DE1514867A1 (de) | Flaechenhafte Halbleiterdiode | |
DE3331631C2 (de) | ||
DE1954551A1 (de) | Halbleiteranordnung | |
DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2835132A1 (de) | Festkoerper-mikrowellen-bauelement und seine herstellung | |
DE1927876C3 (de) | Halbleiteranordnung | |
DE2414520A1 (de) | Verfahren zur herstellung dicht benachbarter elektroden auf einem halbleitersubstrat | |
DE1289187B (de) | Verfahren zum Herstellen einer mikroelektronischen Schaltungsanordnung | |
DE2624409C2 (de) | Schottky-Transistor-Logik-Anordnung | |
DE1937755A1 (de) | Halbleiter-Baugruppe und -Vorrichtung mit ummanteltem Traegerleitungsaufbau und Verfahren zur Herstellung derselben |