DE1952926A1 - Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten - Google Patents

Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten

Info

Publication number
DE1952926A1
DE1952926A1 DE19691952926 DE1952926A DE1952926A1 DE 1952926 A1 DE1952926 A1 DE 1952926A1 DE 19691952926 DE19691952926 DE 19691952926 DE 1952926 A DE1952926 A DE 1952926A DE 1952926 A1 DE1952926 A1 DE 1952926A1
Authority
DE
Germany
Prior art keywords
unit
synchronization
clock
clock generator
htp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691952926
Other languages
English (en)
Other versions
DE1952926B2 (de
Inventor
Pain Roger Andre
Serge Delaigue
Cogne Pierre Henri
Rieux Louis Leon Henri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE1952926A1 publication Critical patent/DE1952926A1/de
Publication of DE1952926B2 publication Critical patent/DE1952926B2/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1679—Temporal synchronisation or re-synchronisation of redundant processing components at clock signal level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Manipulation Of Pulses (AREA)

Description

Patentanwalt
Dipl.-Phys. Leo Thul
7000 Stuttgart-Feuerbach
Postfach 135
S.Delaigue-R.A.Pain-P.H.Cogne-L.L.H.Rieux I5-6-8-I
INTERNATIONAL STANDARD ELECTRIC CORPORATION,NSW YORK
Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten
Die Erfindung betrifft ein Verfahren zur Synchronisierung zweier jeweils mit einem Taktgeber versehener und parallel arbeitender Einheiten, einer aktiven und einer Reöerveeinheit, einer Datenverarbeitungsanlage.
Bei Datenverarbeitungsanlagen ist es zur Erhöhung der Zuverlässigkeit oft notwendig, zwei parallel arbeitende Verarbeitungseinheiten vorzusehen. Die aktive Einheit empfängt Information, verarbeitet sie und gibt entsprechende Information wieder ab. Die Reserveeinheit empfängt die gleiche Information wie die aktive Einheit, verarbeitet diese Information in identischer Weise, gibt aber keine verarbeitete Information wieder ab. Die beiden Einheiten müssen synchron arbeiten, damit in jedem Augenblick die Reserveeinheit im gleichen Zustand wie die aktive Einheit ist und auch die gleiche Information enthält. Somit kann im Falle eines Versagens der aktiven Einheit diese durch die Reserveeinheit ersetzt werden, welche die Datenverarbeitung an dem Punkt aufnimmt, wo die erste Einheit sie beendet hat.
15.IO.69
Sr/Sd ./.
00981-9/1663
S.Delaigue et al 15-6-8-1 - 2 - 195232a
Jede der beiden Einheiten arbeitet in einem von einem Taktgeber erzeugten Grundtakt. Die Synchronisierung der beiden Einheiten innerhalb der vorgegebenen Grenzen schließt deswegen die Synchronisierung der beiden Taktgeber ein.
Im speziellen wird der Taktgeber der Reserveeinheit mit dem Taktgeber der aktiven Einheit synchronisiert. Die Synchronisierung darf jedoch nicht so stark sein, daß der erste Taktgeber durch ein Versagen des zweiten Taktgebers gestört zu werden droht. In der Tat kann als Folge eines solchen Versagens die Taktfrequenz des Taktgebers der aktiven Einheit sieh plötzlich in einem solchen Maße ändern, daß sie nicht mehr mit dem normalen Betrieb in Einklang steht . Bei Fehlverhalten wird die aktive Einheit abgeschaltet und die Reserveeinheit übernimmt ihre Stelle. Während der Zeit von dem Eintreten des Fehlverhaltens bis zu dem Augenblick, in dem der Betrieb von der Reserveeinheit übernommen wird, sollte der Taktgeber der Reserveeinheit nicht dem abnormen Rhythmus des Taktgebers der noch aktiven Einheit folgen; er sollte vielmehr wie bis vor dem Eintritt des Fehlverhaltens welterarbeiten. Die Reserveeinheit arbeitet somit im normalen Rhythmus weiter und kann höchst wirkungsvoll die Funktionen der aktiven Einheit übernehmen.
Die obige Forderung steht Jedoch im Widerspruch mit der Notwendigkeit, eine Synchronisierung durchzuführen, falls diese nicht existiert. Das gilt zum Beispiel für den Moment, wenn die eine Einheit oder beide Einheiten in Betrieb gesetzt werden, und wenn die beiden Taktgeber eine wesentliche Phasenverschiebung aufweisen. Die Vorrichtungen zur ' Synchronisierung müssen, ohne notwendigerweise starr zu arbeiten, nichtsdestoweniger eine Rückkehr zum Synchronismus ermöglichen, wenn die beiden Taktgeber mit großer Phasendifferenz arbeiten.
00 9819/16Ö3
1 9 5 2 9 ? ß
S.Delaigue et al 15-6-8-1 - 3 - *■ *M
Aufgabe der Erfindung ist es deshalb, ein mit geringem Kostenaufwand realisierbares und in einfacher Weise arbeitendes Verfahren zur Synchronisierung zweier jeweils mit einem Taktgeber versehener und parallel arbeitender Einheiten, einer aktiven und einer Reserveeinheit, einer Datenverarbeitungsanlage zu schaffen.
Diese Aufgabe ist gemäß der Erfindung dadurch gelöst, daß von dein Taktgeber der momentan aktiven Einheit in periodischen Abständen ein Synchronisierungssignal abgeleitet wird, dass von dem Taktgeber der Reserveeinheit ein, Synchronisierungsfenster genanntes, Zeitintervall abgeleitet wird, dessen Mitte mit dem Zeitpunkt für das erwartete Eintreffen de,s Synchronisierungsimpulses zusammenfällt und, dass eine Synchronislerungsanordnung zur Einstellung des zweiten Taktgebers in eine definierte Stellung bezüglich des ersten Taktgebers jedesmal dann und nur dann angesteuert wird, wenn der vom ersten Takt- ' geber abgeleitete Synchronisierungsimpuls in das Synchronisierungsfenster fällt.
Durch dieses Verfahren wird der Taktgeber der Reserveeinheit mit dem Taktgeber der aktiven Einheit synchronisiert, solange die beiden Taktgeber in ähnlichem Rhythmus arbeiten. Arbeitet dagegen der erste Taktgeber in abnormalem Rhythmus, so daß der Synchronisierungsimpuls nicht in das Synchronisierungsfenster fällt, so wird der zweite Taktgeber nicht gezwungen, dem Rhythmus des ersten Taktgebers zu folgen. Er kann somit im normalen Rythmus weiter arbeiten. Vorlauf und Nachlauf eines Taktgebers gegenüber dem anderen können gleiche Werte annehmen.
0098 19/1683
S.Delaigue et al 15-6-8-1 - 4 -
Eine vorteilhafte Weiterbildung des Verfahrens ist dadurch gekennzeichnet, daß der Synchronisierungsimpuls vom Taktgeber der aktiven Einheit während einer Zeit·abgeleitet wird, die so ausgewählt ist, daß zur Synchronisierung der zweiten Einheit mit der ersten Einheit lediglich eine mit dem zweiten Taktgeber gekoppelte Zäiilschaltung in ·. ihre Ausgangsstellung gebracht werden muß. Dieses Verfahren ermöglicht die Verwendung einer vereinfachten Synchronisierungsanordnung.
Eine weitere vorteilhafte Fortbildung der Erfindung ist dadurch gekennzeichnet, daß bei Auftreten des SynchrDnlsierungsimpulses außerhalb des Synchronisierungsfensters eine mit dem Taktgeber der Reserveeinheit gekoppelte Zählschaltung mehrere Stufen überspringt und somit weniger Stufen durchlauft{ als eine mit dem ersten Taktgeber gekoppelte Zählschaltung. Dadurch kann die mit dem zweiten Taktgeber arbeitende Einheit, falls sie im gleichen Rhythmus wie die erste Einheit, aber dieser zeitlich nachlaufend, arbeitet, die erste Einheit fortschreitend-, einholen.
Gemäß einem weiteren Merkmal der Erfindung soll die Zahl der zu überspringenden Stufen kleiner als die Zahl der Stufen sein, die dem Synchronisierungsfenster entsprechen. Damit ist sichergestellt, daß bei Annäherung an den Gleichlauf der Synchronisierungsimpuls nicht das Synchronisierungsfenster überspringt.
Es muß jedoch darauf hingewiesen werden, daß eine absolute Synchronisierung der beiden Einheiten nicht unbedingt nötig ist..Es kann in der Tat.ratsam sein, die für die Reserveeifaheit zulässige Verzögerung auf einen relativ reduzierten
009019/16*3
19 5 2 9 2 ß
S.Delaigue et al 15-6-8-1, - 5 - 'M
Wert zu beschränken, während der "Vorlauf größere Werte aanehmen kann, damit die Reserveeinheit in der Lage ist, die aktive Einheit zu ersetzen und die Datenverarbeitung an der Stelle aufzunehmen, an der die aktive Einheit sie beendet hat. Es ist deshalb von Interesse, die Synchronisierung so durchzuführen, daß die Reserveeinheit so eingestellt wird, daß sie der aktiven Einheit voreilt. Selbstverständlich ist es klar, daß bfci anderen Anwendungen eine Verzögerung statt eines Vorlaufs von Interesse sein kann.
Gemäß einer weiteren vorteilhaften Portbildung der Erfindung wird deshalb nach der Herstellung der Synchronisierung die mit dem Taktgeber der Reserveeinheit gekoppelte Zähl-· schaltung bezüglich der mit dem Taktgeber der aktiven Einheit gekoppelten Zählschaltung zeitlich verschoben ^, und das Synchronisierungsfenster der Reserveeinheit wird um den von dem ersten Taktgeber abgeleiteten Synchronisierungsimpuls zentriert und mit einer Zeitverschiebung , gleichen Wertes, aber in Gegenrichtung, erzeugt. Dies ermöglicht es, gleichzeitig systematisch die mit dem · Taktgeber der Reserveeinheit gekoppelte Zähleinrichtung bezüglich der mit dem Taktgeber der aktiven Einheit gekoppelten zu verschieben und unter Berücksichtigung dieser systematischen Zeitverschiebung gleiche Werte der Zeitverschiebung bei der Progression der Einheiten sowohl für den Vorlauf als auch für den Nachlauf zuzulassen.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels in Verbindung mit der Zeichnung näher beschrieben.
009819/1683
195292g
S.Delaigue et al 15-6-8-1 - 6 Im einzelnen zeigen:
Pig. 1 eine Schaltanordnung zur Durchführung der Synchronisierung gemäß der Erfindung,
Fig. 2 ein allgemeines Arbeitsdiagramm einer Schältanordnung der Pig. I,
Fig. 5 ein Arbeitsdiagramm der Schaltanordnung der Fig. 1 für den Fall, in dem die Zeitverschiebung zwischen den Taktgebern der beiden Einheiten die Durchführung der Synchronisierung zuläßt und
Fig. k ein Arbeitsdiagramm der Schaltanordnung der Fig. 1 für den Fall, daß die Zeitverschiebung zwischen den Taktgebern der beiden Einheiten die Durchführung der Synchronisierung nicht ermöglicht.
Die in Fig. i dargestellte Anordnung umfaßt einen Taktgeber HG einer Datenverarbeitungseinheit ESTl und ihre Synchronisierungsstufe CS. Die andere Einheit EST2 ist in der Figur lediglich angedeutet. Ihr Taktgeber und ihre Synchronisierungsstufe, die in der Figur nicht gezeigt sind, sind mit denen der Einheit ESTl identisch. Die in der Figur nicht dargestellten Komponenten der Einheit EST2 sind zum Zwecke der Beschreibung mit den gleichen Bezugszeichen versehen, wie die homologen Komponenten der Einheit ESTl, haben aber zusätzlich ein χ im Exponenten. Der Taktgeber der Einheit EST2 z.B. trägt das Bezugszeichen HGX, und die Synchronisierungseinheit trägt das" Bezugszeichen CSX, usw.
00 9819/1683
Der Taktgeber HG besteht aus einem Oszillator OSC und zwei Zählern HTP und HTR. ·
Der Oszillator OSC erzeugt alle 813 ns einen Impuls th. Dies ist der sogenannte Grundtakt.
Der Zähler HTP hat 128 Stufen TPO bis TP127. Er schaltet mit der Hinterflanke eines jeden Impulses th um eine Stufe weiter und erzeugt während aller 128 Impulse 'th , d.h. alle 104,166 s, au£- verschiedene Impulse. Er erzeugt zum Beispiel jedesmal, wenn er in die Stufe TP64 geschaltet wird, einen Impuls TP64. Der Zähler HTP hat weiterhin einen Rückstelleingang RZ, der mit einer ODER-Schaltung plO verbunden ist. Diese Schaltung wird durch zwei Signale SYN und RZHTP angesteuert. Durch Steuerung mit eAnem. dieser beiden Signale und mit der Hinterflanke ejlnes Impulses th kann der Zähler somit in die Stufe TPO gezwungen werden.
Der Zähler HTR hat 64 Stufen TRO bis TR63. Er schaltet mit der Hinterflanke eines jeden Impulses TP'64 um eine Stufe weiter und erzeugt alle 64 Impulse TP64, d.h. alle 6,666 ns, das ist die Dauer, die einem Taktgeberzyklus entspricht, verschiedene Impulse. Der Zähler HTR erzeugt z.B. jedesmal, wenn er in die Stufe.TR7 - " gezwungen wird, einen Impuls TR7· .
Die Impulse TP64 und TR7 werden der Datenverarbeitungseinheit zugeführt, damit diese im Takt arbeitet.
Im folgenden wird anhand der Figuren 2 und 1 die Arbeitsweise der Synchronisierungsanordnung gemäß der Erfindung beschrieben.
009819/1683
■ " BAD
1952929
S.Delaigue et al 15-6-8-1 - 8 -
Es wird angenommen, daß die Einheit EST2 die aktive Einheit ist und daß die Einheit ESTl als Reserveeinheit dient. ·
Die aktive Einheit EST2 Überträgt während jedes Zyklus des Taktgebers einmal einen Synchronisierungsimpuls ESY35", wenn der Zähler HTRX in der Stufe TRO und der Zähler HTPX in der Stufe TP126 stehen^und wenn der Oszillator OSC* einen Impuls thx·liefert. Diese Arbeitsweise ist durch die ersten drei Linien der Fig. 2 veranschaulicht.
Die Reserveeinheit ESTl begrenzt einmal pro Zyklus des Taktgebers ein Synchronisierungsfenster ASY. Dieses Fenster wird geöffnet, wenn der Zähler HTR in der Stufe 0 ist, wenn der HTP in der Stufe TP122 steht .und wenn der Oszillator OSC. einen Impuls th liefert. Dieses Fenster kann neun Takte lang geöffnet sein. Diese Arbeitsweise ist durch drei Linien ESTl der Fig. 2 veranschaulicht, die für den Betrieb bei völligem Gleichlauf des Taktgebers HG mit dem Taktgeber HGX der aktiven Einheit gilt. Man sieht sofort, daß in diesem Falle die Mitte des Synchronisierungsfensters mit dem Synchronisierungsimpuls der anderen Einheit praktisch zusammenfällt.
Falls jedoch der Taktgeber der aktiven Einheit dazu neigt, dem Taktgeber der Reserveeinheit vorzuelien oder hinter ' diesem zurückzubleiben^öder im umgekehrten Fall, so wird sich der Impuls ESYX von der Mitte des Fensters in eine von beiden möglichen Richtungen fortbewegen; es ist sogar möglich, falls die Differenz zwischen den Frequenzen der beiden Oszillatoren zu groß ist, daß der Impuls ESYX außerhalb des Fensters erscheint. Das gleiche passiert bei
009819/1683 BADORIGINAl
S.Delaigue et al 15-6-8-1- - 9 -
195292a
Inbetriebnahme einer der beiden Einheiten, wenn die Taktgeber zeitlich gegeneinander verschoben arbeiten, obwohl sie mit nahezu gleichen Frequenzen arbeiten.
Gemäß der Erfindung wird der Taktgeber der Reserveeinheit in eine genau bestirnte Stellung gebracht, die gleich der Stellung des Taktgebers der aktiven Einheit ist. Dies geschieht durch einen Steuerbefehl (SYIf,Pig. I) der durch den Synohronisierungsimpuls (KSY1) ausgelöst wird, der von der aktiven Einheit ausgesendet wird, falls das Synohronisierungsfenster &SY geöffnet 1st. Das bedeutet, daß bei jedem Zyklus eine beliebige Zeitversohiebung zwischen den zwei Taktgebern kortigiert wird, sofern diese Zeitversohlebung nicht gewisse Grenzen Überschreitet, die -durch das Synchronlslerungsfenster definiert sind* Falls die Zeitverschiebung zu groß ist, wird die Synchronisierung nicht durchgeführt, und man riskiert keine Störung des Taktgebers der Reserveeinheit durch den Taktgeber der aktiven Einheit·
Andererseits kann der Zähler HTP der Einheit ESTl, wie' man aus der Fig. 2 ersieht, am Anfang des Synchronisierungsfensters von der Stufe TO122 zu der Stufe TFO umgeschaltet werden. Er arbeitet dann weiter bis die Synchronisierung·- einstellung durchgeführt 1st, indem er «meat in die Stufe TPO gezwungen wird. Falls die Synchronisierung nicht stattfindet, weil die Zeltverschiebung zwischen den beiden Taktgebern zu groß ist, arbeitet der Zähler HTP einfach weiter. Der Taktgeber der Reserveeinheit springt dann bei jedem Zyklus direkt von der Stufe TRO , TP122 zu der Stufe TRO, TPO; er erreicht somit fünf Stufen weniger als der Taktgeber der aktiven Einheit, der bis zu der Stufe TRO, TP127 weiter arbeitet. Aufgrund dieser Tatsache bewirkt diese Anordnung, falls die beiden Taktgeber desynchronisiert sind, daß die Reserveeinheit progressiv einen Vorsprung der aktiven Einheit einholen kann, bis sie synchron mit dieser arbeitet. Es ist
009819/1683 ./.
BAD ORIGINAL,
1952929
S.Delalgue et al 15-6-8-1 - 10 -
weiterhin beachtenswert, daß der bei jedem Zyklus durch den Taktgeber der Reserveeinheit eingeholte Vorlauf relativ klein im Vergleich zu der Dauer des Zyklus ist, und daß dadurch dessen Dauer kaum beeinflußt wird und, daß der eingeholte Vorlauf kleiner als das Synchronisierungsfenster 1st und dad dadurch ein "Überspringen" des Synchronieierungsfensters bei Irreichen des Synchronismus verhindert wird.
Bine genaue Beschreibung des Synchronieierungsverfahrens der Einheiten wird anhand der Fig. X9 3 und 4 gegeben·
Die in Fig* 1 gezeigt· Schaltung CSl ist aus Tor-•chaltungen und bistabilen Kippstufen aufgebaut.
Sine UND-Schaltung 1st in dieser Figur durch einen Kreis gekennzeichnet, der in seiner Mitte einen Punkt enthält f und eine ODBR-Schaitung durch einen Kreis, der ein Kreuz enthält.
Eine bistabile Kippstufe, z.B. ASY, ist durch zwei nebeneinander liegende Quadrate dargestellt, die die Ziffern 0 und 1 enthalten. Sie hat zwei Eingangsleitungen an ihrem oberen Teil und zwei Ausgangsieltungen an ihrem unteren Teil. Wenn die bistabile Kippstufe in ihrem O-Zustand ist, liefert sie an ihrem linken Ausgang ein positives Signal und an ihrem rechten Ausgang kein Signal (Erde). Um die Kippstufe in die Stellung 1 zu bringen, ist es lediglich notwendig, ihrem rechten Eingang ein positives Signal zuzuführen. Die Ausgangszeichen werden dann vertauscht. Um die Kippstufe wieder in ihre O-Stellung zu bringen, muß lediglich ihrem linken Eingang ein positives Zeichen zugeführt werden. Die Dauer der Eingangszeichen spielt keine Rolle. Der Wechsel des Zustandes der bistabilen Stufe geschieht unmittelbar mit dem Einsetzen des Eingangs-
009819/1683
BAD ORIGINAL
S.Delaigue et al 15-6-8*1 -11- 1952925
signals, in eine? sehr kurzen Zeit, die praktisch vernachlässigt werden kann.
Eine bistabile Kippstufe RZHTP ist in der Figur in der gleichen Art dargestellt. Sie umfaßt zusätzlich an ihrer Oberseite zwischen den beiden anderen Eingängen einen dritten Eingang zur Aufnahme eines Triggersignals. Um diese Kippstufe von ihrer 0-Stellung in die Stellung 1 umzuschalten, ist es notwendig, ein positives Signal ihrem rechten Eingang und ein positives Triggersignal ihrem dritten Eingang zuzuführen. Sie schaltet mit der Hinterflanke des Triggersignals, falls an dem rechten Eingang die ganze Zeit über das Signal ansteht. Die Umschaltung von der Stellung 1 -in die O-Stellung wird in gleicher Weise durchgeführt, indem ein Signal an dem linlfcen Eingang und ein Triggersignal an dem dritten Eingang vorgesehen wird. Auch diese bistabile Kippstufe liefert an ihrem linken Ausgang ein positives Signal und an ihrem rechten Ausgang kein Signal, wenn sie in der O-Stellung steht. In der Stellung 1 sind die Ausgangssignale vertauscht. Falls sowohl an dem linken Eingang als auch an dem rechten Eingang ein positives Signal ansteht, schaltet die Kippstufe mit der Hinterflanke des Triggersignals iron der Stellung, in der sie sich gerade befindet, in die andere Stellung um.
Die Fig. 3 zeigt Arbeitsdiagramme der Taktgeber und der Synchronisierungsstufen der beiden Einheiten ESTl und EST2 und die an den verschiedenen Punkten der Stufen ausgesendeten Signale für den Fall, daß der Taktgeber ESTl .im Taktgeber EST2 nachläuft und in dem die Synchronisierung durchgeführt werden kann. Das Arbeitsdiagramm der Einheit EST2 ist als oberer Teil der Figur, und das Arbeitsdiagramm von ESTl ist als unterer Teil der Figur -dargestellt.
0 0 9 8197 1 6 8 3
S.Delaigue et al 15-6-8-1 - 12 - 13529
Fig. 4 zeigt analoge Arbeitsdiagramme für den Fall, daß der Taktgeber ESTl gegenüber dem Taktgeber EST2 phasenverschoben ist und diesem nachläuft, und für einen Fall, in dem die Synchronisierung nicht realisiert werden kann.
Die Einheit ESTl ist Reserveeinheit. Sie versieht ihre Synchronlsierungsstufe CS mit einem Signal RES und einem Signal LIG . Sie schickt außerdem ein Signal LIG zu der Einheit EST2, um diese zu informieren, daß sie nicht die aktive Einheit ist. Die Einheit EST2 ist aktive Einheit und sendet kein Zeichen LIGX aus. Wenn das Signal LIGX fehlt, erzeugt die Umkehrstufe I in der Einheit ESTl das Signal LIGX .
Alle bistabilen Kippstufen der Stufen CS und CSX der beiden Einheiten sind in der Stellung 0.
Die Oszillatoren der beiden Einheiten arbeiten und erzeugen Impulse th und thx. Die Zähler HTP, HTR, HTP*1 und HTR arbeiten wie oben beschrieben.
Es wird zunächst angenommen, daß der Taktgeber der Einheit ESTl gegenüber dem Taktgeber der Einheit EST2 phasenverschoben 1st und diesem ungefähr um zwei Stellungen des Zählers HTP nachläuft. Dieser Betriebszustand ist in der Fig. 3 dargestellt.
Am Ende eines Zyklus des Taktgebers HG geht der Zähler HTR in der Einheit ESTl in die Stufe TRO Über. Er gibt das Signal TRO ab. Wenn der Zähler HTP die Stufe TP121 erreicht, liefert er das Signal TP121. Die Signale TRO, TP121 und LIG stehen an den Eingängen der Torschaltung p> der Stufe CS an. Die Torschaltung p3 öffnet und liefert ein Signal an den rechten Eingang der bistabilen Kippstufe RZHTP.
009819/1683
BAD ORIGINAL
1952928
S.Delaigue et al I5-6-8-I - I3 -
Mit der Hinterflanke des nächsten Impulses th , d.h. wenn der Zähler HTP in die Stufe TP122 umschaltet, schaltet die bistabile Kippstufe RZTHP in die Stellung 1« Das an dem rechten Ausgang der Kippstufe HZHTP erzeugte Signal (Linie HZHTP der Fig. 3) wird einem der Eingänge der Torschaltung p4 zugeführt.
Beim nächsten Impuls th öffnet die Torschaltung und liefert ein Signal an den rechten Eingang dor bistabilen Kippstuf· A3Y. Diese Kippstufe ASY schaltet in die Stellung 1 um und liefert ein Signal (Linie ASY der Fig. 3), welche« das Synchronisierungsfenster be« stimmt. Das gleiche Signal wird au oh der Torschaltung plO zugeführt. Diese Torschaltung Sffnet und liefert ein Signal an den Eingang RZ des Zählers HTP. Der Zähler IfTP wird mit der Hinterflanke des Impulses TH von der Stufe TP122 in die Stufe TPO gezwungen« anstatt zu der Stufe TPI23 umzuschalten. Weiterhin liefert der Zähler HTP, der nicht mehr in der Stellung TP121 ist, kein entsprechendes Signal TP 121 mehr. Die Torschaltung p3 schließt. Am Snde dieses Impulses th steuert das Signal 1, das fortwährend dem linken Eingang der bistabilen Kippstufe HZHTP zugeführt wird, die Umschaltung dieser Stufe in die Stellung 0.
Wenn der Zähler HTP* der aktiven Einheit SST2 In die Stufe TPI26 rückt, sendet er ein dieser Stufe entsprechendes Signal aus. Gleicherweise sendet der Zähler HTRX in der Stufe TRO ein dieser Stufe entsprechendes Signal aus. Diese beiden Signale und ein Impuls thx werden gleichzeitig den Eingängen einer UND-Schaltung zugeführt, die mit der in Fig. 1 gezeigten Torschaltung p2 der Stufe CS der Einheit ESTl identisch ist. Die UND-Schaltung liefert im Austausch ein Signal ESYX (Linie ESY* der Fig. 3) an die Einheit ESTl.
009819/1683 '/#
S.Delaigae et al 15-6-8-I - 14 -
Die Stufe CS der Einheit ESTl empfängt somit das Signal ESYX. Das Signal des rechten Ausgangs der Kippstufe ASY4 die Signale E3YX und LIQ* werden den Eingängen der Torschaltung pl2 zugeführt« Die Torschaltung pl2 öffnet und liefert ein Signal an den rechten Eingang der bistabilen Kippstufe ERSY. Diese schaltet in die Stellung 1 um und liefert über ihren rechten Ausgang ein Signal an die bistabile Kippstufe HPSY (Linie ERSY der Fig. }), Mit dem Ende dee nächsten Impulses th schaltet die bistabil« Kippstufe MPSY in dit Stellung 1 und erzeugt ein Signal an ihrem rechten Ausgang (Linie MPSY der Fig. '3)·
Bein Eintreffen des nächsten Impulses th öffnet die Torschaltung pl und erzeugt das Signal SYX (Linie SYM der Flg. 3). Dieses Signal wird dem gingang der Torschaltung plO des Zählers IKDP zugeführt. Die Torschaltung plQ Öffnet und erzeugt ein Signal RZ zur Steuerung der Synchronisierung· Das Signal SYM wird auch dem Eingang der Torschaltung p6 zugeführt« und damit auch dem linken Eingang der bistabilen Kippstufe ASY. Die bistabile Kippstufe ASY schaltet in die 0-Stellung um. Am rechten Ausgang dieser Kippstufe wird somit kein Signal mehr erzeugt. Die Torschaltung pl2 wird geschlossen. Da die bistabile Kippstufe MPSY in der Stellung 1 steht, wird weiterhin ein Signal an ihrem rechten Eingang erzeugt. Infolgedessen öffnet die Torschaltung pll und führt ein Signal dem linken Eingang der bistabilen Kippstufe ERSY zu. Diese Kippstufe schaltet in die O-Stellung zurück. Am Ende des vorliegenden Impulses th ist der Zähler synchronisiert, d.h. er ist wieder in die Stufe TPO t gesetzt. Auf Grund dieser Tatsache sind, wie aus Fig. 3 ersichtlich, die Zähler HTP und HTP* synchronisiert, wobei die Stufen TPO beider Zähler im wesentlichen koinzidieren.
.A 009819/1683
BAD ORIGINAL
S.Delaigue et al I5-6-6-I -I5- 1 Q R ? Q ?fi
Die Hinterflanke dieses Impulses th steuert auch die Umschaltung der bistabilen Kippstufe MPSY in die 0-Stellung, da ein positives Signal fortwährend an ihrem linken Eingang liegt. Die Synchronisierungsstufen beider Einheiten sind somit wieder in ihrem Ausgangszustand.
Es wird jetzt angenommen, daß der Taktgeber der Einheit ESTl gegenüber dem Taktgeber der Einheit EST2 phasenverschoben ist und hinter diesem um sieben Takte zurückgeblieben ist. Dieser Betriebszustand ist in der Fig. 4 dargestellt.
in
Wenn der Taktgeber/der Einheit EST2 am Ende eines Zyklus angelangt ist (HTRX in der Stellung TRO) und der Zähler HTP* in der Stufe TP126 ist, liefert dieser einen Synchronisierungsimpuls ESY* an die Einheit ESTl (Linie ESY* der Fig. 4).
Dieser Impuls ESY* wird in der Einheit ESTl empfangen, wird aber durch die Torschaltung pl2 blockiert, da von dem rechten Ausgang der Kippstufe ASY kein Signal geliefert wird. Die Torschaltung p9 öffnet jedoch, da an ihren Eingängen gleichzeitig die Signale RES,ESY* und das negierte Signal des rechten Ausganges der Kippstufe ASY anliegen. Diese Torschaltung liefert ein Signal, das wiederum dem rechten Eingang der bistabilen Kippstufe FSY zugeführt wird. Diese schaltet in die Stellung 1 um. Am rechten Ausgang dieser Kippstufe wird ein Signal erzeugt (Linie FSY der Fig. 4) und wiederum der Einheit ESTl zugeführt, um anzuzeigen, daß die Synchronisierung nicht realisiert werden konnte. Das Signal ESY* verschwindet daraufhin. Die Torschaltung p9 schließt, die Kippstufe FSY verbleibt jedoch in der Stellung 1, bis ein Signal K, das von einer nicht dargestellten Einrichtung geliefert wird (z.B. wenn der Fehler registriert worden die Kippstufe in die Stellung 0 umschaltet.
009819/1683
195292Q
.S.Delaigue et al I5-6-8-I— -16 -
Wenn der Zähler HTP des Taktgebers ESTl die Stufe TP121 erreicht, erzeugt er ein dieser Stufe entsprechendes Signal. Dieses Signal, das der Stufe TRO entsprechende Signal und das Signal LIGl stehen an den Eingängen der Torschaltung pjj der Stufe CS. Die Torschaltung pjj öffnet und erzeugt ein Signal am rechten Eingang der bistabilen Kippstufe RZHTP. Wie oben beschrieben, schaltet diese Kippstufe in die Stellung 1 um, steuert die Umschaltung der bistabilen Kippstufe ASY in die Stellung 1, steuert die Umschaltung des Zählers HTP von der Stufe TP122 in die Stufe TPO und schaltet selber in die Stellung 0 zurück.
Der Zähler HTP läuft «lick weiter bis zu der Stufe TP8, in der er ein dieser Stufe entsprechendes Signal liefert. Zu Beginn des Impulses th, der auf die Umstellung in die Stufe TP8 folgt, öffnet die Torschaltung p5 und liefert ein Signal, das Über die ODER-Schaltung p6 dem linken Eingang der bistabilen Kippstufe ASY wiederum zugeführt wird. Diese schaltet in die Stellung 0 zurück.
Man sieht also, daß die Synchronisierung nicht durchgeführt worden ist, daß aber, indem der Zähler HTPl von der Stufe TP122 zu der Stufe TPO umgestellt wurde, die Verzögerung des Taktgebers der Einheit ESTl gegenüber dem Taktgeber der Einheit EST2 um fünf Stufen des Zählers HTP auf zwei Stufen reduziert worden ist. Beim nächsten Zyklus der Taktgeber ist somit eine Synchronisierung möglich.
Es wird jetzt der Fall untersucht, in dem es, zur Befähigung cer Reserveeinheit ESTl zum Ersatz der aktiven Einheit EST2 und zur Übernahme des Arbeitsprozesses an dem Punkt,
009819/1683-
BAD ORIGINAL
S.Delaigue et al 15-6-8-1 -17- M
an dem die aktive Einheit EST2 ihn verlassen hat, notwendig ist, die Zeitverzögerung des Nachlaufs des Taktgebers der Einheit ESTl bezüglich, des Taktgebers EST2 auf einen relativ reduzierten Wert zu begrenzen, während der Vorlauf dieses Taktgebers größere Werte annehmen kann.
Eine einfache Lösung würde in einer konsequenten Verschiebung des Synchrönisierungsfensters bestehenj das würde aber den zulässigen Abstand des Vorlaufes während eines Zyklus des Taktgebers in einer der beiden Richtungen begrenzen. Dies ist Jedoch nicht erwünscht. Es würde deshalb gemäß der Erfindung in Betracht gezogen, die Phase des Taktgebers der Einheit ESTl bei Jeder Synchronisierung vorzuverschieben, um somit die gleichen erlaubten Abstände für die voreilende Phasenverschiebung wiederherzustellen. Der Taktgeber ESTl zieht somit für die Synchronisierung Nutzen aus der erlaubten Zeitverzögerung vermehrt um den anfänglichen Vorlauf, das ist ein Zeitintervall, das gleich dem erlaubten Vorlauf vermindert um den anfänglichen Vorlauf 1st. Zu diesem Zweck ist es ohne irgendeine andere Änderung lediglich notwendig, daß ein Impuls ESY erzeugt wird, wenn der Zähler HTP in der Stufe TP124 steht, anstatt in der Stufe TP126; das gleiche geschieht für ESY*. Aus diesem Grund wird der Taktgeber der Einheit ESTl um zwei Stufen des Zählers HTP in bezug auf die in den Fig. 2 und 5 gezeigten Stufen vorgeschoben. Folglich wird wegen des anfänglichen Vorlaufs, falls keine Vorlaufabweichung eintritt, das Synehronisierungsfenster ASY zwei Takte eher erzeugt und' das Signal ESY* erscheint in der Mitte dieses Fensters. Die zulässigen Vorlaufdifferenzen würden deshalb in der Tat in Vorwärts- und in Rückwärtsrichtung gleich sein.
5 Patentansprüche
3 Bl. Zeichn.
0 0 9819/1683

Claims (5)

  1. S.Delaigue et al 15-6-8-1 -18 -
    Patentansprüche
    ΐ) Verfahren zur Synchronisierung zweier Jeweils mit einem Taktgeber versehener und parallel arbeitender Einheiten/ einer aktiven Einheit und einer Reserveeinheit, einer Datenverarbeitungsanlage, dadurch gekennzeichnet, dafl von den Taktgeber der momentan aktiven Einheit (ESTl) in periodischen Abständen ein Synchronisierungsimpuls (ESY) abgeleitet wird, daß von dem Taktgeber (HGX) der Reserveeinheit (EST2) ein, Synchronisierungsfenster (ASY*) genanntes, Zeitintervall abgeleitet wird, dessen Mitte mit dem Zeitpunkt für das erwartete Eintreffen des Synchronisierungsimpulses (ESY) zusammenfällt und, daß eine Synchronisierungsanordnung (CS) zur Einstellung des zweiten Taktgebers (HOX) in eine definierte Stellung bezüglich des ersten Taktgebers (HG) Jedesmal dann und nur dann angesteuert wird, wenn der vom ersten Taktgeber (HG) abgeleitete Synchronisierungsimpuls (ESY) in das Synchronisierungsfenster (ASY*) fällt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Synchronisierungsimpuls (ESY) vom maduaax Taktgeber (HG) der aktiven Einheit (ESTl) während einer Zeit abgeleitet wird, die so ausgewählt 1st, daß zur Synchronisierung der Reserveeinheit (EST2) mit der aktiven Einheit (ESTl) lediglich eine mit dem zweiten Taktgeber (HGX) gekoppelte Zählschaltung (HTP*,HTRX) in ihre Ausgangsstellung gebracht werden muß.
    15.10.69 /
    009819/1683
    1952928
    S.Delaigue et al 15-6-8-1 -19-
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß beim Auftreten des Synchronisierungsimpulses (ESY) außerhalb des Synchronisierungsfensters (ASY*) eine mit dem Taktgeber (HQ ) der Reserveeinheit gekoppelte Zählschaltung (HTP3S HTRX) mehrere Stufen überspringt und somit weniger Stufen durchläuft als eine mit dem ersten Taktgeber (HG) gekoppelte Zählschaltung (HTP, HTR).
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Zahl der zu überspringenden Stufen kleiner als die Zahl der Stufen ist,"die dem Synchronisierungsfenster (ASY31) entsprechen.
  5. 5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß nach Herstellung der Synchronisierung die mit dem Taktgeber (HGX) der Reserveeinheit (EST2) gekoppelte Zählschaltung (HTP3SHTR311) bezüglich der mit dem Taktgeber (HQ) der aktiven Einheit (ESTl) gekoppelte Zählschaltung (HTP,HTR) zeitlich verschoben wird und, daß das Synchronisie^ungsfenster (ASYX) der Reserveeinheit (EST2) um den vom ersten Taktgeber (HG) abgeleiteten Synchronisierungsira^puls (ESY) zentriert und mit einer Zeitverschiebung gleichen Wertes^ aber in Gegenrichtung, erzeugt wird.
    003819/1683
    Leerseite
DE1952926A 1968-10-25 1969-10-21 Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten Pending DE1952926B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR171330 1968-10-25

Publications (2)

Publication Number Publication Date
DE1952926A1 true DE1952926A1 (de) 1970-05-06
DE1952926B2 DE1952926B2 (de) 1975-12-04

Family

ID=8656110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1952926A Pending DE1952926B2 (de) 1968-10-25 1969-10-21 Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten

Country Status (9)

Country Link
US (1) US3602900A (de)
JP (1) JPS5028146B1 (de)
BE (1) BE740663A (de)
CH (1) CH520982A (de)
DE (1) DE1952926B2 (de)
ES (1) ES372849A1 (de)
FR (1) FR1587572A (de)
GB (1) GB1227711A (de)
NL (1) NL6916119A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450573A (en) * 1990-08-14 1995-09-12 Siemens Aktiengesellschaft Device for monitoring the functioning of external synchronization modules in a multicomputer system

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810119A (en) * 1971-05-04 1974-05-07 Us Navy Processor synchronization scheme
US3962683A (en) * 1971-08-31 1976-06-08 Max Brown CPU programmable control system
CH556576A (de) * 1973-03-28 1974-11-29 Hasler Ag Einrichtung zur synchronisierung dreier rechner.
US3943494A (en) * 1974-06-26 1976-03-09 International Business Machines Corporation Distributed execution processor
US4041471A (en) * 1975-04-14 1977-08-09 Scientific Micro Systems, Inc. Data processing system including a plurality of programmed machines and particularly including a supervisor machine and an object machine
US4208724A (en) * 1977-10-17 1980-06-17 Sperry Corporation System and method for clocking data between a remote unit and a local unit
US4209840A (en) * 1978-06-28 1980-06-24 Honeywell Inc. Data processing protocol system
US4270168A (en) * 1978-08-31 1981-05-26 United Technologies Corporation Selective disablement in fail-operational, fail-safe multi-computer control system
DE2853546C2 (de) * 1978-12-12 1982-02-25 Ibm Deutschland Gmbh, 7000 Stuttgart Prüfschaltung für mindestens zwei synchron arbeitende Taktgeber
US4428044A (en) 1979-09-20 1984-01-24 Bell Telephone Laboratories, Incorporated Peripheral unit controller
DE2938228C2 (de) * 1979-09-21 1982-02-25 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren und Schaltung zur Synchronisation
US4356546A (en) * 1980-02-05 1982-10-26 The Bendix Corporation Fault-tolerant multi-computer system
US4392196A (en) * 1980-08-11 1983-07-05 Harris Corporation Multi-processor time alignment control system
US4403286A (en) * 1981-03-06 1983-09-06 International Business Machines Corporation Balancing data-processing work loads
US4584643A (en) * 1983-08-31 1986-04-22 International Business Machines Corporation Decentralized synchronization of clocks
US4531185A (en) * 1983-08-31 1985-07-23 International Business Machines Corporation Centralized synchronization of clocks
US4569017A (en) * 1983-12-22 1986-02-04 Gte Automatic Electric Incorporated Duplex central processing unit synchronization circuit
US4589066A (en) * 1984-05-31 1986-05-13 General Electric Company Fault tolerant, frame synchronization for multiple processor systems
US4757442A (en) * 1985-06-17 1988-07-12 Nec Corporation Re-synchronization system using common memory bus to transfer restart data from non-faulty processor to failed processor
JPS6227813A (ja) * 1985-07-29 1987-02-05 Hitachi Ltd 位相同期方式
DE3537477A1 (de) * 1985-10-22 1987-04-23 Porsche Ag Anordnung zur individuellen anpassung einer seriellen schnittstelle eines datenverarbeitenden systems an eine datenuebertragungsgeschwindigkeit eines kommunikationspartners
US4703421A (en) * 1986-01-03 1987-10-27 Gte Communication Systems Corporation Ready line synchronization circuit for use in a duplicated computer system
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
CA2003338A1 (en) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronization of fault-tolerant computer system having multiple processors
US5204952A (en) * 1988-07-18 1993-04-20 Northern Telecom Limited Duplex processor arrangement for a switching system
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US4979191A (en) * 1989-05-17 1990-12-18 The Boeing Company Autonomous N-modular redundant fault tolerant clock system
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US5203004A (en) * 1990-01-08 1993-04-13 Tandem Computers Incorporated Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections
US5835953A (en) * 1994-10-13 1998-11-10 Vinca Corporation Backup system that takes a snapshot of the locations in a mass storage device that has been identified for updating prior to updating
US5649152A (en) * 1994-10-13 1997-07-15 Vinca Corporation Method and system for providing a static snapshot of data stored on a mass storage system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450573A (en) * 1990-08-14 1995-09-12 Siemens Aktiengesellschaft Device for monitoring the functioning of external synchronization modules in a multicomputer system

Also Published As

Publication number Publication date
US3602900A (en) 1971-08-31
GB1227711A (de) 1971-04-07
ES372849A1 (es) 1971-11-01
DE1952926B2 (de) 1975-12-04
FR1587572A (de) 1970-03-20
BE740663A (de) 1970-04-23
JPS5028146B1 (de) 1975-09-12
CH520982A (fr) 1972-03-31
NL6916119A (de) 1970-04-28

Similar Documents

Publication Publication Date Title
DE1952926A1 (de) Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten
DE2654050C3 (de) Taktsignalsteuersystem eines Mikrocomputersystems
DE2720747C3 (de) Taktimpuls-Regenerator
DE2534141A1 (de) Computer-schnittstellensystem
DE2023693A1 (de)
DE2502630A1 (de) Phasengekoppelter oszillator mit frequenznachsteuerung
DE2749493A1 (de) Signalgenerator
DE2655443B2 (de) Vervielfachte Zeitsteuerung zum Erzeugen von Zeitsignalen für Installationen mit signalverarbeitenden Schaltungen
DE3343436C2 (de)
DE2141887A1 (de) Phasensynchronisiersystem
DE2524613A1 (de) Einrichtung zum vergleich der ausgangssignale von schrittdaten- kompasspaaren
DE1256689C2 (de) Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen
DE1537012A1 (de) Netzwerksynchronisation in einem Zeitmultiplex-Vermittlungssystem
DE1806172A1 (de) Prioritaetsschaltung
EP0067971A2 (de) Anordnung zur Verminderung von Phasenschwankungen im Ausgangstakt von elastischen Speichern
DE1462689A1 (de) Schaltungsanordnung zum Synchronisieren der Datenein- und Ausgabegeraete in Nachrichtenuebertragungssysteme
DE2133002A1 (de) Rahmensynchronisiersystem
DE1762408B2 (de) Digital-analog-umsetzer
DE2935353C2 (de)
CH656758A5 (en) Phase monitoring circuit
DE1798023C3 (de) Numerische Lageregeleinrichtung
DE2449984A1 (de) Verriegelungsschaltung
EP0410212A2 (de) Redundante Taktgeberanordnung
DE2507655A1 (de) Schaltungsanordnung zum speichern eines analogen elektrischen signals
DE1947121A1 (de) Anordnung zur Synchronisierung eines Codeerzeugers