DE19525013A1

DE19525013A1 - Multiprozessorsystem

Info

Publication number: DE19525013A1
Application number: DE19525013A
Authority: DE
Inventors: Satoshi Kobayashi; Toshikazu Yokoi; Kunio Takahari; Yoichi Nakamura; Junichi Ishikawa; Nigel Bruce; David Wright; Colin Hough
Original assignee: Apricot Computers Ltd; Mitsubishi Electric Corp
Current assignee: Apricot Computers Ltd; Mitsubishi Electric Corp
Priority date: 1994-06-29
Filing date: 1995-06-27
Publication date: 1996-01-04
Anticipated expiration: 2015-06-28
Also published as: GB9413089D0; JPH0816534A; GB2290891B; GB2290891A; FR2722017A1; DE19525013C2; US5583987A; FR2722017B1

Description

Die Erfindung betrifft ein Multiprozessorsystem nach dem Oberbegriff des Anspruchs 1. Dieses dient zum Verbinden mehrerer Prozessoren (CPU; Central Verar beitungseinheit) zur Durchführung von Bearbeitungen von Ein/Ausgängen (I/O) und Programmen und insbeson dere bezieht sich die Erfindung auf ein Einstellver fahren für ein symmetrisches Multiprozessorsystem, das in der Lage ist, Verarbeitungen von Ein/Ausgängen und Programmen bei einem willkürlichen Prozessor durchzuführen.

Fig. 16 zeigt ein Blockschaltbild einer herkömmlichen Informationsverarbeitungsvorrichtung als ein symme trisches Multiprozessorsystem mit mehreren CPUs. Fig. 16 zeigt eine Informationsverarbeitungsvorrichtung 1, eine Systemtafel 2, einen CPU-Bus 3, einen Hauptspei cher 4, körperliche CPUs 5a bis 5d, denen die CPU- Nummern 0 bis 3 zugeordnet sind und die jeweils Daten zu dem CPU-Bus 3 übertragen und von diesem empfangen, eine zwischen dem CPU-Bus 3 und einem lokalen Bus 7 angeordnete Busbrücke 6 zur Verbindung mit Periphe riegeräte-Steuervorrichtungen und dergleichen, Peri pheriegeräte-Steuervorrichtungen 8a bis 8d zum Steu ern der Ausrüstungen einer Kathodenstrahlröhre 9, einer Tastatur 10, einer Floppy-Disk-Einheit 11 und einer Magnetscheibeneinheit 12 sowie zum Übertragen und Empfangen von Daten zu bzw. von dem Hauptspeicher 4, einen Festwertspeicher (ROM) 13 zum Speichern ei nes Initialisierungsprogramms zum Einstellen des Sy stems, wenn die Leistung eingeschaltet wird, einen nichtflüchtigen Speicher mit wahlweisem Zugriff (RAM) 14 zum Speichern von Systemkonfigurationsinformatio nen, die beispielsweise die Montageumstände der kör perlichen CPUs 5a bis 5d anzeigen, sowie von Konfigu rationsinformationen von Peripheriegeräten.

Ein Leistung-ein-Rücksetz-Generator 22 erzeugt Lei stung-ein-Rücksetz-Signale zum Initialisieren von Hardware auf der Systemtafel 2, wenn die Leistung eingeschaltet wird; eine Leistung-ein-Rücksetz-Si gnalleitung 23 führt die Leistung-ein-Rücksetz-Signa le von dem Leistung-ein-Rücksetz-Generator 22 zu der Systemtafel 2; Bezeichnungsleitungen 24a bis 24d für logische CPU-Nummern sind fest den körperlichen CPUs 5a bis 5d zugeordnet und dienen zur Bezeichnung logi scher CPU-Nummern der körperlichen CPUs 5a bis 5d.

Es wird nun mit Bezug auf das in Fig. 17 gezeigte Flußdiagramm ein Initialisierungsvorgang des Systems entsprechend der obigen Konfiguration beschrieben. Es wird davon ausgegangen, daß es erforderlich ist, daß die körperliche CPU 5a für die Operation als eine Haupt-CPU angeordnet ist, und daß, obwohl es nicht erforderlich ist, daß alle körperlichen CPUs 5b bis 5d montiert sind, diese als Neben-CPUs operieren, wenn sie montiert sind.

Beim Einschalten der Leistung für die Informations verarbeitungsvorrichtung 1 (Schritt H1) erzeugt der Leistung-ein-Rücksetz-Generator 22 das Leistung-ein- Rücksetz-Signal auf der Leistung-ein-Rücksetz-Signal leitung 23 und setzt die körperlichen CPUs 5a bis 5d sowie die auf der Systemtafel 2 vorgesehene Hardware, die rücksetzbar ist, zurück und initialisiert diese dann (Schritt H2). Wenn das Leistung-ein-Rücksetz- Signal als unwirksam anzeigt, beginnen alle montier ten körperlichen CPUs 5a bis 5d, ein Initialisie rungsprogramm von einer besonderen Adresse in dem Festwertspeicher 13 zum Speichern des Initialisie rungsprogramms auszuführen. Die Startadressen aller körperlichen CPUs 5a bis 5d sind dieselben und das einzige Initialisierungsprogramm wird ausgeführt (Schritt H3). Die körperlichen CPUs 5a bis 5d führen das Programm in den Festwertspeicher 13 zum Speichern des Initialisierungsprogramms durch und initialisie ren die jeweils erforderliche minimale interne Hard ware. Zu dieser Zeit operieren alle körperlichen CPUs 5a bis 5d parallel (Schritt H4).

Es wird nachfolgend angenommen, daß die körperliche CPU 5a, der die logische CPU-Nummer 0 zugeordnet ist, als eine Haupt-CPU operiert (nachfolgend kann die körperliche CPU 5a als Haupt-CPU bezeichnet werden) und daß die anderen montierten körperlichen CPUs 5b bis 5d, denen jeweils die logischen CPU-Nummern 1 bis 3 zugeordnet sind, als Neben-CPUs operieren (in glei cher Weise können nachfolgend die körperlichen CPUs 5b bis 5d als Neben-CPUs bezeichnet werden). Durch Lesen des Wertes auf der entsprechenden Bezeichnungs leitung 24a bis 24d für logische CPU-Nummern erkennt jede körperliche CPU 5a bis 5d die eigene logische CPU-Nummer und beurteilt selbst, ob die CPU die Haupt- oder Neben-CPU ist.

Die Haupt-CPU 5a führt das Programm dem Festwertspei cher 13 zum Speichern des Initialisierungsprogramms durch, wodurch die die gesamte Hardware auf der Sy stemtafel 2 mit Ausnahme der internen Hardware der Haupt-CPU 5a und der Neben-CPUs initialisiert (Schritt H5). Die Haupt-CPU 5a bereitet auf dem Hauptspeicher 4 ein neues Rücksetzprogramm vor, das in dem Festwertspeicher 3 zum Speichern des Initiali sierungsprogramms existiert (Schritt H6). Während des Prozesses der Haupt-CPU 5a in den Schritten H5 und H6 halten die Neben-CPUs 5b bis 5d die Verarbeitung an und warten auf ein Prozessor-Zurücksetzen, das von der Haupt-CPU 5a gegeben wird (Schritt H7).

Die Haupt-CPU 5a führt das Rücksetzprogramm dem Fest wertspeicher 13 zum Speichern des Initialisierungs programms durch, bewirkt die Prozessorrücksetzung für alle montierten Neben-CPUs 5b bis 5d auf der Grundla ge der CPU-Konfigurationsinformationen, die in dem nichtflüchtigen Speicher mit wahlweisem Zugriff 14 zum Speichern der Systemkonfigurationsinformationen gespeichert sind (Schritt H8) und wartet auf einen Bericht über die Beendigung der Initialisierung für alle montierten Neben-CPUs (Schritt H9).

Während dieser Periode beginnen die Neben-CPUs 5b bis 5d, die die Verarbeitung angehalten hatten, wieder aufgrund der von der Haupt-CPU 5a bewirkten Prozes sorrücksetzung, beginnen mit der Durchführung des im Schritt H6 auf den Hauptspeicher 4 vorbereiteten Initialisierungsprogramms (Schritt H10), und initia lisieren die interne Hardware jeder Neben-CPU durch parallele Durchführung des Initialisierungsprogramms (Schritt H11). Die Neben-CPUs 5a bis 5d, die die Initialisierung der internen Hardware beendet haben, teilen einzeln der Haupt-CPU 5a die Beendigung der Initialisierung mit (Schritt H12) und halten dann wieder die Verarbeitung an (Schritt H13).

Es ist festzustellen, daß die in dem nichtflüchtigen Speicher mit wahlweisem Zugriff 14 zum Speichern der Systemkonfigurationsinformationen gespeicherten CPU- Konfigurationsinformationen gegeben werden, wenn ein Programm für die Änderung der Konfigurationsinforma tions-Registrierung entweder von der Floppy-Disk-Ein heit 11 oder der Magnetscheibeneinheit 12 begonnen wird und wenn eine Bedienungsperson die Tastatur ent sprechend auf der Kathodenstrahlröhre 9 dargestellten Befehlen steuert.

Wie vorbeschrieben ist, ist, da das herkömmliche sym metrische Multiprozessorsystem mit einer Verbindung durch den gemeinsamen Bus so ausgebildet ist, die Ausbildung des Systems nicht so, daß jede CPU indivi duell den Initialisierungsvorgang durchführt oder daß die Systemoperation möglich ist durch Degenerieren fehlerhafter CPUs, so daß die fehlerhaften CPUs den gemeinsamen Bus besetzen, wodurch verhindert wird, daß das System unter Mithilfe von anderen normalen CPUs geeignet eingestellt wird. Wie in dem Fall, in welchem das System nicht eingestellt werden kann, ist es beispielsweise in dem Fall, daß die Initialisie rungsverarbeitung der Haupt-CPU fehlerhaft ist und weiterhin in dem Fall, daß die Initialisierungsver arbeitung der Neben-CPU fehlerhaft ist, wobei die Neben-CPUs, bei denen ein Fehler auftritt, den ge meinsamen Bus besetzen können, wodurch die Einstell verarbeitung des Systems angehalten wird.

In einer derartigen Situation kann selbst die die Neben-CPUs überwachende Haupt-CPU die Verarbeitung nicht fortsetzen, weil das System den gemeinsamen Bus nicht verwenden kann, und daher ist es schwierig, die fehlerhaften CPUs außer acht zu lassen, und das Sy stem kann auch nicht eine degenerierte Operation durchführen, bei welcher die fehlerhaften CPUs auto matisch ausgeschlossen sind. Wenn eine Fehlfunktion der CPU auftritt, ist es demgemäß erforderlich, daß das System wieder gestartet wird, nachdem jegliche fehlerhafte CPU gefunden und körperlich entfernt ist. Daher bestehen Problemen dahingehend, daß beim Auf treten des Fehlers eine dringende manuelle Arbeit unausweichlich ist, daß das System nutzlos wird, da es viel Zeit benötigt, um es zu reparieren, und daß das System nicht eine automatische Operation durch automatische Leistungseinschaltung durchführen kann.

Obgleich eine CPU mit einer besonderen CPU-Nummer existieren muß, um die Kompatibilität mit der beste henden Software aufrechtzuerhalten, muß zusätzlich eine normale CPU an einer vorbestimmten Position mon tiert werden, da die CPU-Nummer für jede CPU an ihrer Montageposition festliegt. Daher tritt ein Problem dahingehend auf, daß viel Zeit für die Wiederherstel lung des Systems benötigt wird durch Arbeiten zum Entfernen fehlerhafter CPUs und Wiederanordnen norma ler CPUs.

Da der nichtflüchtige Speicher mit wahlweisem Zugriff 14 zum Speichern von Systemkonfigurationsinformatio nen, der die Konfigurationsinformationen der CPUs speichert, mit dem gemeinsamen Bus verbunden ist, der nur von den CPUs zugreifbar ist, ist, wenn eine Fehl funktion der CPU auftritt, welche das System unfähig macht, sich einzustellen, es erforderlich, daß zuerst die fehlerhaften CPUs gefunden und entfernt werden und dann die Konfigurationsinformationen geändert werden, wo die Hardware nur von normalen CPUs gebil det ist. Da ein spezielles Programm zum Ändern der Konfigurationsinformations-Registrierung durch norma le CPUs ausgeführt werden muß, um die Konfigurations informationen zu ändern, kann darüber hinaus das Sy stem nicht durch Fernsteuerung betätigt werden und muß einer schlechten Wartung unterzogen werden. Eine Konfiguration des Systems hat die Tendenz zu einem großen Umfang, um Funktionen der automatischen Dege nerierung oder Fernsteuerung hinzuzufügen, weil das System Universal-Mikroprozessoren und Universal-Chips für die Peripheriesteuerung verwendet hat.

Andererseits sind Computer vom Non-Stop-Typ Univer salcomputer herkömmlich so ausgerüstet, daß jeder CPU ermöglicht wird, individuell eine Initialisierungs verarbeitung durchzuführen, oder daß fehlerhafte CPUs degeneriert werden, um die Operation des Systems zu starten. Jedoch hat jede CPU einen großen Umfang und das System ist mit einem exklusiven Bedienungsrechner mit großem Umfang ausgerüstet für die Verarbeitung der Einstellung oder Degenerierung, so daß solche Computer sehr kostenaufwendig sind.

Diese Erfindung wurde gemacht, um die vorbeschriebe nen Probleme zu lösen. Es ist die Aufgabe der Erfin dung, ein kostengünstiges symmetrisches Multiprozes sorsystem zu schaffen, bei welchem dadurch, daß dem System ermöglicht wird, CPU-Nummern nur normalen CPUs immer in einer konstanten Reihenfolge zuzuordnen, in der fehlerhafte CPUs automatisch degeneriert sind, das System eine Operation nur mit normalen CPUs starten kann, ohne die Software stark zu beeinträch tigen, und bei welchem bestimmte CPUs durch Betäti gung fehlerhafter CPUs von einer Fernbetätigung dege neriert werden können.

Ein Multiprozessorsystem gemäß der Erfindung ist in der Lage, sich selbst einzustellen, während fehler hafte CPUs von einem gemeinsamen Bus von diesem abge schnitten werden. Das System ist dadurch gekennzeich net, daß es aufweist: einen einzigen Festwertspei cher, der an dem gemeinsamen Bus vorgesehen ist, wel cher mehrere CPUs verbindet, zum Speichern eines Initialisierungsprogramms für die Einstellung des Systems, wenn die Leistungszuführung zu dem System eingeschaltet ist; einen einzigen nichtflüchtigen Speicher mit wahlweisem Zugriff, der an dem gemein samen Bus vorgesehen ist, zum Speichern von System konfigurationsinformationen, die den Montage- oder Schaltungszustand der mehreren CPUs anzeigen; ein mit dem gemeinsamen Bus verbundenes Identifizierer-Ein stellregister, das in der Lage ist, einer willkürli chen CPU eine CPU-Nummer zuzuordnen und von dieser zu lesen, für die Bestimmung zugeordneter CPU-Nummern zu den jeweiligen CPUs; eine Rücksetz-Steuervorrichtung, die mit jeder CPU über eine Rücksetzleitung für indi viduelle CPU-Hardware verbunden ist, zum individuel len Steuern der CPUs in einen Rücksetzzustand, in dem die Rücksetzleitung für individuelle CPU-Hardware freigegeben wird, und in einen Einstellzustand, in dem die entsprechenden Rücksetzleitungen für indivi duelle CPU-Hardware unwirksam gemacht werden auf der Grundlage einer Startanforderungsinformation jeder CPU, wobei die Rücksetz-Steuervorrichtung einen Zeit sperren-Erfassungsmechanismus zum Überwachen der Beendigung der Initialisierung jeder CPU, Anhalten der Operation des Zeitsperren-Erfassungsmechanismus auf der Grundlage von Mitteilungsinformationen, die die Beendigung der Initialisierung jeder CPU anzei gen, und zum Trennen zu einer Zeit der von dem Zeit sperren-Erfassungsmechanismus durchgeführten Zeit sperrenerfassung der entsprechenden CPUs von dem Sy stem, deren Bericht das Auftreten eines Fehlers an zeigt, wodurch die gesamte Hardware initialisiert wird, indem eine Systemrücksetzanforderung für die gesamte Rücksetzung einer Systemtafel vorgesehen wird; einen Rücksetzzustands-Eingangsanschluß zum Lesen des Zustands von jeder Rücksetzleitung für in dividuelle CPU-Hardware und zum Freigeben einer will kürlichen CPU, um den Lesezustand über den gemeinsa men Bus zu lesen; und ein Rücksetz-Informationsregi ster zum Halten der Startanforderungsinformationen der ausgewählten CPUs und der Berichtinformationen über die Beendigung der Initialisierung solcher CPUs, gegeben von einer willkürlichen CPU über den gemein samen Bus, Übertragen der Startanforderungsinforma tionen und der Berichtinformationen zu der Rücksetz- Steuervorrichtung und Freigeben einer willkürlichen CPU, um die Startanforderungsinformationen und die Berichtinformationen über den gemeinsamen Bus zu le sen.

In dem Multiprozessorsystem bezeichnet das Identifi zierer-Einstellregister die CPU-Nummern in der vor bestimmten Reihenfolge nur für normale CPUs; die Rücksetz-Steuervorrichtung trennt fehlerhafte CPUs von dem gemeinsamen Bus, erfaßt fehlerhafte CPUs auf der Grundlage der Zeitsperren-Erfassung während der Verarbeitung des Einstellvorgangs, beginnt automa tisch eine Wiedereinstellung und gibt einen anormalen Zustand der Hardware frei zu einer Zeit der Zeitsper re während der Verarbeitung des Einstellvorgangs; und eine willkürliche CPU steuert hauptsächlich die Ver arbeitung des Einstellvorgangs auf der Grundlage des Rücksetzzustands-Eingabeanschlusses und des Rücksetz informations-Registers.

Gemäß einem Ausführungsbeispiel der Erfindung enthält das Identifizierer-Einstellregister Register in einer Anzahl entsprechend der der mit dem gemeinsamen Bus verbundenen CPUs, und alle Werte des Identifizierer- Einstellregisters werden auf die CPU-Nummer einer Haupt-CPU gesetzt bei Empfang eines System-Rücksetz signals, und auch nur bei irgendeinem Register, das die individuellen Rücksetzleitungen für die CPU-Hard ware freigeben, werden auf einen Wert von dem gemein samen Bus gesetzt. Daher haben zu einer willkürlichen Zeit alle Register die CPU-Nummer der Haupt-CPU, und bei einem Schreibzyklus werden die Register, bei de nen die individuelle Rücksetzleitung für die CPU- Hardware freigegeben ist, mit den bezeichneten Werten geschrieben, so daß unwirksame Register logisch und elektrisch keinen Änderungen unterworfen sind.

Die Rücksetz-Steuervorrichtung hält die individuellen Rücksetzleitungen der CPU-Hardware entsprechend den CPUs aufrecht, die logisch von dem System zu trennen sind, um freigegeben zu werden. Dieses System kann einfach auf ein System, das Universal-Großintegra tions-Schaltkreise enthält, angewendet werden. Die Rücksetz-Steuervorrichtung überwacht die Durchführung des Einstellvorganges jeder CPU durch den Zeitsper ren-Erfassungsmechanismus und trennt, wenn die Zeit sperre erfaßt wird, danach die CPUs von der Durchfüh rung des Einstellvorganges. Daher werden die CPUs, bei denen während der Einstellung ein Fehler auf tritt, vorübergehend von dem System abgeschnitten, wodurch die fehlerhaften CPUs von dem System getrennt werden, so daß das System automatisch seine Degene rierungsoperation beginnt, so daß das System sicher eine automatische Operation durchführt. Die Rücksetz- Steuervorrichtung steuert eine willkürliche CPU zur Ausführung von Befehlen von derselben Adresse im Festwertspeicher zum Speichern des Initialisierungs programms, indem die individuelle Rücksetzleitung für CPU-Hardware unwirksam gemacht wird. Da alle CPUs von einer derartigen besonderen Adresse starten, können alle CPUs durch einen einzigen Festwertspeicher zum Speichern des Initialisierungsprogramms eingestellt werden, so daß das System kostengünstig ist. Die Rücksetz-Steuervorrichtung steuert eine CPU zum Star ten als eine Haupt-CPU, überwacht die Durchführung des Einstellvorgangs der Haupt-CPU durch den Zeit sperren-Erfassungsmechanismus, und, wenn die Zeit sperre erfaßt wird, versucht wieder die Durchführung des Einstellvorgangs nach der Rücksetzung der gesam ten Hardware mit Ausnahme der Rücksetz-Steuervorrich tung. Daher ist das System in der Lage, einem anoma len Zustand der Hardware zu der Zeit der Zeitsperre des Einstellvorgangs zu entweichen, um die Gewißheit einer erfolgreichen Wiedereinstellung zu erhöhen und die fehlerhaften CPUs leicht zu identifizieren.

Die Haupt-CPU erkennt sich selbst als eine Haupt-CPU, wenn die individuelle Rücksetzleitung für CPU-Hardwa re nur bei einem Bit unwirksam gemacht wird, und er kennt die körperliche CPU-Nummer aus der Position des unwirksamen Bits. Daher wird die Haupt-CPU glatt ein gestellt und das System kann kostengünstig mit weni ger Hardware-Aufwand realisiert werden.

Die Haupt-CPU wählt auf der Grundlage der CPU-Konfi gurationsinformationen in dem nichtflüchtigen Spei cher mit wahlweisem Zugriff CPUs aus, die den Initia lisierungsvorgang als Neben-CPUs starten, bestimmt die bei dem Identifizierer-Einstellregister zu set zende CPU-Nummer und gibt aufeinanderfolgend einen Start für den Initialisierungsvorgang bei jeder Ne ben-CPU mit einer Bestätigung der Beendigung des Vor gangs. Das System kann daher die fehlerhaften CPUs leicht identifizieren mit weniger Hardware-Aufwand. Die Neben-CPU erkennt sich selbst als eine Neben-CPU, wenn die individuelle Rücksetzleitung für CPU-Hardwa re bei 2 Bits oder mehr unwirksam gemacht ist. Daher kann die Neben-CPU glatt und mit weniger Hardware- Aufwand eingestellt werden.

Gemäß einem anderen Ausführungsbeispiel der Erfindung ist ein Multiprozessor-System dadurch gekennzeichnet, daß es weiterhin einen System-Monitor aufweist, der über einen Rücksetz-Kanal zum Übertragen von Daten zu und von der Rücksetz-Steuervorrichtung verbunden ist, mit CPU-Konfigurations-Steuerinformationen zum Zu rückhalten von Fehlerinformationen für jede CPU. Da her können die Aufzeichnungen für die CPUs, bei denen ein Fehler auftritt, in den CPU-Konfigurations-Steu erinformationen gehalten werden, nachdem die Lei stungszuführung zu der Systemtafel abgeschaltet ist, so daß die Aufzeichnungen über die fehlerhaften CPUs allgemein bei den folgenden Einstellvorgängen verwen det werden können, selbst wenn die Leistungszuführung abgeschaltet ist, so daß das System die fehlerhaften CPUs zu jeder Zeit bestätigen kann und mit einer ver kürzten Verarbeitungszeit beim folgenden Zyklus ein gestellt sowie besser gewartet werden kann.

Die Rücksetz-Steuervorrichtung trennt fehlerhafte CPUs von dem System auf der Grundlage der CPU-Konfi gurations-Steuerinformationen, wodurch das System in der Lage ist, von instabilen CPUs getrennt zu werden, indem diese vorher bezeichnet werden, wodurch die Wartung und die Anwendbarkeit des Systems verbessert werden.

Die Rücksetz-Steuervorrichtung überwacht das Lesen der CPU-Konfigurations-Steuerinformationen von dem System-Monitor durch den Zeitsperren-Erfassungsmecha nismus und setzt, wenn die Zeitsperre erfaßt wird, die Durchführung des Einstellvorgangs fort, während angenommen wird, daß alle CPUs normal sind.

Wenn die Zeitspanne erfaßt wird, kann daher durch Fortsetzen des Einstellvorgangs, während alle CPUs als normal betrachtet werden, das System den Ein stellvorgang beenden, selbst wenn ein Fehler bei dem System-Monitor auftritt, und daher kann seine Ver wendbarkeit erhöht werden. Wenn die Zeitsperre erfaßt wird, können daher die Fehlerauftritte der CPUs in den CPU-Konfigurations-Steuerinformationen aufge zeichnet werden. Daher kann durch Zurückhalten der Aufzeichnungen der fehlerhaften CPUs in dem System- Monitor das System diese für den folgenden Einstell vorgang verwenden, selbst wenn die Leistungszuführung abgeschaltet ist, und es kann auch die Zustände der fehlerhaften CPUs zu einem willkürlichen Zeitpunkt bestätigen. Das System kann, da es automatisch solche CPUs von dem folgenden Einstellvorgang abtrennt, eine Wartungsarbeit und seine Zuverlässigkeit verbessern sowie seine Einstellzeit verkürzen.

Die Erfindung wird im folgenden anhand von in den Figuren dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer Informa tionsverarbeitungsvorrichtung als ei nem symmetrischen Mehrprozessorsystem gemäß einem ersten Ausführungsbeispiel nach der Erfindung,

Fig. 2 ein Blockschaltbild einer körperlichen CPU gemäß dem ersten Ausführungsbei spiel nach der Erfindung,

Fig. 3 ein Blockschaltbild eines Identifizie rer-Einstellregisters gemäß dem ersten Ausführungsbeispiel nach der Erfin dung,

Fig. 4 ein Blockschaltbild eines Rücksetz- Informationsregisters gemäß dem ersten Ausführungsbeispiel nach der Erfin dung,

Fig. 5 ein schematisches Diagramm zur Illu strierung des Inhalts von CPU-Konfigu rations-Informationen in einem nicht flüchtigen Speicher mit wahlweisem Zugriff zum Speichern von Systemkon figurations-Informationen gemäß dem ersten Ausführungsbeispiel nach der Erfindung,

Fig. 6 ein Zeitdiagramm, das die Rücksetz zeitpunkte darstellt, wenn die Lei stungszuführung eingeschaltet wird, gemäß dem ersten Ausführungsbeispiel nach der Erfindung,

Fig. 7 ein Flußdiagramm, das den gesamten Fluß der Verarbeitung bei der Initia lisierung des Systems gemäß dem ersten Ausführungsbeispiel nach der Erfindung darstellt,

Fig. 8 ein Flußdiagramm, das einen Auswahl vorgang einer Haupt-CPU darstellt, der durch eine Rücksetz-Steuervorrichtung gemäß dem ersten Ausführungsbeispiel nach der Erfindung durchgeführt wird,

Fig. 9 ein Flußdiagramm, das einen Start ei ner körperlichen CPU und eine Überwa chungsverarbeitung der Zeitsperre, die von der Rücksetz-Steuervorrichtung nach dem ersten Ausführungsbeispiel der Erfindung durchgeführt wird, an zeigt,

Fig. 10 ein Flußdiagramm, das einen Initiali sierungsvorgang der körperlichen CPU gemäß dem ersten Ausführungsbeispiel nach der Erfindung darstellt,

Fig. 11 ein Flußdiagramm, das aufeinanderfol gende Vorgänge der Auswahl, des Starts, der Initialisierung von Neben- CPUs darstellt, die von der Haupt-CPU geleitet werden, gemäß dem ersten Aus führungsbeispiel nach der Erfindung,

Fig. 12 ein Blockschaltbild einer Informa tionsverarbeitungsvorrichtung als ei nem symmetrischen Mehrprozessorsystem gemäß dem zweiten Ausführungsbeispiel nach der Erfindung,

Fig. 13 ein schematische Diagramm, das CPU- Fehlerinformationen in CPU-Konfigura tions-Steuerinformationen gemäß dem zweiten Ausführungsbeispiel nach der Erfindung illustriert,

Fig. 14 ein Flußdiagramm, das den gesamten Fluß der Verarbeitung bei der Initia lisierung des Systems gemäß dem zwei ten Ausführungsbeispiel nach der Er findung darstellt,

Fig. 15 ein Flußdiagramm, das einen internen Initialisierungsvorgang der Rücksetz- Steuervorrichtung und einen Lesevor gang der CPU-Konfigurations-Steuerin formationen gemäß dem zweiten Ausfüh rungsbeispiel nach der Erfindung dar stellt,

Fig. 16 ein Blockschaltbild, das eine Informa tionsverarbeitungsvorrichtung als ein herkömmliches symmetrisches Mehrfach prozessorsystem darstellt, und

Fig. 17 ein Flußdiagramm, das den gesamten Fluß der System-Initialisierungsver arbeitung gemäß dem herkömmlichen Sy stem darstellt.

Beispiel 1

Fig. 1 zeigt ein Blockschaltbild einer Informations verarbeitungsvorrichtung als ein symmetrisches Mehr fachprozessorsystem gemäß dem ersten Ausführungsbei spiel nach der Erfindung. In Fig. 1 bezeichnen die selben Bezugszahlen wie in Fig. 16 dieselben Teile wie beim herkömmlichen System. Die Informationsver arbeitungsvorrichtung 1 ist als ein symmetrisches Mehrfachprozessorsystem ausgebildet, das durch einen gemeinsamen Bus verbunden ist; die Systemtafel 2 dient zum Befestigen mehrerer CPUs und von Steuervor richtungen für Peripheriegeräte, der CPU-Bus 3 ist in der Lage, Daten mit hoher Geschwindigkeit zu übertra gen und ist mit den mehreren CPUs und dem Haupt speicher verbunden; der Hauptspeicher 4 speichert gemeinsame Daten für die mehreren CPUs und die Peri pheriegeräte; die körperlichen CPUs 5a bis 5d, denen logische CPU-Nummern 0 bis 3 zugeordnet sind, sind in der Lage, zu dem CPU-Bus 3 zu übertragen und von die sem zu empfangen.

Die Busbrücke 6 befindet sich zwischen dem CPU-Bus 3 und einem lokalen Bus, der mit Peripheriegeräte-Steu ervorrichtungen verbunden ist; die Busbrücke verhin dert, daß die Hochgeschwindigkeits-Operationen des CPU-Busses durch die Niedriggeschwindigkeits-Opera tionen der Peripheriegeräte-Steuervorrichtungen be einträchtigt werden und bewirkt ein logisches Äquiva lent zwischen beiden Bussen aus der Sicht der körper lichen CPUs 5a bis 5d. Der lokale Bus 7 dient zur Niedriggeschwindigkeits-Datenübertragung und ist mit den Peripheriegeräte-Steuervorrichtungen und derglei chen verbunden; die Peripheriegeräte-Steuervorrich tung 8a bis 8d steuern die Peripheriegeräte und füh ren eine Datenkommunikation mit dem Hauptspeicher 4 durch; die Kathodenstrahlröhre zeigt Operationszustän de und dergleichen an; die Tastatur 10 dient zur Ein gabe von Befehlen in die Informationsverarbeitungs vorrichtung 1; die Floppy-Disk-Einheit 11 dient zum Lesen und Schreiben von Daten auf einer Floppy-Disk; und die Magnetscheiben-Einheit 12 dient zum Speichern des Operationssystems und von Daten mit großer Kapa zität.

Der Festwertspeicher speichert das Initialisierungs programm, um das Programm für die Einstellung des Systems zurückzuhalten, wenn die Leistungszuführung eingeschaltet wird; der nichtflüchtige Speicher mit wahlweisem Zugriff 14 speichert Systemkonfigurations informationen, wie die Nummer von CPUs in der Infor mationsverarbeitungsvorrichtung 1 Konfigurationsin formationen über Peripheriegeräte und dergleichen; der Leistung-ein-Rücksetzgenerator erzeugt ein Lei stung-ein-Rücksetzsignal zum Initialisieren der Hard ware auf der Systemtafel 2, wenn die Leistungszufüh rung eingeschaltet ist; die Leistung-ein-Rücksetz- Signalleitung 23 führt das Leistung-ein-Rücksetzsi gnal von dem Leistung-ein-Rücksetz-Generator 22 zu der Systemtafel 2; die Bezeichnungsleitungen für lo gische CPU-Nummern 24a bis 24d dienen zum Bezeichnen von logischen CPU-Nummern der körperlichen CPUs 5a bis 5d.

Als eine neue Konfiguration des ersten Ausführungs beispiels: individuelle Rücksetzleitungen 25a bis 25d für CPU-Hardware führen Hardware-Rücksetzsignale in dividuell zu den körperlichen CPUs 5a bis 5d; ein Identifizierer-Einstellregister 26 dient zum Setzen logischer CPU-Nummern, die zu den körperlichen CPUs 5a bis 5d geführt wurden; eine Rücksetz-Steuervor richtung 27 steuert das Zurücksetzen individueller Hardware der körperlichen CPUs 5a bis 5d; eine Rück setzzustands-Eingabeschaltung 28 liest den Zustand der individuellen Rücksetzleitungen für CPU-Hardware 25a bis 25d der körperlichen CPUs 5a bis 5d; ein Rücksetz-Informationsregister 29 überträgt von den körperlichen CPUs 5a bis 5d zu der Rücksetz-Steuer vorrichtung 27 Beendigungsberichte über die Initiali sierung der körperlichen CPUs 5a bis 5d und Startan forderungen der ausgewählten körperlichen CPUs 5a bis 5d, ein in der Rücksetz-Steuervorrichtung 27 unterge brachter Zeitsperren-Erfassungsmechanismus 32 über wacht die Beendigung der Initialisierung der körper lichen CPUs 5a bis 5d; eine Systemrücksetz-Anforde rungsleitung 33 erstreckt sich von der Rücksetz-Steu ervorrichtung 27 und dient zum Zurücksetzen der ge samten Hardware auf der Systemtafel 2; ein ODER-Glied 34 bildet eine logische Summe aus der Systemrücksetz anforderung auf der Systemrücksetz-Anforderungslei tung 33 und dem Leistung-ein-Rücksetzsignal auf der Leistung-ein-Rücksetz-Signalleitung 23; eine System rücksetz-Signalleitung 35 führt das Ausgangssignal der ODER-Glieds 34 zu Rücksetzeingängen der gesamten Hardware der Systemtafel 2.

Fig. 2 ist ein Blockschaltbild, das die innere Aus bildung der in Fig. 1 dargestellten körperlichen CPUs 5a bis 5d zeigt. In Fig. 2 ist die Zahl 5 das allge meine Bezugszeichen für die körperlichen CPUs 5a bis 5d; ein Prozessor 51 zum Verarbeiten von Daten ist aus einem Universal-Mikroprozessor gebildet, der bei spielsweise bei Personalcomputern verwendet wird, und der Prozessor 51. initialisiert den inneren Zustand durch die individuellen Rücksetzleitungen für CPU- Hardware 25 (allgemeines Bezugszeichen für 25a bis 25d) und beginnt die Ausführung von Befehlen von ei ner besonderen Adresse zu einer Zeit, zu der das Si gnal unwirksam wird. Die Startadresse ist gemeinsam für alle körperlichen CPUs 5a bis 5d. Eine Unterbre chungs-Steuervorrichtung 52 steuert Unterbrechungs anforderungen von außen und überträgt eine einzige Unterbrechungsanforderung zu dem Prozessor 51; ein Sekundär-Cache-Speicher 53 entspricht Hochgeschwin digkeits-Datenanforderungen von dem Prozessor 51 durch vorübergehendes Speichern der Daten des Haupt speichers 4; eine CPU-Steuervorrichtung 54 steuert die Schnittstellen-Verarbeitung für den CPU-Bus 3 und steuert die Hardware in den körperlichen CPUs 5a bis 5d, und sie führt eine Datenübertragungs-Verarbeitung auf dem CPU-Bus 3 in Verbindung mit den logischen CPU-Nummern durch, die durch die Bezeichnungsleitun gen für logische CPU-Nummern 24 (allgemeines Bezugs zeichen für 24a bis 24d) bezeichnet wurden. Ein Pro zessorbus 55 dient zur Hochgeschwindigkeits-Daten übertragung in den körperlichen CPUs 5a bis 5d.

Obgleich der Prozessor 51, die Unterbrechungs-Steuer vorrichtung 52, der Sekundär-Cache-Speicher 53 und die CPU-Steuervorrichtung 54 aus Universal-Großinte grations-Schaltungen hergestellt sind, sind die kör perlichen CPUs 5a bis 5d logisch von dem CPU-Bus 3 abgeschnitten, indem die Datenübertragung zu dem CPU- Bus 3, die Datenausgabe und dergleichen vollständig unwirksam gemacht werden, weil durch Zurückhalten der Rücksetzleitungen für individuelle CPU-Hardware 25 die Rücksetz-Eingangsanschlüsse freigehalten werden, wodurch die Großintegrations-Schaltungen logisch in einem Anfangszustand festgehalten werden.

Fig. 3 ist ein Blockschaltbild, das die Funktionen des in Fig. 1 gezeigten Identifizierer-Einstellregi sters 26 beschreibt. In Fig. 3 ist illustriert, daß der gesamte Registerinhalt anfänglich durch die Sy stemrücksetz-Signalleitung 35 auf Null als die logi sche CPU-Nummer der Haupt-CPU gesetzt wird, und daß Eingangsdaten von dem lokalen Bus 7 in dem Register bereich gesetzt werden, in welchem die individuelle Rücksetzleitung 25 für CPU-Hardware freigegeben ist. In diesem Ausführungsbeispiel ist ein 2-Bit-Register für jede körperliche CPU 5a bis 5d vorgesehen, wo durch es möglich ist, vier Arten der CPU-Nummern zu bezeichnen und ein Zugriff als ein 1-Bit-Register von dem lokalen Bus 7 erfolgen kann. Der bei jedem Regi ster gezeigte Eingangsanschluß D ist ein Datenein gangsanschluß, der mit dem lokalen Bus 7 verbunden ist und nur Einstellanforderungen von Eingabedaten empfängt, wenn der entsprechende Eingangsanschluß E freigegeben ist. Somit kann eine der körperlichen CPUs 5a bis 5d eingestellt werden durch einen Grup penschreibvorgang, der durch eine Byte-Einheit durch geführt wird, wobei nur die CPU-Nummern der anderen der physikalischen CPUs 5a bis 5d außer Betrieb sind, und verhindert werden kann, daß die Daten entspre chend den körperlichen CPUs 5a bis 5d in Betrieb sich logisch und elektrisch ändern.

Fig. 4 ist ein Blockschaltbild, das eine Ausbildung des in Fig. 1 gezeigten Rücksetz-Informationsregi sters 29 darstellt. In Fig. 4 ist illustriert, daß der gesamte Registerinhalt anfänglich durch die Sy stemrücksetz-Signalleitung 35 auf Null gesetzt ist, daß ein willkürliches Register von der körperlichen CPUs über den lokalen Bus 7 gelesen oder geschrieben werden kann, und daß jedes Bit von der Rücksetz-Steu ervorrichtung 27 gelesen wird. Die oberen vier Bits aus den Bits jedes Registers sind Bits für die Anfor derung des Starts der körperlichen CPU 5a bis 5d, die durch die Rücksetz-Steuervorrichtung 27 aus den kör perlichen CPUs 5a bis 5d ausgewählt wurde. Wenn ein Bit entsprechend der ausgewählten körperlichen CPU 5a bis 5d auf den Wert Null gesetzt wird, startet die Rücksetz-Steuervorrichtung 27 die entsprechenden kör perlichen CPUs 5a bis 5d, indem die zu der entspre chenden körperlichen CPU 5a bis 5d geführte Rücksetz leitung für individuelle CPU-Hardware unwirksam ge macht wird. Andererseits dienen die unteren vier Bits zum Berichten der Beendigung der Initialisierung der ausgewählten körperlichen CPU 5a bis 5d zu der Rück setz-Steuervorrichtung 27. Die Rücksetz-Steuervor richtung 27 beendet die Operation des Zeitsperren- Erfassungsmechanismus 32, indem ein Bit der entspre chenden körperlichen CPU 5a bis 5d auf den Wert 1 gesetzt wird.

Fig. 5 ist ein Diagramm, das einen Teil bezüglich der CPU-Konfigurationsinformationen in dem Inhalt des in Fig. 1 gezeigten nichtflüchtigen Speichers mit wahl weisem Zugriff 14 zum Speichern von System-Konfigura tionsinformationen darstellt. Jede Information zeigt den Montage- oder Schaltungszustand der entsprechen den körperlichen CPU 5a bis 5d. Dieses Beispiel zeigt, daß nur die körperliche CPU 5d im abgekoppel ten Zustand ist. Im allgemeinen werden die Daten ver wendet zum Unterbinden des Starts einer unnötigen Initialisierung, Entfernung von der Systemoperation und dergleichen, indem die körperliche CPU, die kör perlich nicht montiert ist, als abgekoppelt bezeich net wird, und selbst wenn die CPU montiert ist, kann die körperliche CPU, die als abgekoppelt bezeichnet ist, nicht verwendet werden, wenn das System arbei tet. Die Daten können nur geändert werden, indem ein Programm zur Änderung der Konfigurationsinformations registrierung bezüglich irgendeiner körperlichen CPU 5a bis 5d durchgeführt wird.

Bezugnehmen auf ein in Fig. 6 gezeigtes Zeitdiagramm und in den Fig. 7 bis 11 gezeigte Flußdiagramme wird die Arbeitsweise der Informationsverarbeitungsvor richtung gemäß dem Ausführungsbeispiel beschrieben. Fig. 6 ist ein Zeitdiagramm, das die Arbeitsweise der Hardware zwischen Zeitpunkten unmittelbar nach dem Einschalten der Leistungszuführung und dem Start der Haupt-CPU zeigt.

In Fig. 6 ist illustriert, daß die Leistung zu den körperlichen CPUs 5a bis 5d geliefert wird durch Ein schalten der Leistungszuführung zum Zeitpunkt t1, wodurch die Busanforderung zu dem CPU-Bus 3 in einen unbestimmten Zustand gebracht wird, und daß alle Bu sanforderungen unwirksam werden als eine Folge, daß, nachdem die Leistung-ein-Rücksetz-Signalleitung 23 freigegeben wird, die Hardware der Rücksetz-Steuer vorrichtung 27 initialisiert wird, wodurch die Rück setzleitung für individuelle CPU-Hardware 25 freige geben wird. Wenn der Leistung-ein-Rücksetzvorgang zum Zeitpunkt t7 unwirksam wird, startet die Rücksetz- Steuervorrichtung 27 den Einstellvorgang.

In diesem Ausführungsbeispiel wählt die Rücksetz- Steuervorrichtung 27 die körperliche CPU 5a als Haupt-CPU aus und macht die entsprechende Rücksetz leitung für individuelle CPU-Hardware 25a zum Zeit punkt t11 unwirksam, wodurch sie zum Zeitpunkt t13 die Busanfrage zu dem CPU-Bus 3 vornimmt, weil die gestartete körperliche CPU 5a die Befehle aus der vorbestimmten Befehlsadresse liest. Die Busanforde rung wird im Zeitpunkt t1 unwirksam gemacht in Abhän gigkeit vom Empfang der Anforderung, und dann beginnt die körperliche CPU 5a, die Befehle zu lesen.

Fig. 7 ist ein Flußdiagramm, das den gesamten Fluß der Systeminitialisierungsverarbeitung nach dem er sten Ausführungsbeispiel zeigt; Fig. 8 ist ein Fluß diagramm, das die Auswahlverarbeitung einer Haupt- CPU, die von der Rücksetz-Steuervorrichtung 27 gelei tet wird, und Einzelheiten des Schrittes 4A in Fig., 7 zeigt. Fig. 9 ist ein Flußdiagramm, das die aufein anderfolgenden Verarbeitungsflüsse von Start, Über wachen der Zeitsperre und Verarbeiten der Zeitsperre der körperlichen CPUs 5a bis 5d, die von der Rück setz-Steuervorrichtung 27 geleitet wird, zeigt, und weiterhin die Arbeitsweise der Rücksetz-Steuervor richtung 27 entsprechend der Zeitsperren-Verarbeitung der Schritte A5, bis A7, A10 bis A14 und A15 bis A18 in Fig. 7 zeigt. Fig. 10 ist ein Flußdiagramm, das die Initialisierungsverarbeitung der körperlichen CPUs 5a bis 5d und weiterhin die Initialisierungsver arbeitungen der Haupt-CPU und der Neben-CPUs insge samt zeigt. Jede CPU startet die Verarbeitung von derselben Befehlsadresse, wenn sie gestartet wird, und erkennt sich selbst als Haupt-CPU oder als Neben- CPU entsprechend dem Flußdiagramm. Fig. 11 ist ein Flußdiagramm, das aufeinanderfolgend Verarbeitungen der Auswahl und des Starts der Neben-CPUs, geleitet von der Haupt-CPU, und den Bericht über die Beendi gung der Initialisierungsverarbeitung der Neben-CPUs zu der Rücksetz-Steuervorrichtung 27 zeigt, und wei terhin die Verarbeitungen der Haupt-CPU entsprechend den Schritten A10 bis A14 in Fig. 7 zeigt.

Bezugnehmend auf das Flußdiagramm in Fig. 7 wird ein Vorgang nach dem Einschalten der Energiezuführung von der Beendigung der Initialisierung der Systemtafel 2 bis zum Beginn des Ladens eines anfänglichen Pro gramms beschrieben. Beim Einschalten der Leistungs zuführung wird die Leistung zu der gesamten Hardware der in Fig. 1 gezeigten Systemtafel 2 geliefert (Schritt A1, äquivalent zur Zeit t1 in Fig. 6). Wenn die Leistungszuführung eingeschaltet ist, gibt der Leistung-ein-Rücksetz-Generator 22 die Leistung-ein- Rücksetz-Signalleitung 23 frei, wie zur Zeit t2 in Fig. 6 gezeigt ist. Durch Freigeben der Leistung-ein- Rücksetz-Signalleitung 23 wird die gesamte Hardware auf der Systemtafel 2 in einen minimalen Anfangs zu stand versetzt, in welchem die körperlichen CPUs 5a bis 5d in der Lage sind, die Initialisierungsverar beitung zu beginnen (Schritt A2).

Zu dieser Zeit werden alle Bits des in Fig. 3 gezeig ten Identifizierer-Einstellregisters 26 auf Null ge setzt, wodurch die logischen CPU-Nummern aller kör perlichen CPUs 5a bis 5d mit Null als der logischen CPU-Nummer der Haupt-CPU bezeichnet werden. Zusätz lich werden alle Bits des in Fig. 4 gezeigten Rück setz-Informationsregisters 29 auf Null gesetzt, wo durch alle Startanforderungen und Berichte über die Beendigung der Initialisierungsverarbeitung der kör perlichen CPUs 5a bis 5d unwirksam gemacht werden.

Die Rücksetz-Steuervorrichtung 27 empfängt ein Frei gabesignal an ihrem Rücksetzeingang von der Leistung ein-Rücksetz-Signalleitung 23 und gibt alle Rücksetz leitungen 25a bis 25d für individuelle CPU-Hardware frei, wie zur Zeit t3 in Fig. 6 gezeigt ist. Entspre chend diesem Vorgang initialisieren die in Fig. 2 gezeigten körperlichen CPUs 5a bis 5d den eingebauten Prozessor 51, die Unterbrechungs-Steuervorrichtung 52, den Sekundär-Cache-Speicher 53 und die CPU-Steu ervorrichtung 54, und werden logisch von dem CPU-Bus 3 getrennt.

Weiterhin wird, wie durch die Zeit t4 in Fig. 6 ge zeigt ist, die Busanforderung zu dem CPU-Bus 3 un wirksam gemacht. Wie in Fig. 6 für die Zeit nach der Zeit t4 gezeigt ist, hält die Rücksetz-Steuervorrich tung 27 die Rücksetzleitungen 25a bis 25d für indivi duelle CPU-Hardware auf dem Freigabepegel, bis die zu startende körperliche CPU 5a bis 5d bestimmt ist, wodurch die körperlichen CPUs 5a bis 5d logisch von dem CPU-Bus 3 getrennt werden. Als eine Folge stellt sich das System, wenn eine CPU nicht als eine zu startende körperliche CPU ausgewählt ist, selbst ein mit einem Zustand, in welchem die CPUs degeneriert sind. Wie zur Zeit t7 in Fig. 6 gezeigt ist, beginnt dann die Rücksetz-Steuervorrichtung 27 die Initiali sierung von internen Zuständen zu einer Zeit, zu der die Leistung-ein-Rücksetz-Signalleitung 23 unwirksam gemacht ist. Insbesondere werden die CPU-Fehlerauf zeichnungen der körperlichen CPUs 5a bis 5d als in terne Variablen insgesamt auf "normal" eingestellt, und die Rücksetz-Steuervorrichtung 27 bereitet die Auswahl der Haupt-CPU vor (Schritt A3).

Dann bestimmt die Rücksetz-Steuervorrichtung 27 die Haupt-CPU auf der Grundlage der CPU-Fehleraufzeich nungen entsprechend dem folgenden, in Fig. 8 gezeig ten Flußdiagramm. Obgleich zu einer Zeit direkt nach der Einschaltung der Energiezuführung, da alle CPU- Fehleraufzeichnungen im Schritt A3 auf "normal" ge setzt sind, die körperliche CPU 5a, die der logischen CPU-Nummer Null zugewiesen ist, als die Haupt-CPU ausgewählt ist, wird nach der Initialisierungs-Zeit sperren-Verarbeitung der Haupt-CPU, die wie nachfol gend beschrieben vom Schritt A15 startet, da fehler hafte CPUs mit einer "Fehleraufzeichnung" gesetzt sind, eine normale CPU als Haupt-CPU ausgewählt, und das System versucht wieder die Initialisierung der Haupt-CPU (Schritt A4).

Die Rücksetz-Steuervorrichtung 27 beginnt mit dem Unwirksammachen nur der Rücksetzleitung 25 für indi viduelle CPU-Hardware entsprechend der im obigen Schritt A4 als Haupt-CPU ausgewählten körperlichen CPU. In dem in Fig. 6 gezeigten Ausführungsbeispiel wählt die Rücksetz-Steuervorrichtung 27 die körperli che CPU 5a als die Haupt-CPU aus, macht die Rücksetz leitung 25a für individuelle CPU-Hardware zur Zeit t11 unwirksam und überwacht die Verarbeitungszeit der Initialisierung der körperlichen CPU 5a durch den Zeitsperren-Erfassungsmechanismus 32. Der Prozessor 51 in der körperlichen CPU 5a liefert zur Zeit T13 in Fig. 6 die Busanforderung zum Auslesen des ersten Befehls des Initialisierungsprogramms aus der vorbe stimmten Befehlsadresse in dem Festwertspeicher 13 zum Speichern des Initialisierungsprogramms (Schritt A5).

Zu dieser Zeit erkennt gemäß dem Zeitdiagramm in Fig. 6 die körperliche CPU 5a, die von der Rücksetz-Steu ervorrichtung 27 als die Haupt-CPU ausgewählt wurde, sich selbst als die Haupt-CPU entsprechend dem nach folgend beschriebenen, in Fig. 10 gezeigten Flußdia gramm, und sie führt die Einstellung der Hardware auf der Systemtafel 2 durch, nachdem sie die eigene in terne Hardware eingestellt hat. Durch die Beendigung der Verarbeitung dieses Schrittes A6 können der Hauptspeicher 4 und die Peripheriegeräte-Steuervor richtungen 8 (allgemeines Bezugszeichen für 8a bis 8d) normal verwendet werden. Wenn die Initialisieu rungsverarbeitung als normal beendet ist, setzt die Haupt-CPU 5a die Informationen in dem Rücksetz-Infor mationsregister 29 und berichtet die Beendigung der Verarbeitung durch das Rücksetz-Informationsregister 29 zu der Rücksetz-Steuervorrichtung 27, und hierauf beendet die Rücksetz-Steuervorrichtung 27 die Über wachung durch den Zeitsperren-Erfassungsmechanismus 32 (Schritt A6).

Die Rücksetz-Steuervorrichtung 27 überwacht die Ver arbeitungszeit der Initialisierung der Haupt-CPU durch den Zeitsperren-Erfassungsmechanismus 32, und wenn die Beendigung der Verarbeitung nicht innerhalb einer vorbestimmten Zeit von der Haupt-CPU 5a über das Rücksetz-Informationsregister 29 berichtet wird, erfaßt die Rücksetz-Steuervorrichtung 27 die Zeit sperre und beginnt die Verarbeitung der Zeitsperre (Schritt A7). Die Haupt-CPU 5a wiederholt aufeinand erfolgend die Initialisierungsverarbeitungen für die Neben-CPUs für die verbleibenden körperlichen CPUs 5a bis 5d, während eine nach der anderen die Beendigung bestätigt. Wenn demgemäß die Initialisierung der Ne ben-CPUs nachher erfolglos ist, kann leicht beurteilt werden, welche CPU den Grund bildet (Schritt A8).

Die Haupt-CPU 5a bestätigt die Beendigung der Initia lisierung aller Neben-CPUs und weiß, wieviele Neben- CPUs schließlich verwendbar sind. Das System beginnt dann mit dem Laden von anfänglichen Programmen entwe der von der Floppy-Disk-Einheit 11 oder der Magnet scheiben-Einheit 12. Das Betriebssystem wird durch diesen Vorgang eingestellt und die Informationsver arbeitungsvorrichtung beginnt mit der Systemoperation (Schritt A9).

Die Haupt-CPU 5a wählt die körperlichen CPUs aus, bei denen die Initialisierungsverarbeitung als den Neben- CPUs begonnen werden soll, auf der Grundlage der CPU- Konfigurationsinformationen in dem in Fig. 5 gezeig ten nichtflüchtigen Speicher 14 mit wahlweisem Zu griff zum Speichern von System-Konfigurationsinforma tionen, und speichert die logische CPU-Nummer, um diese in dem Identifizierer-Einstellregister 26 zu setzen. Nachdem ein Beendigungs-Kennzeichen im Haupt speicher 4 zum Empfang des Berichts über die Beendi gung der Initialisierung von den Neben-CPUs zurückge setzt ist, befiehlt die Haupt-CPU 5a der Rücksetz- Steuervorrichtung 27 über das Rücksetz-Informations register 29, die körperliche CPU zu starten (Schritt A10).

Wenn der Rücksetz-Steuervorrichtung 27 von der Haupt- CPU über das Rücksetz-Informationsregister 29 befoh len ist, die körperliche CPU zu starten, prüft die Rücksetz-Steuervorrichtung 27 die CPU-Fehlerinforma tionen als eine interne Variable. Wenn die körperli che CPU sich als fehlerhaft erweist, urteilt die Rücksetz-Steuervorrichtung 27, daß die körperliche CPU nicht starten kann, und beendet den Start der körperlichen CPU, indem die Rücksetzleitung 25 für individuelle CPU-Hardware unwirksam gemacht wird. Andererseits überwacht die Haupt-CPU, nachdem der Start der körperlichen CPU durch das Rücksetz-Infor mationsregister 29 befohlen wurde, den Zustand der Rücksetzleitungen 25 für individuelle CPU-Hardware entsprechend den von der Rücksetzzustands-Eingabe schaltung 28 ausgewählten körperlichen CPUs, und wenn sie nicht innerhalb einer vorbestimmten Zeit unwirk sam wird, urteilt die Haupt-CPU, daß die körperliche CPU fehlerhaft war und bewegt die Initialisierungs verarbeitung zu der nächsten körperlichen CPU (A11).

Die Rücksetz-Steuervorrichtung 27 urteilt, daß die körperlichen CPUs, die den Startbefehl von der Haupt- CPU empfangen haben, in der Lage sind zu starten, und startet die körperlichen CPUs, indem die entsprechen den Rücksetzleitungen 25 für individuelle CPU-Hardwa re unwirksam gemacht werden. Darüber hinaus überwacht die Rücksetz-Steuervorrichtung 27 die Initialisie rungsverarbeitung der Neben-CPUs durch den Zeitsper ren-Erfassungsmechanismus 32 (Schritt A12).

Die Neben-CPUs erkennen sich selbst als Neben-CPUs gemäß dem Flußdiagramm nach Fig. 10, führen die In itialisierungsverarbeitung für Neben-CPUs durch und berichten die Beendigung an die Haupt-CPU durch Set zen des Beendigungs-Kennzeichens im Hauptspeicher 4. Die Haupt-CPU, die den Bericht empfangen hat, teilt dann der Rücksetz-Steuervorrichtung 27 durch das Rücksetz-Informationsregister 29 die Beendigung der Initialisierung der körperlichen CPU mit, und die Rücksetz-Steuervorrichtung 27 stoppt die Überwachung durch den Zeitsperren-Erfassungsmechanismus 32 (Schritt A13).

Die Rücksetz-Steuervorrichtung 27 überwacht die Ver arbeitungszeit für die Initialisierung der Neben-CPUs durch den Zeitsperren-Erfassungsmechanismus 32, und wenn die Beendigung der Verarbeitung nicht innerhalb einer vorbestimmten Zeit durch das Rücksetz-Informa tionsregister 29 von der Haupt-CPU 5a, welche den Beendigungsbericht für die Initialisierung der Neben- CPUs erhalten hat, mitgeteilt wird, erfaßt die Rück setz-Steuervorrichtung 27 die Zeitsperre und beginnt die Verarbeitung der Zeitsperre (Schritt A14).

Die Rücksetz-Steuervorrichtung 27, die die Zeitsperre erfaßt hat, zeichnet "Fehler" in der CPU-Fehlerauf zeichnung als interne Variable der körperlichen CPU auf, die gerade vorher gestartet wurde (Schritt A14).

Die Rücksetz-Steuervorrichtung 27 gibt durch Freigabe der Systemrücksetz-Anforderungsleitung 33 die System rücksetz-Signalleitung 35 frei, wodurch alle Hardwa re-Rücksetzeingänge der Systemtafel 2 freigegeben werden. Wenn die Zeitsperre auftritt, ist das ganze System mit Ausnahme der Rücksetz-Steuervorrichtung 27 in einer Situation, daß eine gewöhnliche Operation nicht erwartet werden kann, da angenommen wird, daß entweder der CPU-Bus 3 oder der lokale Bus 7 durch fehlerhafte CPUs oder dergleichen besetzt sind. Dem gemäß wird für die gesamte Hardware gefordert, daß sie zu einer Zeit initialisiert wird, zu der die Rücksetz-Steuervorrichtung 27 die Systemrücksetzan forderung liefert (Schritt A16). Die gesamte Hardware der Systemtafel 2 wird in den Anfangszustand zurück gesetzt unmittelbar nach dem Leistung-ein-Rücksetz vorgang (Schritt A17).

Die Rücksetz-Steuervorrichtung 27 initialisiert alle körperlichen. CPUs 5a bis 5d, indem alle Rücksetzlei tungen 25a bis 25d für individuelle CPU-Hardware freigegeben werden, und trennt sie logisch von dem CPU-Bus 3. Nach der Beendigung dieses Vorgangs ver sucht die Rücksetz-Steuervorrichtung 27 wieder die Auswahlverarbeitung der Haupt-CPU im Schritt A4. Die obige Verarbeitung wird in gleicher Weise während des Initialisierungsprozesses der Neben-CPUs durchge führt, so daß, selbst wenn die fehlerhaften Neben- CPUs den CPU-Bus 3 besetzen, die Verarbeitung des Einstellvorganges wieder versucht werden kann durch Freigabe des besetzten Zustands (Schritt A18).

Unter Bezugnahme auf die Flußdiagramme nach den Fig. 8 bis 11 werden Einzelheiten der Hauptverarbeitung der in Fig. 7 gezeigten grundlegenden Verarbeitung für die Systeminitialisierung beschrieben. Das Fluß diagramm nach Fig. 8 zeigt die Auswahlverarbeitung der Haupt-CPU durch die Rücksetz-Steuervorrichtung 27 entsprechend Schritt A4 in Fig. 7. Hier wählt die Rücksetz-Steuervorrichtung 27 eine Haupt-CPU auf der Grundlage der CPU-Fehleraufzeichnungen als interne Variable. Die CPU-Fehleraufzeichnungen werden alle im Schritt A3 in Fig. 7 auf "normal" gesetzt und es wer den die entsprechenden körperlichen CPUs als fehler haft zu einer Zeit der Zeitsperrenerfassung aufge zeichnet. Die Rücksetz-Steuervorrichtung 27 kann sich von den fehlerhaften CPUs von der Auswahl der Haupt- CPU befreien zu einer Zeit des Wiederversuchs durch Verwendung der Variablen.

Die Rücksetz-Steuervorrichtung 27 initialisiert die Hinweismarken der CPU-Fehleraufzeichnungen zu Null, wie in Fig. 8 gezeigt ist (Schritt B1) und prüft den Zustand in den CPU-Fehleraufzeichnungen der körperli chen CPUn, deren logische-CPU-Nummer gleich n ist (Schritt B2). Wenn sich die körperliche CPUn in einem Fehlerzustand befindet, prüft die Hinweismarke n den Zustand der nächsten körperlichen CPU (Schritte B3, B5, B2). Im Gegensatz dazu wird, wenn die körperlich CPUn im Schritt B3 als "normal" bestätigt wird, die körperliche CPU als Haupt-CPU ausgewählt und das Sy stem beendet die Verarbeitung (Schritt B4).

Das Flußdiagramm nach Fig. 9 zeigt aufeinanderfolgen de Verarbeitungen für den Start und die Zeitsperre der körperlichen CPUs durch die Rücksetz-Steuervor richtung 27. Obgleich der Beginn der Verarbeitung entweder dem Schritt A5 oder dem Schritt A10 in Fig 7 entspricht, zeigt Fig. 9 aufeinanderfolgende Verar beitungen der Rücksetz-Steuervorrichtung 27, in wel chen der Schritt der Startpunkt ist. Zuerst empfängt die Rücksetz-Steuervorrichtung 27 die Startanforde rung der körperlichen CPUn von der Haupt-CPU durch das Rücksetz-Informationsregister (Schritt C1) und prüft durch die CPU-Fehleraufzeichnungen, ob die kör perliche CPUn "normal" oder "Fehler" ist (Schritt C2). Wenn die körperliche CPUn "Fehler" ist, wird die körperliche CPUn nicht gestartet und die Verarbeitung ist beendet.

Zu dieser Zeit, nach der Übertragung der Startanfor derung durch das Rücksetz-Informationsregister 29, überwacht die Haupt-CPU das Unwirksamwerden der Rück setzleitungen 25 für individuelle CPU-Hardware für die körperliche CPUn durch die Rücksetzzustands-Ein gabeschaltung 28 und erkennt die körperliche CPUn als "Fehler" durch Erfassen der Zeitsperre. Durch die obige Verarbeitung hält die Rücksetz-Steuervorrich tung 27 die Rücksetzleitungen für individuelle CPU- Hardware entsprechend den fehlerhaften CPUs im Frei gabezustand und trennt die fehlerhaften CPUs logisch von dem CPU-Bus 3 (Schritt C3).

Wenn die körperliche CPUn "normal" ist, beginnt die Rücksetz-Steuervorrichtung 27 die Überwachung der Initialisierungsverarbeitung der körperlichen CPUs durch den Zeitsperren-Erfassungsmechanismus 32. In dem Fall des Starts der Haupt-CPU entsprechend Schritt A5 in Fig. 7 beginnt die Verarbeitung an die sem Schritt (Schritt C4). Die CPU wird gestartet, indem die Rücksetzleitungen 25 für individuelle CPU- Hardware der körperlichen CPUn unwirksam gemacht wer den. Die körperliche CPUn beginnt die Initialisie rungsverarbeitung von einer vorbestimmten Befehls adresse aus und liest die Beendigungsbericht der In itialisierung der körperlichen CPUn aus dem Rücksetz informationsregister 29. Der Beendigungsbericht wird von der Haupt-CPU durchgeführt in dem Fall der In itialisierung entweder der Haupt-CPU oder der Neben- CPU (Schritt C6). Die Rücksetz-Steuervorrichtung 27 urteilt, ob der Beendigungsbericht über die Initiali sierung der körperlichen CPUn existiert, anhand der durch das Rücksetz-Informationsregister 29 gelesenen Daten (Schritt C7). Während der Beendigungsbericht über die Initialisierung der körperlichen CPUn bestä tigt wird, stoppt die Rücksetz-Steuervorrichtung 27 die Überwachung durch den Zeitsperren-Erfassungsme chanismus 32. Dann wartet die Rücksetz-Steuervorrich tung 27 auf die Startanforderung der nächsten Neben- CPU von der Haupt-CPU (Schritt C8).

Wenn der Beendigungsbericht über die Initialisierung der körperlichen CPUn nicht geliefert wird, wird die Zeitsperre bei dem Zeitsperren-Erfassungsmechanismus 32 geprüft. Wenn die Zeitsperre erfaßt wird, wird die Zeitsperrenverarbeitung wie bei Schritt C10 und dar unter gestartet, und wenn die Zeitsperre noch nicht erfaßt wird, wiederholt die Verarbeitung die Schritte C6, C7 bis der Beendigungsbericht empfangen wird (Schritt C9). Das heißt, die Rücksetz-Steuervorrich tung 27 zeichnet die körperliche CPUn als "Fehler" in den CPU-Fehleraufzeichnungen auf und führt dann die äquivalente Verarbeitung wie bei Schritt A15 in Fig. 7 durch (C10). Dann wird die gesamte Hardware auf der Systemtafel 2 mit Ausnahme der Rücksetz-Steuervor richtung 27 initialisiert, indem die Systemrücksetz- Anforderungsleitung 33 freigegeben wird (Schritt C11). Alle körperlichen CPUs 5a bis 5d werden initia lisiert, indem die Rücksetzleitungen 25a bis 25d für individuelle CPU-Hardware freigegeben werden, und sie werden logisch von dem CPU-Bus 3 getrennt. Die Rück setz-Steuervorrichtung 27 führt dann wieder die Aus wahlverarbeitung der Haupt-CPU im Schritt A4 in Fig. 7 durch (Schritt C12).

Das Flußdiagramm nach Fig. 10 zeigt eine Initialisie rungsverarbeitung der körperlichen CPUs 5a bis 5d. Dieses Programm ist in dem Festwertspeicher 13 zum Speichern des Initialisierungsprogramms gespeichert und es wird von einer vorbestimmten Befehlsadresse aus ausgeführt, indem die zu den körperlichen CPUs 5a bis 5d führenden Rücksetzleitungen 25 für individuel le CPU-Hardware unwirksam gemacht werden. Demgemäß wird die Verarbeitung von demselben Schritt aus ge startet sowohl in dem Fall der Haupt-CPU als auch in dem Fall der Neben-CPUs, und sie wird dann auf dem Weg zu der Verarbeitung für die Haupt-CPU und für die Neben-CPUs getrennt auf der Grundlage der Informatio nen von der Rücksetzzustands-Eingabeschaltung 28.

In diesem Zustand ist das- System noch nicht vollstän dig eingestellt und da es vorhergesehen werden kann, daß der Hauptspeicher 4 nicht verwendet werden kann, wird eine minimale Hardware in der eigenen CPU in itialisiert, damit das System die folgende Verarbei tung durchführen kann (Schritt D1). Als nächstes wird der Zustand der Rücksetzleitungen 25 für indivi duelle CPU-Hardware von der Rücksetzzustands-Eingabe schaltung 28 gelesen (Schritt D2). Gemäß dem Zustand der Unwirksamkeit der Rücksetzleitungen 25 für indi viduelle CPU-Hardware wird sie, wenn nur eine Leitung (oder ein Bit) unwirksam sind, als Haupt-CPU festge stellt, und wenn zwei oder mehr Leitungen (zwei oder mehr Bits) unwirksam sind, wird sie als die Neben-CPU festgestellt (Schritt D3).

Wenn es die Haupt-CPU ist, erkennt die körperliche CPU, daß ihre eigene körperliche CPU-Nummer gleich n ist aus der Bit-Position der Rücksetzleitungen 25 für individuelle CPU-Hardware, bei denen nur ein Bit un wirksam ist entsprechend der die Rücksetzleitungen 25 für individuelle CPU-Hardware überwachenden Rücksetz zustands-Eingabeschaltung 28 (Schritt D4), und liest dann die CPU-Konfigurationsinformationen aus dem nichtflüchtigen Speicher 14 mit wahlweisem Zugriff zum Speichern von Systemkonfigurationsinformationen, um ihren eigenen Zustand zu prüfen. Zu dieser Zeit kann die körperliche CPU von dem System getrennt sein durch Bezeichnung der Unabhängigkeit auf den CPU-Kon figurationsinformationen während der Montage aus dem Grund, daß die Operation instabil ist (Schritt D5).

Das System beurteilt den Zustand der körperlichen CPU aus den CPU-Konfigurationsinformationen (Schritt D6), und wenn sie als angeschlossen (On-line) erkannt wird, führt das System die Einstellung der gesamten Hardware mit Ausnahme der Neben-CPUs durch. Durch diese Operation werden der Hauptspeicher 4, die Peri pheriegeräte-Steuervorrichtungen 8 und dergleichen verfügbar (Schritt D7). Wenn sie als abgekoppelt (Off- line) erkannte wird, führt das System einen "HALT"- Befehl aus und beendet den Vorgang. Als ein Ergebnis erfaßt die Rücksetz-Steuervorrichtung 27 die Zeit sperre und hält die körperliche CPUn aus der folgen den Verarbeitung der Einstellung heraus. Die Rück setz-Steuervorrichtung 27 initialisiert das gesamte System einmal und beginnt dann wieder die Verarbei tung des Einstellvorgangs von der Auswahl der Master- CPU (Schritt D8).

Nach dem Schritt D7 teilt das Rücksetz-Informations register 29 der Rücksetz-Steuervorrichtung 27 die Beendigung der Initialisierung der Haupt-CPU mit. Die Rücksetz-Steuervorrichtung 27 hält die Überwachung der Zeitsperre durch den Zeitsperren-Erfassungsmecha nismus 32 nach Empfang der Mitteilung an (Schritt D9). Um die Verarbeitung der Initialisierung der Ne ben-CPUs zu starten, wird ein Wert 1 als interne Va riable an der logischen CPU-Nummer-Variablen m ge speichert, und eine in bezug auf die im Schritt D4 erkannte körperliche CPU-Nummern ihrer eigenen CPU nächste körperliche CPU-Nummer wird an der körperli chen CPU-Nummer-Variablen n gespeichert. Diese Opera tion ermöglicht dem System eine Vorbereitung, so daß die logische CPU-Nummer m, die von eins startet, auf einanderfolgend von der körperlichen CPU mit einer körperlichen CPU-Nummer als nächste zu der ihrer ei genen CPU zugewiesen wird (Schritt D10).

Wenn sie sich andererseits selbst als die Neben-CPU erkennt, initialisiert die körperliche CPU nur die Hardware ihrer eigenen CPU (Schritt D11), setzt das Beendigungskennzeichen im Hauptspeicher 4 und teilt die Beendigung der Initialisierung der Haupt-CPU mit (Schritt D12). Dann führt die CPU einen "HALT"-Befehl durch und hält hierdurch an. Nachdem das Laden des anfänglichen Programms durch die Haupt-CPU beendet ist, startet das Operationssystem wieder durch Kom munikationen zwischen CPUs (Schritt D13).

Fig. 11 ist ein Flußdiagramm, das aufeinanderfolgende Verarbeitungen der Auswahl, des Starts und der In itialisierungsverarbeitung einer Neben-CPU geleitet durch eine Haupt-CPU zeigt. Obgleich der Start dieser Verarbeitung entsprechend Schritt A10 in Fig. 7 ist, zeigt das folgende die aufeinanderfolgenden Haupt- CPU-Verarbeitungen bis zum Beendigungsbericht über die Initialisierung der Neben-CPU, und die von der Haupt-CPU durchgeführten detaillierten Verarbeitungen sind in den Schritten A10 bis A14 in Fig. 7 gezeigt. Hier wird eine Beziehung mit der Verarbeitung, die von der Rücksetz-Steuervorrichtung 27 in Fig. 9 ge leitet wird, ebenfalls beschrieben.

Die in Fig. 5 gezeigten CPU-Konfigurationsinformatio nen werden aus dem nichtflüchtigen Speicher mit wahl weisem Zugriff zum Speichern von Systemkonfigura tionsinformationen gelesen, der mit dem lokalen Bus 7 verbunden ist (Schritt E1). Der Zustand der körperli chen CPUn wird von den CPU-Konfigurationsinformatio nen beurteilt. Bei diesem Schritt wird n auf eine Zahl gesetzt, die gegenüber der körperlichen CPU-Num mer der Haupt-CPU die nächste ist zu einer Zeit der Initialisierungsverarbeitung der Haupt-CPU, und zu dieser wird bei jeder Beendigung der Einstellung der Neben-CPU der Wert 1 addiert (Schritt E2). Wenn die körperliche CPUn abgekoppelt (off-line) ist, wird eins zu n addiert, um die nächste körperliche CPU zu prüfen, weil eine Initialisierungsverarbeitung unmög lich ist. Daher hält die Rücksetz-Steuervorrichtung 27 die Rücksetzleitungen 25 für individuelle CPU- Hardware zu den körperlichen CPUs, bei denen die Ab kopplung bezeichnet ist, im Freigabezustand, wodurch die körperlichen CPUs logisch von dem CPU-Bus 3 ge trennt sind (Schritt E3).

Wenn die körperliche CPUn angeschlossen (on-line) ist, beginnt die Haupt-CPU die Vorbereitung für die Initialisierungsverarbeitung bezüglich der Neben- CPUs. Zuerst wird m in das Identifizierer-Einstell register 26 gesetzt entsprechend der körperlichen CPUn als die logische CPU-Nummer. Da das Identifizie rer-Einstellregister 26 wie in Fig. 3 gezeigt ausge bildet ist, wird ein Wert leicht in einem Bereich entsprechend der körperlichen CPUn gesetzt durch Schreibanforderung einer Byte-Einheit, die m bezeich net (Schritt E4). Ein Beendigungs-Kennzeichen wird in dem Hauptspeicher 4 gesetzt, um die Beendigung der Initialisierungsverarbeitung der Neben-CPU mitzutei len, und wird zurückgesetzt (Schritt E5). Dann be fiehlt das Rücksetz-Informationsregister 29 der Rücksetz-Steuervorrichtung 27 den Start der körperli chen CPUs. Diese Zeitsteuerung entspricht Schritt C1 in Fig. 9 (Schritt E6).

Um den Start der körperlichen CPUn durch die Rück setz-Steuervorrichtung 27 zu überwachen, wird eine Schleifenzählung zu der internen Variablen L gesetzt (Schritt E7). Der Zustand der Rücksetzleitungen 25 für die individuelle CPU-Hardware wird von der Rück setzzustands-Eingabeschaltung 28 gelesen (Schritt E8), und es wird anhand des Zustands der Rücksetzlei tungen 25 für individuelle CPU-Hardware beurteilt, ob die körperliche CPUn gestartet ist. Wenn die körper liche CPUn gestartet ist, werden die Rücksetzleitun gen 25 für individuelle CPU-Hardware entsprechend der körperlichen CPUn durch die Rücksetz-Steuervorrich tung 27 unwirksam gemacht (Schritt E9). Nachdem die Rücksetzleitungen 25 für individuelle CPU-Hardware entsprechend der körperlichen CPUn unwirksam gemacht sind und nachdem der Start der körperlichen CPUn be stätigt ist, wartet die Haupt-CPU auf das Setzen des Beendigungs-Kennzeichens in dem Hauptspeicher 4.

Obgleich, wenn die Initialisierung der körperlichen CPUn nicht erfolgreich ist, die Haupt-CPU so bleibt, wie sie ist, da die Rücksetz-Steuervorrichtung 27 die Zeitsperre durch den Zeitsperre-Erfassungsmechanismus 32 erfaßt und die Zeitsperrenverarbeitung beginnt, wodurch die gesamte Hardware gleichzeitig zurückge setzt wird, ist die Haupt-CPU in der Lage, zu dieser Zeit dem Bleibezustand zu entweichen. Umgekehrt ist, da dieses System die Konfiguration mit einem gemein samen Bus hat, wenn die Initialisierung der körperli chen CPUn nicht erfolgreich ist, die folgende Verar beitung durch den CPU-Bus 3 nicht sichergestellt, so daß selbst dann, wenn die Haupt-CPU die Zeitsperre in dieser Stufe überwacht, die folgende, von der Haupt- CPU geleitete Verarbeitung nicht fortgesetzt werden könnte. Dieser Zeitablauf ist entsprechend Schritt C5 in Fig. 9 (Schritt E10).

Bei Empfang des Beendigungsberichts über die Initia lisierungsverarbeitung der körperlichen CPUn teilt das Rücksetz-Informationsregister 29 der Rücksetz- Steuervorrichtung 27 die Beendigung der Verarbeitung mit. Die Rücksetz-Steuervorrichtung 27 hält bei Emp fang dieses Berichts die Überwachung durch den Zeit sperre-Erfassungsmechanismus 32 an. Diese Verarbei tung ist entsprechend den Schritten C6 bis C8 in Fig. 9 (Schritt E11).

Im Schritt E9 wird, wenn die körperliche CPUn nicht startet, der in L gespeicherte Schleifzählwert um eins herabgesetzt (Schritt E12), und der in L gespei cherte Schleifenzählwert wird beurteilt. Wenn der Schleifenzählwert null ist, wird er als die Zeitsper re beurteilt, und es wird angenommen, daß die Rück setz-Steuervorrichtung 27 bestimmt hat, daß die kör perliche CPUn "Fehler" ist. Dieser Zeitablauf ist entsprechend Schritt C3 in Fig. 9. Als Folge hiervon kehrt der Prozeß zum Schritt E3 zurück, um zu beur teilen, ob eine CPU entsprechend einer körperlichen CPU-Nummer die einer der körperlichen CPUn am näch sten ist, starten kann. Andererseits wiederholt, wenn es nicht die Zeitsperre ist, der Prozeß die Schritte E8, E9 (Schritt E13).

Gemäß den vorbeschriebenen Verarbeitungen kann die Einstellung des Systems nur durch normale CPUs been det werden, während die fehlerhafte CPUs logisch von dem CPU-Bus 3 getrennt sind, da die Rücksetzleitungen 25 der individuellen CPU-Hardware für die fehlerhaf ten CPUs im Freigabezustand gehalten werden. Die CPU- Nummern der normalen CPU können kontinuierlich von null an bestimmt werden. Es ist festzustellen, daß, obgleich die Anzahl der CPUs im Ausführungsbeispiel 1 vier beträgt, dieselbe Wirkung erhalten werden kann, wenn die Anzahl der CPUs vier oder mehr ist.

Die Wirkungen des Beispiels 1 sind wie folgt:

(1) Gemäß dem Beispiel 1 bezeichnet das Identifizie rer-Einstellregister 26 nur normale CPUs mit CPU-Num mern in einer vorgegebenen Reihenfolge; die Rücksetz- Steuervorrichtung 27 trennt logisch die fehlerhaften CPUs von dem gemeinsamen Bus, erfaßt die fehlerhaften CPUs während des Einstellvorgangs auf der Grundlage der Zeitsperrenerfassung, beginnt automatisch mit der Wiedereinstellung und gibt einen anomalen Zustand der Hardware zur Zeit der Zeitsperre des Einstellvorgangs frei; eine willkürliche CPU als eine Steuerzentrale kann die Einstellverarbeitung auf der Grundlage des Inhalts der Rücksetzzustands-Eingabeschaltung 28 und des Rücksetz-Informationsregisters 26 steuern. Daher hat das System gemäß dem Beispiel 1 die folgenden Wirkungen: selbst wenn die willkürliche CPU fehler haft ist, hält das System die Kompatibilität mit der bestehenden Software aufrecht durch automatisches Setzen der vorbestimmten CPU-Nummern auf die verblei benden normalen CPUs; das System führt sicher eine automatische Operation durch, da die fehlerhaften CPUs von dem System getrennt sind, so daß das System automatisch eine Degenerations-Operation startet; das System erfordert geringe zusätzliche Hardware, da die Einstellverarbeitung durch eine CPU als einer Zentra le gesteuert werden kann, wodurch es selbst in der Lage ist, die Systemoperation mit einer Niedrigko sten-Systemkonfiguration zu starten.
(2) Da das Identifizierer-Einstellregister 26 die CPU-Nummer der Haupt-CPU in Abhängigkeit von dem Sy stem-Rücksetzsignal für alle Register setzt, kann eine willkürliche CPU leicht als Haupt-CPU ausgewählt werden, und da ein Wert von dem gemeinsamen Bus nur gesetzt werden kann, wenn die Rücksetzleitungen 25 für individuelle CPU-Hardware freigegeben sind, kann das System mit einer minimalen Hardware gebildet wer den und der Wert wird leicht eingestellt.
(3) Da die CPUs logisch getrennt sind durch Halten der Rücksetzleitungen 25 für individuelle CPU-Hardwa re im Freigabezustand, kann ein System, welches Uni versal-Großintegrations-Schaltkreise verwendet, leicht dieses System verwenden.
(4) Die Rücksetz-Steuervorrichtung 27 überwacht die Einstellbearbeitungen der CPUs durch den Zeitsperre- Erfassungsmechanismus 32, und wenn die Zeitsperre erfaßt ist, werden die CPUs nicht für die folgende Einstellverarbeitung verwendet. Daher sind die CPUs, bei denen ein Einstellfehler auftritt, vorübergehend von dem System getrennt, wodurch die fehlerhaften CPUs von dem System getrennt werden, so daß das Sy stem automatisch eine Degenerierungsoperation be ginnt, so daß das System sicher eine automatische Operation durchführen kann.
(5) Da alle CPUs von der bestimmten Adressen starten, indem die Rücksetzleitungen 25 für individuelle CPU- Hardware unwirksam gemacht werden, können alle CPUs durch einen einzigen Festwertspeicher 13 zum Spei chern des Initialisierungsprogramms eingestellt wer den, so daß das System kostengünstig ausgebildet ist.
(6) Da die Rücksetz-Steuervorrichtung 27 die Einstel lung der Haupt-CPU überwacht und die Wiedereinstel lung leitet, nachdem das System während der Erfassung der Zeitsperre zurückgesetzt ist, ist das System in der Lage, einen anomalen Zustand der Hardware zu der Zeit der Zeitsperre der Einstellverarbeitung frei zu geben, um die Gewißheit für einen Erfolg der Wieder einstellung zu erhöhen und um die fehlerhaften CPUs leicht zu identifizieren.
(7) Die CPU erkennt sich selbst als eine Haupt-CPU, weil die Rücksetzleitungen 25 für individuelle CPU- Hardware bei nur einem Bit unwirksam gemacht sind, und die CPU ist in der Lage, ihre eigene körperliche CPU-Nummer zu kennen. Daher wird die Haupt-CPU glatt eingestellt und das System kann kostengünstig erhal ten werden mit einem geringeren Hardware-Aufwand.
(8) Die Haupt-CPU wählt auf der Grundlage der CPU- Konfigurationsinformationen aus dem nichtflüchtigen Speicher 14 mit wahlweisem Zugriff CPUs aus, die als Neben-CPUs initialisiert werden sollen, bestimmt die an dem Identifizierer-Einstellregister 26 zu setzen den CPU-Nummern und führt die Einstellverarbeitung der Neben-CPUs durch, während jede Beendigung der Einstellung bestätigt wird, so daß das System leicht die fehlerhafte CPU mit geringerem Hardware-Aufwand identifizieren kann.
(9) Wenn die Rücksetz-Steuervorrichtung 27 die Sperr zeit der Einstellung der Neben-CPUs erfaßt, macht das System einen neuen Versuch von der Einstellverarbei tung der Haupt-CPU, nachdem das System zurückgesetzt ist. Daher kann ein anomaler Zustand der Hardware zu einer Zeit des Auftretens der Sperrzeit freigegeben werden, und das System kann die Gewißheit für einen Erfolg der Wiedereinstellung verbessern.
(10) Die Neben-CPU erkennt sich selbst als die Neben- CPU durch zwei oder mehr Bits der unwirksamen Rück setzleitungen 25 für individuelle CPU-Hardware. Daher kann die Neben-CPU glatt eingestellt werden mit einem geringerem Hardware-Aufwand.

Beispiel 2

Blockschaltbild nach Fig. 12 zeigt eine Informations verarbeitungsvorrichtung als ein symmetrisches Mehr- Prozessorsystem gemäß dem Beispiel 2 nach der Erfin dung. In Fig. 12 haben dieselben Bereiche wie die beim in Fig. 1 gezeigten Beispiel 1 dieselben Bezugs zeichen und auf deren Beschreibung wird aus Gründen der Einfachheit verzichtet. Als neue Bezugszahlen sind aufgeführt; die Bezugszahl 15 ist eine Einlaß/- Auslaß-Schaltung; die an dem Ende des lokalen Busses 7 angeordnet ist und diesen mit dem Kommunikations kanal verbindet; die Bezugszahl 16 ist ein Systemmo nitor zum Überwachen anomaler Umstände des Systems, der von einer Leistungsquelle betrieben wird, die von der für die Systemtafel 2 getrennt ist; die Bezugs zahl 17 ist eine Wartungskonsole; die Bezugszahl 18 ist ein Modem; die Bezugszahl 19 ist eine Kommunika tionsleitung; die Bezugszahl 20 ist eine Fernkonsole; die Bezugszahl 21 ist ein Kommunikationskanal für eine Datenkommunikation zwischen den körperlichen CPUs 5a bis 5d und dem Systemmonitor 16, und wird verwendet für Systemüberwachungs-Software oder der gleichen, die bei den körperlichen CPUs 5a bis 5d ausgeführt wird, um Systemzustandsinforationen von dem Systemmonitor 16 zu erhalten. Die Bezugszahl 30 stellt CPU-Konfigurations-Steuerinformationen zum Zurückhalten von Fehlerinformationen über die körper lichen CPUs 5a bis 5d dar; die Bezugszahl 31 ist ein Rücksetz-Kommunikationskanal für eine Datenkommunika tion zwischen der Rücksetz-Steuervorrichtung 27 und dem Systemmonitor 16. Der Kommunikationskanal 21 wird für die körperlichen CPUs 5a bis 5d während des Be triebs des Systems verwendet, und er wird nur verwen det, wenn das System normal arbeitet. Im Gegensatz hierzu wird der Rücksetz-Kommunikationskanal 31 zu Lesen und Schreibender CPU-Konfigurations-Steuerin formationen 30 zwischen der Rücksetz-Steuervorrich tung 27 und dem Systemmonitor 16 während der Ein stellverarbeitung des Systems verwendet, und er wird ungeachtet des Betriebszustands des Systems verwen det.

Das heißt, durch Hinzufügen der CPU-Konfigurations- Steuerinformationen 30 in dem Systemmonitor 16 in Hinsicht auf das in Fig. 1 gezeigte Beispiel 1 ist die Informationsverarbeitungsvorrichtung nach dem in Fig. 12 gezeigten Beispiel 2 in der Lage, nach dem Abschalten der Leistungszuführung zu der Systemtafel 2 die Aufzeichnungen über die körperliche CPU, bei der ein Fehler auftritt, wenn das System eingestellt wird, zu halten und diese wieder bei der folgenden Einstellung zu verwenden. Die Informationsverarbei tungsvorrichtung ermöglicht weiterhin, daß die Feh lerinformationen von der Wartungskonsole 17 und der Fernkonsole 20 gelesen werden, und das System kann eingestellt werden ohne eine willkürliche körperliche CPU durch Bezeichnen der fehlerhaften CPU von der Wartungskonsole 17 und der Fernkonsole 20 für die CPU-Konfigurations-Steuerinformation 30.

Das Diagramm nach Fig. 13 zeigt einen Bereich, der die CPU-Fehlerinformationen innerhalb der CPU-Konfi gurations-Steuerinformationen betrifft, die von dem Systemmonitor 16 zurückgehalten werden. Die Daten zeigen die Fehlerzustände der entsprechenden körper lichen CPUs an und bei diesem Beispiel ist aufge zeichnet, daß nur die körperliche CPU 5a, deren logi sche CPU-Nummer null ist, fehlerhaft ist. Diese Daten werden zu der Zeit der Initialisierung der körperli chen CPUs 5a bis 5d durch die Rücksetz-Steuervorrich tung 27 gelesen und für die logische Trennung der körperlichen CPUs in einem fehlerhaften Zustand von dem CPU-Bus 3 verwendet. Wenn irgendeine fehlerhafte CPU während der Initialisierungsverarbeitung gefunden wird, zeichnet die Rücksetz-Steuervorrichtung 27 die Daten entsprechend der fehlerhaften CPU als Fehler auf. Daher ist diese Fehlerinformation sehr nützlich für die Einstellung des Systems zu einer Zeit, nach dem die Leistungszuführung zu der Systemtafel 2 ange halten wurde, und da die fehlerhaften CPUs zu jeder Zeit von der Fernkonsole 20 ungeachtet der Leistungs zuschaltung oder -abschaltung zu der Systemtafel 2 identifiziert werden, kann das System die Zeit für die folgende Einstellung herabsetzen und die War tungstätigkeit verbessern. Durch vorhergehende Auf zeichnung der Daten entsprechend instabilen körperli chen CPUs 5a bis 5d als Fehler können solche CPUs vorübergehend von dem System getrennt werden, so daß das System seine Zuverlässigkeit verbessern kann.

Nachfolgend wird mit Bezug auf die Flußdiagramme nach den Fig. 14 und 15 die Arbeitsweise der Informa tionsverarbeitungsvorrichtung nach dem zweiten Aus führungsbeispiel beschrieben. Das Flußdiagramm nach Fig. 14 zeigt den gesamten Fluß einer System-Initia lisierungsverarbeitung nach dem zweiten Ausführungs beispiel, und das Flußdiagramm nach Fig. 15 be schreibt die Einzelheiten der Initialisierung der Rücksetz-Steuervorrichtung 27 im Schritt F3 in Fig. 14.

Nachdem die Leistungszuführung eingeschaltet ist, ist die Arbeitsweise bis zum Laden des anfänglichen Pro gramms nach Beendigung der Systeminitialisierung fast dieselbe wie die Arbeitsweise nach dem Flußdiagramm für die grundlegende Verarbeitung der Systeminitiali sierung nach Fig. 7 gemäß dem ersten Ausführungsbei spiel, und die einzigen unterschiedlichen Verarbei tungen gegenüber dem Flußdiagramm nach Fig. 7 sind die Schritte F3 und F15. Das heißt, die Schritte F1 und F2 sind fast dieselben wie die Schritte A1 und A2 in Fig. 7. Beim Einschalten der Leistungszuführung wird die Leistung zu der gesamten Hardware der in Fig. 12 gezeigten Systemtafel 2 geliefert (Schritt F1). Wenn die Leistungszuführung eingeschaltet ist, bewirkt der Leistungs-ein-Rücksetzgenerator 22 die Freigabe der Leistung-ein-Rücksetz-Signalleitung 23. Durch Freigabe der Leistung-ein-Rücksetz-Signallei tung 23 wird die gesamte Hardware auf der Systemtafel 2 in einen minimalen Anfangszustand versetzt, in wel chem die körperlichen CPUs 5a bis 5d in der Lage sind, die Initialisierungsverarbeitung zu starten (Schritt F2).

Zu dieser Zeit werden alle Bits des Identifizierer- Einstellregisters 26 auf Null gesetzt, wodurch die logischen CPU-Nummern aller körperlichen CPUs 5a bis 5d mit Null als der logischen CPU-Nummer der Haupt- CPU bezeichnet werden. Zusätzlich werden alle Bits des Rücksetz-Informationsregisters 29 auf Null ge setzt, wodurch alle Startanforderungen und die Been digungsberichte über die Initialisierungsverarbeitung der körperlichen CPUs 5a bis 5d unwirksam gemacht werden. Die Rücksetz-Steuervorrichtung 27 fängt ein Freigabesignal der Leistung-ein-Rücksetz-Signallei tung 23 an einem Rücksetzeingang und gibt alle Rück setzleitungen 25a bis 25d für individuelle CPU-Hard ware frei. Gemäß dieser Operation sind die körperli chen CPUs 5a bis 5d initialisiert und logisch von dem CPU-Bus 3 getrennt.

Weiterhin wird die Busanforderung an den CPU-Bus 3 unwirksam gemacht. Die Rücksetz-Steuervorrichtung 27 hält die Rücksetzleitungen 25a bis 25d für individu elle CPU-Hardware auf dem Freigabepegel, bis die zu startende körperliche CPU 5a bis 5d bestimmt ist, wodurch die körperlichen CPUs 5a bis 5d von dem CPU- Bus 3 logisch getrennt sind. Als eine Folge stellt sich, wenn eine CPU nicht als eine zu startende kör perliche CPU gewählt wird, das System selbst ein mit einem Zustand, in welchem die CPUs degeneriert sind.

Dann beginnt die Rücksetz-Steuervorrichtung 27 die Initialisierung von internen Zuständen zu einer Zeit, zu der die Leistung-ein-Rücksetz-Signalleitung 23 unwirksam gemacht ist. Im Hinblick auf die Selbstin itialisierung der Rücksetz-Steuervorrichtung 27 und auf den Lesevorgang der CPU-Konfigurations-Steuerin formationen 30 wird die Haupt-CPU nur auf der Grund lage der CPU-Fehleraufzeichnungen als interne Varia blen der Rücksetz-Steuervorrichtung 27 im ersten Aus führungsbeispiel ausgewählt. Jedoch wird im zweiten Ausführungsbeispiel die Haupt-CPU ausgewählt, nachdem die CPU-Konfigurations-Steuerinformationen 30 von dem Systemmonitor 16 zu den CPU-Fehleraufzeichnungen übertragen sind. Als eine Folge können die fehlerhaf ten CPUs von Anfang an von der Auswahl der Haupt-CPU ausgenommen werden in Übereinstimmung mit den CPU- Fehlerinformtionen, die zuvor in den CPU-Konfigura tions-Steuerinformationen 30 angezeigt sind. Wenn die CPU-Konfigurations-Steuerinformationen 30 nicht für einen Fehler des Systemmonitors 16 gelesen werden, wird die Haupt-CPU nur auf der Basis der CPU-Fehler aufzeichnungen ausgewählt wie beim ersten Ausfüh rungsbeispiel.

Die Schritte F4 bis F14 sind fast dieselben wie die in Fig. 7 gezeigten Schritte A4 bis A14. Das heißt, die Rücksetz-Steuervorrichtung 27 startet, indem sie nur die Rücksetzleitung 25 für individuelle CPU-Hard ware unwirksam macht, die der im obigen Schritt F4 zu der Haupt-CPU ausgewählten körperlichen CPU ent spricht. Die Rücksetz-Steuervorrichtung 27 wählt die körperliche CPU 5a als die Haupt-CPU, macht die Rück setzleitung 25a für individuelle CPU-Hardware unwirk sam und überwacht die Verarbeitungszeit für die In itialisierung der körperlichen CPU 5a durch den Zeit sperr-Erfassungsmechanismus 32. Der Prozessor 51 in der körperlichen CPU 5a liefert die Busanforderung rum Auslesen des ersten Befehls des Initialisierungs programms von der vorbestimmten Befehlsadresse in dem Festwertspeicher 13 zum Speichern des Initialisie rungsprogramms (Schritte F4, F5).

Zu dieser Zeit erkennt sich die durch die Rücksetz- Steuervorrichtung 27 als die Haupt-CPU ausgewählte körperliche CPU 5a selbst als die Haupt-CPU und führt die Einstellung der Hardware der Systemtafel 2 nach der Einstellung der eigenen internen Hardware der CPU durch. Durch die Beendigung der Verarbeitung dieses Schrittes F6 können der Hauptspeicher 4 und die Peri pheriegeräte-Steuervorrichtungen 8 (allgemeine Be zugszahl für 8a bis 8d) normal verwendet werden. Wenn die Initialisierungsverarbeitung als normal beendet ist, berichtet die Haupt-CPU 5a die Beendigung der Verarbeitung durch das Rücksetz-Informationsregister 29 zu der Rücksetz-Steuervorrichtung 27, und bei de 14506 00070 552 001000280000000200012000285911439500040 0002019525013 00004 14387 ren Empfang hält die Rücksetz-Steuervorrichtung 27 die Überwachung durch den Zeitsperre-Erfassungsmecha nismus 32 an (Schritt F6).

Die Rücksetz-Steuervorrichtung 27 überwacht die Ver arbeitungszeit für die Initialisierung der Haupt-CPU durch den Zeitsperre-Erfassungsmechanismus 32, und wenn die Beendigung der Verarbeitung nicht innerhalb einer vorbestimmten Zeit von der Haupt-CPU 5a durch das Rücksetz-Informationsregister 29 mitgeteilt wird, erfaßt die Rücksetz-Steuervorrichtung 27 die Zeit sperre und beginnt die Verarbeitung der Zeitsperre (Schritt F7). Die Haupt-CPU 5a wiederholt aufeinand erfolgend die Initialisierungsverarbeitung für die verbleibenden körperlichen CPUs 5b bis 5d als Neben- CPUs. Wenn die Initialisierung der Neben-CPUs danach erfolglos ist, kann leicht festgestellt werden, welche CPU den Grund bildet (Schritt F8).

Die Haupt-CPU 5a bestätigt die Beendigung der Initia lisierung aller Neben-CPUs und ist in der Lage, zu wissen, wieviele Neben-CPUs endgültig brauchbar sind. Das System beginnt dann mit dem Laden des anfängli chen Programms entweder von der Floppy-Disk-Einheit 11 oder der Magnetscheiben-Einheit 12. Das Betriebs system wird durch diese Operation eingestellt und die Informationsverarbeitungsvorrichtung 1 beginnt mit der Systemoperation (Schritt F9).

Die Haupt-CPU 5a wählt die körperlichen CPUs, bei denen die Initialisierungsverarbeitung gestartet wer den soll, als die Neben-CPUs auf der Grundlage der in dem nichtflüchtigen Speicher 14 mit wahlweisem Zu griff zum Speichern der System-Konfigurationsinforma tionen gespeicherten CPU-Konfigurationsinformationen und bestimmt die logische CPU-Nummer, um sie in dem Identifizierer-Einstellregister 26 zu setzen. Nachdem ein Beendigungs-Kennzeichen in dem Hauptspeicher 4 zum Empfang des Berichts über die Beendigung der In itialisierung von den Neben-CPUs zurückgesetzt ist, befiehlt die Haupt-CPU 5a der Rücksetz-Steuervorrich tung 27 den Start der körperlichen CPU durch das Rücksetz-Informationsregister 29 (Schritt F10).

Wenn sie von der Haupt-CPU den Befehl erhalten hat, die körperliche CPU durch das Rücksetz-Informations register 29 zu starten, prüft die Rücksetz-Steuervor richtung 27 die CPU-Fehlerinformationen als interne Variablen. Wenn die körperliche CPU fehlerhaft ist, urteilt die Rücksetz-Steuervorrichtung 27, daß die körperliche CPU nicht starten kann, und hält den Start der körperlichen CPU an, indem die Rücksetzlei tung 25 für individuelle CPU-Hardware unwirksam ge macht wird. Andererseits überwacht die Haupt-CPU, nachdem sie den Befehl zum Start der körperlichen CPU durch das Rücksetz-Informationsregister 29 gegeben hat, den Zustand der Rücksetzleitungen 25 für indivi duelle CPU-Hardware entsprechend den von der Rück setzzustands-Eingabeschaltung 28 ausgewählten körper lichen CPUs, und wenn sie nicht innerhalb einer vor bestimmten Zeit unwirksam wird, urteilt die Haupt- CPU, daß die körperliche CPU fehlerhaft war und be wegt sich zu der Initialisieurungsverarbeitung der nächsten körperlichen CPU (Schritt F11).

Die Rücksetz-Steuervorrichtung 27 urteilt, daß die körperlichen CPUs, die den Startbefehl von der Haupt- CPU erhalten haben, in der Lage sind, zu starten, und starten die körperlichen CPUs, indem die entsprechen den Rücksetzleitungen 25 für individuelle CPU-Hardwa re unwirksam gemacht werden. Darüber hinaus überwacht die Rücksetz-Steuervorrichtung 27 die Initialisie rungsverarbeitung der Neben-CPUs durch den Zeitsper re-Erfassungsmechanismus 32 (Schritt F12).

Die Neben-CPUs erkennen sich entsprechend dem Fluß diagramm nach Fig. 10 selbst als Neben-CPUs, führen die Initialisierungsverarbeitung für Neben-CPUs durch und berichten die Beendigung zu der Haupt-CPU durch Setzen des Beendigungs-Kennzeichens in dem Hauptspei cher 4. Die Haupt-CPU, die den Bericht erhalten hat, teilt dann die Beendigung der Initialisierung der körperlichen CPU durch das Rücksetz-Informationsregi ster 29 der Rücksetz-Steuervorrichtung 27 mit, und die Rücksetz-Steuervorrichtung 27 beendet die Über wachung durch den Zeitsperre-Erfassungsmechanismus 32 (Schritt F13).

Die Rücksetz-Steuervorrichtung 27 überwacht die Ver arbeitungszeit für die Initialisierung der Neben-CPUs durch den Zeitsperre-Erfassungsmechanismus 32, und wenn die Beendigung der Verarbeitung nicht innerhalb einer vorbestimmten Zeit durch das Rücksetz-Informa tionsregister 29 von der Haupt-CPU 5a berichtet wird, welche den Beendigungsbericht über die Initialisie rung der Neben-CPUs erhalten hat, erfaßt die Rück setz-Steuervorrichtung 27 die Zeitsperre und startet die Verarbeitung der Zeitsperre (Schritt F14).

Wenn die Rücksetz-Steuervorrichtung 27 die Zeitsper re-Verarbeitung beginnt, wird die fehlerhafte CPU in den CPU-Fehleraufzeichnungen vermerkt, und die kor rigierten CPU-Fehleraufzeichnungen werden in den CPU- Konfigurations-Steuerinformationen 30 in dem System monitor 16 wiedergeschrieben. Als Folge hiervon kann eine Bedienungsperson den Fehlerzustand der körperli chen CPUs 5a bis 5d von der Wartungskonsole 17 und der Fernkonsole 20 zu einer willkürlichen Zeit erfah ren, wodurch die Wartung verbessert wird. Beim ersten Ausführungsbeispiel waren, wenn die Leistungszufüh rung zu der Systemtafel abgeschaltet wurde, die CPU- Fehleraufzeichnung verloren, und zu einer Zeit der Einschaltung beim nächsten Mal werden die fehlerhaf ten CPUs so behandelt, daß sie vom Anfang an wieder abgetrennt werden. Demgegenüber können beim zweiten Ausführungsbeispiel, da die CPU-Fehleraufzeichnungen in den CPU-Konfigurations-Steuerinformationen 30 im Systemmonitor 16 gespeichert werden, die zuvor erfaß ten fehlerhaften CPUs vorher zu der Zeit der nächsten Einschaltung von der Initialisieurungsverarbeitung abgesondert werden, wodurch die Einstellverarbei tungszeit verkürzt wird (Schritt F15).

Die Rücksetz-Steuervorrichtung 27 gibt durch Freigabe der Systemrücksetz-Anforderungsleitung 33 und dadurch durch Freigabe der Systemrücksetz-Signalleitung 35 alle Hardware-Rücksetzeingänge der Systemtafel 2 frei. Wenn die Zeitsperre auftritt, kann das System in einer Situation sein, daß eine gewöhnliche Opera tion nicht erwartet werden kann mit Ausnahme bei der Rücksetz-Steuervorrichtung 27, da der CPU-Bus 3 oder der lokale Bus 7 besetzt sein kann für beispielsweise die fehlerhaften CPUs. Demgemäß ist die Initialisie rung der gesamten Hardware zur gleichen Zeit erfor derlich, indem die System-Rücksetzanforderung von der Rücksetz-Steuervorrichtung 27 geliefert wird (Schritt F16). Die gesamte Hardware der Systemtafel 2 wird in den anfänglichen Zustand direkt nach dem Leistung ein-Rücksetzvorgang zurückgesetzt (Schritt F17).

Die Rücksetz-Steuervorrichtung 27 initialisiert alle körperlichen CPUs 5a bis 5d, indem alle Rücksetzlei tungen 25a bis 25d für individuelle CPU-Hardware freigegeben werden, und trennt sie logisch von dem CPU-Bus 3. Nach Beendigung der Verarbeitung versucht die Rücksetz-Steuervorrichtung 27 wieder die Verar beitungen von der Auswahlverarbeitung der Haupt-CPU nach dem obigen Schritt A4. Eine derartige Verarbei tung wird auch in einer ähnlichen Weise durchgeführt, wenn die Neben-CPUs initialisiert werden, so daß selbst dort, wo die CPUs, bei denen ein Fehler auf tritt, den CPU-Bus 3 besetzen, das System den besetz ten Zustand freigibt und die Einstellverarbeitung wieder versuchen kann (Schritt F18).

Die Einzelheiten des Schrittes F3 in Fig. 14 werden gemäß dem Flußdiagramm in Fig. 15 beschrieben. Diese Verarbeitung wird durch die Rücksetz-Steuervorrich tung 27 durchgeführt und zeigt einen Prozeßfluß zum Erzeugen der CPU-Fehleraufzeichnungen durch die CPU- Konfigurations-Steuerinformationen 30 in dem System monitor 16. Wenn der Leistung-ein-Rücksetzvorgang unwirksam gemacht ist, führt die Rücksetz-Steuervor richtung 27 die interne Hardware-Initialisierung durch (Schritt G1). Die Rücksetz-Steuervorrichtung 27 initialisiert intern verwendete Variable. Insbesonde re setzt die Rücksetz-Steuervorrichtung 27 alle kör perlichen CPUs 5a bis 5d als "normal" in den CPU-Feh leraufzeichnungen (Schritt G2). Die Rücksetz-Steuer vorrichtung 27 liefert dann über den Rücksetz-Kommu nikationskanal 31 eine Übertragungsanforderung für die CPU-Konfigurations-Steuerinformationen 30 zu dem Systemmonitor 16 (Schritt G3).

Die Rücksetz-Steuervorrichtung 27 überwacht dann die Antwort des Systemmonitors 16 durch den Zeitsperre- Erfassungsmechanismus 32 (Schritt G4) und liest die von dem Systemmonitor 16 übertragenen CPU-Konfigura tions-Steuerinformationen 30 bezüglich der CPU-Feh leraufzeichnungen. Hier ist beispielhaft die körper liche CPU 0 (5a) als "Fehler" in den CPU-Konfigura tions-Steuerinformationen 30 aufgezeichnet (Schritt G7).

Wenn die Datenübertragung noch nicht beendet ist, wird die Zeitsperre-Erfassung durch den Zeitsperre-Erfas sungsmechanismus 32 geprüft. Wenn es noch nicht die Zeitsperre ist, kehrt die Verarbeitung zum Schritt G5 zurück und wartet auf die Datenübertragung. Anderer seits wird, wenn es die Zeitsperre ist, festgestellt, daß ein Fehler an dem Systemmonitor 16 auftritt, und das System beendet das Lesen der CPU-Konfigurations- Steuerinformationen 30 und führt die Verarbeitung durch, während die gegenwärtigen CPU-Fehleraufzeich nungen so verwendet werden, wie sie sind. Als eine Folge wird eine körperliche CPU 5a, deren logische CPU-Nummer 0 ist, als die Haupt-CPU ausgewählt (Schritt G8).

Gemäß den obigen Verarbeitungen können die fehlerhaf ten CPUs von den CPU-Konfigurations-Steuerinformatio nen bestätigt werden, und instabile CPUs können von einer entfernten Stelle von dem System getrennt wer den, indem vorher Fehlerinformationen in den CPU-Kon figurations-Steuerinformationen registriert werden. Obgleich die Anzahl von CPUs im zweiten Ausführungs beispiel vier ist, kann sie vier oder mehr betragen.

Die Wirkungen des Systems nach dem zweiten Ausfüh rungsbeispiel sind wie folgt:

(1) Im Gegensatz zu der Ausbildung nach dem ersten Ausführungsbeispiel enthält das System nach dem zwei ten Ausführungsbeispiel weiterhin den Systemmonitor 16 mit den CPU-Konfigurations-Steuerinformationen 30 zum Zurückhalten von Fehlerinformationen über die CPUs, der über den Rücksetz-Kommunikationskanal 31 mit der Rücksetz-Steuervorrichtung 27 zum Übertragen von Daten verbunden ist. Daher können die Aufzeich nungen über die CPUs, bei denen ein Fehler auftritt, in den CPU-Konfigurations-Steuerinformationen 30 auf rechterhalten werden, nachdem die Leistungszuführung zu der Systemtafel 2 abgeschaltet ist, so daß die Aufzeichnungen über die fehlerhaften CPUs gemeinsam bei der folgenden Einstellung verwendet werden kön nen, nachdem die Leistungszuführung abgeschaltet ist, so daß das System die fehlerhaften CPUs zu einer willkürlichen Zeit bestätigen kann, und daß das Sy stem im folgenden Zyklus in einer kürzeren Zeit ein gestellt werden kann und seine Wartung verbessert wird.
(2) Im Hinblick auf die obige Beschreibung trennt die Rücksetz-Steuervorrichtung 27 die fehlerhaften CPUs von dem System auf der Grundlage des Inhalts der CPU- Konfigurations-Steuerinformationen 30 in dem System monitor 16, wodurch das System in die Lage versetzt wird, von instabilen CPUs getrennt zu werden, indem diese vorher bezeichnet werden, und hierdurch werden die Wartung und die Verwendungsmöglichkeiten des Sy stems verbessert.
(3) Im Hinblick auf die obige Beschreibung überwacht die Rücksetz-Steuervorrichtung 27 das Lesen der CPU- Konfigurations-Steuerinformtionen 30 von dem System monitor 16 durch den Zeitsperre-Erfassungsmechanismus 32, und wenn die Zeitsperre erfaßt wird, führt das System die Einstellverarbeitung in bezug auf alle CPUs als normal fort. Daher ist, wenn die Zeitsperre erfaßt wird, das System durch Fortführen der Ein stellverarbeitung, während alle CPUs als normal be trachtet werden, in der Lage, die Einstellung zu beenden, selbst wenn ein Fehler an dem Systemmonitor 16 auftritt, wodurch seine Verwendung erhöht wird.
(4) Im Hinblick auf die obige Beschreibung überwacht die Rücksetz-Steuervorrichtung 27 die Einstellverar beitungen der CPUs durch den Zeitsperre-Erfassungs mechanismus 32, und wenn die Zeitsperre erfaßt wird, werden die Fehlerauftritte der CPUs in den CPU-Kon figurations-Steuerinformationen 30 aufgezeichnet. Daher kann durch Speichern der Aufzeichnungen über die fehlerhaften CPUs in dem Systemmonitor 16 das System diese für die folgende Einstellung verwenden, nachdem die Leistungszuführung abgeschaltet wurde, und es kann auch den Zustand der fehlerhaften CPUs zu einem willkürlichen Zeitpunkt bestätigen. Da solche CPUs von der folgenden Einstellverarbeitung automa tisch getrennt werden, kann das System die Wartung und Zuverlässigkeit verbessern und seine Einstellzeit verkürzen.

Claims

1. Multiprozessorsystem, das in der Lage ist, sich selbst einzustellen, während fehlerhafte CPUs von einem gemeinsamen Bus hiervon abgetrennt sind,
gekennzeichnet durch
einen einzelnen Festwertspeicher (13), der an dem mehrere CPUs (5a bis 5d) verbindenden ge meinsamen Bus (3) vorgesehen ist, zum Speichern eines Initialisierungsprogramms für die Einstel lung des Systems, wenn die Leistungszuführung zum System eingeschaltet ist,
einen einzelnen nichtflüchtigen Speicher (14) mit wahlweisem Zugriff, der an dem gemeinsamen Bus (3) vorgesehen ist, zum Speichern von Sy stem-Konfigurationsinformationen, die den Befe stigungszustand der mehreren CPUs (5a bis 5d) anzeigen,
ein Identifizierer-Einstellregister (26), das mit dem gemeinsamen Bus (3) verbunden und in der Lage ist, einer willkürlichen CPU eine CPU-Num mer zuzuordnen und aus dieser zu lesen, zum Be stimmen zugewiesener CPU-Nummern für die jewei ligen CPUs (5a bis 5d),
eine Rücksetz-Steuervorrichtung (27), die mit jeder CPU durch eine Rücksetzleitung (25a bis 25d) für individuelle CPU-Hardware verbunden ist, zum Steuern der CPUs (5a bis 5d) individu ell in einen Rücksetzzustand, indem die Rück setzleitung (25a bis 25d) für individuelle CPU- Hardware freigegeben (enable) wird, und in einen Einstellzustand, indem die entsprechenden Rück setzleitungen (25a bis 25d) für individuelle CPU-Hardware unwirksam (disable) gemacht werden auf der Grundlage von Startanforderungsinforma tionen von jeder CPU, wobei die Rücksetz-Steuer vorrichtung (27) einen Zeitsperre (time-out)-Er fassungsmechanismus (32) aufweist zum Überwachen der Beendigung der Initialisierung jeder CPU (5a bis 5d), Anhalten der Operation des Zeitsperre- Erfassungsmechanimus (32) auf der Grundlage der die Beendigung der Initialisierung jeder CPU (5a bis 5d) anzeigenden Berichtsinformation, und Abtrennen der entsprechenden CPUs, deren Auf zeichnungen ein Fehlerauftreten anzeigen, von dem System zu einer Zeit der von dem Zeitsperre- Erfassungsmechanismus (32) durchgeführten Zeit sperre-Erfassung, wodurch die gesamte Hardware initialisiert wird, indem eine System-Rücksetz anforderung zum gesamten Rücksetzen einer Sy stemtafel oder -karte (2) vorgesehen wird, eine Rücksetzzustands-Eingabeschaltung (28) zum Lesen des Zustands jeder Rücksetzleitung (25a bis 25d) und zum Freigeben einer willkürlichen CPU zum Lesen des Lesezustands durch den gemein samen Bus (3), und
ein Rücksetz-Informationsregister (29) zum Hal ten der Startanforderungsinformationen der aus gewählten CPUs und der Berichtsinformationen über die Beendigung der Initialisierung solcher CPUs, die von einer willkürlichen CPU durch den gemeinsamen Bus (3) gegeben werden, Übertragen der Startanforderungsinformationen und der Be richtsinformationen zu der Rücksetz-Steuervor richtung (27), und Freigeben einer willkürlichen CPU zum Lesen der Startanforderungsinformationen und der Berichtsinformationen durch den gemein samen Bus (3).

2. Multiprozessorsystem nach Anspruch 1, dadurch gekennzeichnet, daß das Identifizier-Einstell register (26) Register in einer Anzahl enthält, die der der mit dem gemeinsamen Bus (3) verbun denen CPUs (5a bis 5d) entspricht, und daß alle Werte des Identifizierer-Einstellregisters (26) auf die CPU-Nummer einer Haupt-CPU in Abhängig keit von einem System-Rücksetzsignal eingestellt werden und nur in einem Registerbereich, in wel chem die Rücksetzleitungen (25a bis 25d) für individuelle CPU-Hardware freigegeben sind, von dem gemeinsamen Bus (3) auf einen Wert gesetzt sind.

3. Multiprozessorsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Rücksetz-Steuervorrich tung (27) die Rücksetzleitung für individuelle CPU-Hardware entsprechend den von dem System abzutrennenden CPUs im Freigabezustand hält.

4. Multiprozessorsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Rücksetz-Steuervorrich tung (27) die Verarbeitung des Einstellvorganges jeder CPU durch den Zeitsperre-Erfassungsmecha nismus (32) überwacht und, wenn die Zeitsperre erfaßt wird, die CPUs danach von der Verarbei tung des Einstellvorgangs abschneidet.

5. Multiprozessorsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Rücksetz-Steuervorrich tung (27) bewirkt, daß eine willkürliche CPU Befehle von derselben Adresse in dem Festwert speicher (13) zum Speichern des Initialisie rungsprogramms ausführt, indem die Rücksetzlei tung für individuelle CPU-Hardware unwirksam gemacht wird.

6. Multiprozessorsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Rücksetz-Steuervorrich tung (27) bewirkt, daß eine CPU als eine Haupt- CPU startet, die Verarbeitung des Einstellvor gangs der Haupt-CPU durch den Zeitsperre-Erfas sungsmechanismus (32) überwacht und, wenn die Zeitsperre erfaßt wird, die Verarbeitung des Einstellvorgangs wieder versucht, nachdem die gesamte Hardware mit Ausnahme der Rücksetz-Steu ervorrichtung (27) zurückgesetzt wurde.

7. Multiprozessorsystem nach Anspruch 6, dadurch gekennzeichnet, daß die Haupt-CPU sich selbst als Haupt-CPU erkennt, wenn die Rücksetzleitung für individuelle Hardware nur ein unwirksames Bit hat, und die körperliche CPU-Nummer aus der Position des unwirksamen Bits erkennt.

8. Multiprozessorsystem nach Anspruch 7, dadurch gekennzeichnet, daß die Haupt-CPU auf der Grund lage der in dem nichtflüchtigen Speicher (14) mit wahlfreiem Zugriff gespeicherte CPU-Konfigu rationsinformationen CPUs auswählt, die die Ini tialisierungsverarbeitung als Neben-CPUs star ten, die an dem Identifizierer-Einstellregister (26) einzustellende CPU-Nummer bestimmt und auf einanderfolgend die Initialisierungsverarbeitung bei jeder Neben-CPU startet mit Bestätigung der Beendigung der Verarbeitung.

9. Multiprozessorsystem nach Anspruch 8, dadurch gekennzeichnet, daß die Rücksetz-Steuervorrich tung (27) die Verarbeitung des Einstellvorgangs der Neben-CPUs durch den Zeitsperre-Erfassungs mechanismus (32) steuert und, wenn die Zeitsper re erfaßt wird, die Verarbeitung des Einstell vorgangs von der Haupt-CPU wieder versucht, nachdem die gesamte Hardware mit Ausnahme der Rücksetz-Steuervorrichtung zurückgesetzt wurde.

10. Multiprozessorsystem nach Anspruch 7, dadurch gekennzeichnet, daß sich die Neben-CPU selbst als eine Neben-CPU erkennt, wenn die Rücksetz leitung für individuelle CPU-Hardware zwei oder mehr unwirksame Bits hat.

11. Multiprozessorsystem nach Anspruch 1, dadurch gekennzeichnet, daß das System weiterhin einen Systemmonitor (16) aufweist, der durch einen Rücksetzkanal (31) zum Übertragen von Daten zu und von der Rücksetz-Steuervorrichtung (27) ver bunden ist und CPU-Konfigurations-Steuerinforma tionen (30) aufweist zum Halten von Fehlerinfor mationen über jede CPU.

12. Multiprozessorsystem nach Anspruch 11, dadurch gekennzeichnet, daß die Rücksetz-Steuervorrich tung (27) fehlerhafte CPUs von dem System ab trennt auf der Grundlage der CPU-Konfigurations- Steuerinformationen (30).

13. Multiprozessorsystem nach Anspruch 11, dadurch gekennzeichnet, daß die Rücksetz-Steuervorrich tung (27) das Lesen der CPU-Konfigurations-Steu erinformationen (30) aus dem Systemmonitor (16) durch den Zeitsperre-Erfassungsmechanismus (32) überwacht und, wenn die Zeitsperre erfaßt wird, die Verarbeitung des Einstellvorgangs unter der Annahme, daß alle CPUs normal sind, fortsetzt.

14. Multiprozessorsystem nach Anspruch 11, dadurch gekennzeichnet, daß die Rücksetz-Steuervorrich tung (27) die Verarbeitung des Einstellvorgangs der CPUs durch den Zeitsperre-Erfassungsmecha nismus (32) überwacht und, wenn die Zeitsperre erfaßt wird, die Fehlerauftritte der CPUs in den CPU-Konfigurations-Steuerinformationen aufzeich net.