DE19523186A1 - Kombinierte Frequenz- und Phasenregelschleife für Gigabitsignale - Google Patents

Description

Die Erfindung betrifft eine kombinierte Frequenz- und Phasen­ regeschleife entsprechend dem Oberbegriff des Anspruchs 1.

Bei bekannten Frequenz- und Phasenregelschleifen regelt die Frequenzregelschleife zunächst die Schwingfrequenz eines ört­ lichen spannungsgesteuerten Oszillators soweit nach, bis der Fangbereich für die nachgeschaltete Phasenregelschleife erreicht ist. Bei Bitraten im Bereich von 10 und mehr Gbit/s treten hier jedoch Schwierigkeiten auf, da die Laufzeiten zwischen der Frequenz- und der Phasenregelschleife bereits zu erheblichen Phasenfehlern führen können.

Zur Takterzeugung für die Regenerierung digitaler Signale geeignete Phasenregelschleifen sind im Abschnitt 27.4 von Titze/Schenk "Halbleiter-Schaltungstechnik", 9. Auflage, Springerverlag Berlin 1989, Seiten 954 bis 967 beschrieben. Derartige Phasenregelschleifen enthalten einen Phasendiskri­ minator, der die Phase eines Bezugssignals mit der eines ört­ lich erzeugten Signal vergleicht und das Ergebnis über ein Tiefpaßfilter an den Eingang eines spannungsgesteuerten Oszillators abgibt, der das örtlich benötigte Signal erzeugt. Im Abschnitt 27.4.4 auf Seiten 964 und 965 ist auch ein Pha­ sendetektor mit beliebig erweiterbarem Meßbereich beschrie­ ben, mit dem Phasenverschiebungen um mehr als eine Schwin­ gung, also auch Frequenzverschiebungen ausgeregelt werden können. Dieser bekannte Phasendetektor beruht auf einem Vor­ wärts-Rückwärts-Zähler, bei dem die Vorwärts- und die Rück­ wärts-Zählung in getrennten Zählerstufen vorgenommen wird und anschließend die Differenz der Zählerstände gebildet wird. Bei Bitraten von 10 und mehr Gbit/s ist diese Lösung jedoch nicht mehr anwendbar, da derartige Zähler in kostengünstiger Siliziumtechnologie für den betrachteten Frequenzbereich der­ zeit nicht herstellbar sind.

Die Aufgabe der Erfindung besteht also darin, eine kombi­ nierte Frequenz- und Phasenregelschleife zu entwickeln, die in kostengünstiger Siliziumtechnologie und mit weitgehender Integration herstellbar ist.

Erfindungsgemäß wird die Aufgabe durch eine Frequenz- und Phasenregelschleife gelöst, die durch die Merkmale des Patentanspruchs 1 weitergebildet ist und auf der Erkenntnis beruht, daß der Mittelwert des Ausgangssignals des Phasende­ tektors der Phasenregelschleife ein Maß für die Frequenzab­ lage des in der Phasenregelschleife verwendeten spannungs­ gesteuerten Oszillators ist und damit der Phasendetektor in vorteilhafter Weise auch als Frequenzdetektor verwendet wer­ den kann. Die Verwendung der erfindungsgemäßen Phasenregel­ schleife bietet den weiteren Vorteil, daß neben dem span­ nungsgesteuerten Oszillator nur drei D-Flip-Flops und ein Laufzeitglied für die hohen Bitraten entsprechend dem Ein­ gangssignal vorgesehen sein müssen, alle anderen Bauteile arbeiten bei höchstens der halben Bitfolgefrequenz der Ein­ gangssignale. Ein weiterer Vorteil für die Realisierung ergibt sich dadurch, daß die Information für die Frequenz­ regelung aus dem Ausgangssignal des Phasendetektors bzw. des Tiefpaßfilters der Phasenregelschleife stammt und damit in einem sehr niedrigen Frequenzbereich auftritt. Alternative Ausbildungen der erfindungsgemäßen Frequenz- und Phasenregel­ schleife unter zusätzlicher Verwendung eines Fensterkompara­ tors oder eines Frequenzdetektors sind in den Patentansprüchen 2 bis 6 detailliert beschrieben.

Die Erfindung soll im folgenden anhand zweier in der Zeich­ nung dargestellter Ausführungsbeispiele näher erläutert wer­ den.

Dabei zeigt:

Fig. 1 eine erfindungsgemäße Frequenz- und Phasenregel­ schleife,

Fig. 2 eine Anordnung zur Takt- und Datenregeneration mit einer Phasenregelschleife,

Fig. 3 ein Impulsdiagramm zur Anordnung nach Fig. 2 und

Fig. 4 eine zur Fig. 1 alternative Frequenz- und Phasen­ regelschleife.

Die in der Fig. 1 dargestellte Anordnung enthält im Anschluß an einen Dateneingang Din einen Regeneratorblock PDM, dessen Schaltung in der Fig. 2 dargestellt ist und bei dem die Kom­ bination eines D-Flip-Flops und eines Exklusiv-ODER-Gatters EXOR als Phasendetektor wirksam ist, an dessen Ausgang ein mittels eines ersten Operationsverstärkers OP1 gebildetes aktives Schleifenfilter angeschlossen ist. An den Ausgang dieses Schleifenfilters ist der Steuereingang des gemeinsamen spannungsgesteuerten Oszillators VCO der Frequenz- und Pha­ senregelschleife sowie ein Eingang einer mittels eines zwei­ ten Operationsverstärkers OP2 gebildeten Vergleicherstufe angeschlossen. Der Ausgang der Vergleicherstufe ist einer­ seits mit dem Steuereingang des spannungsgesteuerten Oszilla­ tors VCO und andererseits mit dem Eingang eines Fensterkompa­ rators verbunden, dessen Ausgang mit einem Eingang des akti­ ven Tiefpaßfilters der Phasenregelschleife verbunden ist.

Das aktive Tiefpaßfilter enthält einen ersten Widerstand R1, der den Ausgang des Exklusiv-ODER-Gatters EXOR mit dem inver­ tierenden Eingang des ersten Operationsverstärkers OP1 ver­ bindet, wobei dessen nichtinvertierender Eingang mit einer Quelle VR für eine Referenzspannung verbunden ist. Zur Ein­ stellung der Filterfunktion ist der Ausgang des ersten Opera­ tionsverstärkers OP1 über die Reihenschaltung eines ersten Kondensators C1 und eines zweiten Widerstandes R2 mit dem invertierenden Eingang des ersten Operationsverstärkers OP1 verbunden, dessen Ausgang außerdem über die Reihenschaltung eines dritten und eines vierten Widerstandes mit Bezugspoten­ tial verbunden ist. Dabei ist zur Erzeugung einer Spannungs­ teilerfunktion an den Verbindungspunkt des dritten und des vierten Widerstandes R3, R4 ein Anschluß eines fünften Wider­ standes R5 geführt, dessen anderer Anschluß mit dem Steuer­ eingang des spannungsgesteuerten Oszillators VCO verbunden ist.

Die Vergleicherstufe ist mittels eines zweiten Operationsver­ stärkers OP2 aufgebaut, dessen Ausgang über die Reihenschal­ tung eines siebten und achten Widerstandes R7, R8 mit Bezugs­ potential verbunden ist, wobei ebenfalls zur Erzeugung einer Spannungsteilerfunktion am Verbindungspunkt des siebten und achten Widerstandes R7, R8 ein sechster Widerstand R6 ange­ schlossen ist, der eine Verbindung vom Ausgang des zweiten Operationsverstärkers zum Steuereingang des spannungsgesteu­ erten Oszillators VCO herstellt. Der Steuereingang dieses Oszillators VCO ist außerdem über einen zwölften Widerstand R12 an eine Versorgungsspannung U0 angeschlossen. Der Ausgang des spannungsgesteuerten Oszillators VCO ist mit einem Takt­ eingang des Regeneratorblockes PDM verbunden. Der invertie­ rende Eingang des zweiten Operationsverstärkers OP2 ist über einen neunten Widerstand R9 an eine regelbare Referenzspan­ nungsquelle VRV sowie über die Reihenschaltung eines zweiten Kondensators C2 und eines zehnten Widerstandes R10 mit dem Ausgang des zweiten Operationsverstärkers OP2 verbunden. Des­ sen nichtinvertierende Eingang ist außerdem über die Reihen­ schaltung eines dritten Kondensators C3 und eines elften Widerstandes R11 mit Bezugspotential sowie über einen drei­ zehnten Widerstand R13 mit dem Ausgang des aktiven Schleifen­ filters, also mit dem Ausgang des ersten Operationsverstärker OP1 verbunden. Zusätzlich ist an den nichtinvertierenden Ein­ gang außerdem ein vierter Kondensator C4 als Siebkondensator angeschlossen.

Der Ausgang des zweiten Operationsverstärkers OP2 ist außer­ dem direkt mit dem Eingang des Fensterkomparators FK verbun­ den, bei dem es sich um die Parallelschaltung zweier Span­ nungskomparatoren mit unterschiedlichen Schwellenspannungen handelt, wobei die Differenz der Schwellenspannungen das "Fenster" darstellt. Die zusammengeführten Ausgangsanschlüsse der beiden Spannungskomparatoren bilden den Ausgang des Fen­ sterkomparators, der über die Reihenschaltung einer Diode D und eines vierzehnten Widerstandes R14 mit dem invertierenden Eingang des ersten Operationsverstärkers OP1 verbunden ist.

In der Fig. 2 ist der Regeneratorblock PDM der Fig. 1 zusammen mit dem angeschlossenen Tiefpaßfilter TPF und dem spannungsgesteuerten Oszillator VCO dargestellt. Der Regene­ ratorblock PDM führt gleichzeitig die Funktion eines Datenre­ generators, eines Demultiplexers und eines Phasendetektors der Phasenregelschleife aus. Die am Dateneingang Din ankom­ menden Datensignale mit einer Bitrate von beispielsweise 20 Gbit/s werden in zwei Datenströme mit jeweils 10 Gbit/s auf­ geteilt, die am ersten und zweiten Datenausgang D1, D2 anste­ hen. Dazu sind mit dem Dateneingang Din die D-Eingänge eines ersten, zweiten und dritten D-Flip-Flops DF1, DF2, DF3 ver­ bunden, wahlweise die nichtinvertierenden oder die invertie­ renden Ausgänge dieser Flip-Flops sind mit zugeordneten Aus­ gangsanschlüssen D1, D2 für das Nutzsignal und D3 für Meßsi­ gnale verbunden. Die Ausgänge des zweiten und des dritten D-Flip-Flops DF2, DF3 können unmittelbar mit zugeordneten Ein­ gängen eines Exklusiv-ODER-Gatters EXOR verbunden sein, zum Ausgleich von Laufzeitunterschieden durch erneute Abtastung mit dem örtlich erzeugten Taktsignal sind aber beim Ausfüh­ rungsbeispiel die Ausgänge des zweiten und des dritten D-Flip-Flops DF2, DF3 mit D-Eingängen eines vierten bzw. fünf­ ten D-Flip-Flop DF4, DF5 verbunden, deren Ausgänge mit den zugeordneten Eingängen des Exklusiv-ODER-Gatters verbunden sind. Dessen Ausgang ist über das aktive Tiefpaßfilter TPF mit dem Steuerspannungseingang des spannungsgesteuerten Oszillators VCO verbunden, dessen Ausgang den Taktausgang der Anordnung darstellt, der direkt mit den Takteingängen des dritten, vierten und fünften D-Flip-Flops DF3, DF4, DF5 sowie mit dem Eingang eines Laufzeitgliedes T mit einer Laufzeit entsprechend der halben Bitrate der Eingangssignale verbunden ist. Mit einem nichtinvertierenden Ausgang des Laufzeitglie­ des ist der Takteingang C2 des zweiten D-Flip-Flops DF2 ver­ bunden, mit einem invertierenden Ausgang des Laufzeitgliedes ist der Takteingang C1 des ersten D-Flip-Flops DF1 verbun­ den. Das Laufzeitglied kann dabei über einen zusätzlichen Anschluß AS gemessen und abgeglichen werden.

Zur Erläuterung der Funktion der Anordnung nach der Fig. 2 sind im Impulsdiagramm nach der Fig. 3 die Verläufe einiger Signale im Soll-Zustand dargestellt. Das am Dateneingang Din ankommende Datensignal mit einer Bitrate von etwa 20 Giga­ bit/s ist in der oberen Zeile mit seinen möglichen Amplituden dargestellt. Im eingeregelten Zustand wird dieses Datensignal durch die Taktsignale am Takteingang C2 in Bitmitte getaktet, so daß das Signal des Datenausganges D2 entsteht. Durch das Taktsignal am Dateneingang C3 des dritten D-Flip-Flops DF3 wird das ankommende Datensignal außerdem an seinen Flanken abgetastet. Das zweite und das dritte D-Flip-Flop DF2, DF3 takten dann also mit einer 50%igen Wahrscheinlichkeit entwe­ der zweimal das gleiche Bit oder aber direkt benachbarte Bits ab. Bei einer ebenfalls 50%igen Wahrscheinlichkeit, daß zwei benachbarte Bits unterschiedliche Amplituden annehmen, werden im Soll-Zustand in 25% der Fälle unterschiedliche Werte detektiert. Dabei wird von verwürfelten Datensignalen am Dateneingang Din ausgegangen. Wandert nun der Abtastzeit­ punkt, werden vom zweiten und dritten D-Flip-Flop DF2, DF3 entweder entsprechend häufiger das gleiche oder aber benach­ barte Bits abgetastet. In den unteren Zeilen des Diagramms nach der Fig. 3 ist das durch die Abtastung mit dem Taktsi­ gnal am Eingang C1 erzeugte Signal am entsprechenden Aus­ gangsanschluß D1 dargestellt, das gegenüber dem Signal am Ausgangsanschluß D2 entsprechend verschoben ist.

Das Exklusiv-ODER-Gatter EXOR enthält entweder direkt oder nach Zwischenabtastung im vierten bzw. fünften D-Flip-Flop DF4, DF5 die Ausgangssignale des zweiten und des dritten D-Flip-Flops DF2, DF3. Unterscheiden sich nun diese Signale in ihrer Amplitude, dann erzeugt das Exklusiv-ODER-Gatter EXOR einen Signalimpuls, der zur zeitlichen Mittelung über das Tiefpaßfilter TPF an den Steuereingang des spannungsgesteuer­ ten Oszillators VCO weitergeleitet wird. Die gezeigte Anord­ nung kombiniert also in wenig aufwendiger Weise eine Phasen­ regelschleife zur Taktregeneration mit einem Datenregenerator und mit einem 2 : 1-Demultiplexer, wobei die höchsten Verarbei­ tungsgeschwindigkeiten nur im ersten bis dritten D-Flip-Flop DF1, DF2, DF3 des Regeneratorblocks PDM auftreten, während alle nachgeschalteten Baugruppen höchstens mit der halben Geschwindigkeit arbeiten müssen.

In der Fig. 4 ist eine alternative Lösung für die Kombina­ tion einer Frequenz- und einer Phasenregelschleife darge­ stellt. Mit dem Dateneingang Din ist neben dem Phasendiskri­ minator-Regeneratorblock PDM zusätzlich der Signaleingang eines Frequenzdetektors FD angeschlossen, der allerdings für den betrachteten Frequenzbereich etwas aufwendig ist. Mit den Ausgangsanschlüssen D2, D3 des Regeneratorblocks PDM sind unter Verzicht auf das vierte und fünfte D-Flip-Flop die Ein­ gänge des Exklusiv-ODER-Gatter EXOR direkt verbunden, dessen Ausgang entsprechend der Schaltungsanordnung nach der Fig. 1 wiederum über das aus dem ersten Operationsverstärker OP1 und zusätzlicher Beschaltung gebildete aktive Schleifenfilter mit dem Steuereingang des spannungsgesteuerten Oszillators VCO verbunden ist. Auch ist wiederum der zweite Operationsver­ stärker OP2 vorgesehen, dessen Ausgangsanschluß über den sechsten Widerstand R6 mit dem Steuereingang des spannungs­ gesteuerten Oszillators VCO und über die Serienschaltung aus dem zweiten Kondensator C2 und dem zehnten Widerstand R10 mit dem invertierenden Eingang des zweiten Operationsverstärkers OP2 verbunden ist. Dessen nichtinvertierender Eingang ist über die Reihenschaltung aus dem elften Widerstand R11 und dem dritten Kondensator C3 mit Bezugspotential und außerdem wahlweise über den dreizehnten Widerstand R13 mit dem Ausgang des ersten Operationsverstärker OP1 verbunden. Zusätzlich sind der nichtinvertierende Eingang des zweiten Operations­ verstärkers OP2 über den vierzehnten Widerstand R14 und der invertierende Eingang über den fünfzehnten Widerstand R15 an zugeordnete Ausgangsanschlüsse des Frequenzdetektors FD ange­ schlossen, der an seinen Ausgangsanschlüssen Signale erzeugt, die der Frequenzdifferenz zwischen der Taktfrequenz der emp­ fangenen Datensignale und der örtlich erzeugten Taktfrequenz entsprechen. Bei derartigen Frequenzdetektoren wird bei geringen Frequenzdifferenzen die Ausgangsspannung sehr klein, so daß diese Ausgangsspannung nicht mehr ausreicht, den span­ nungsgesteuerten Oszillator VCO in den Fangbereich der Pha­ senregelschleife zu bringen. Aus diesem Grund ist über den dreizehnten Widerstand R13 eine zusätzliche Verbindung zwi­ schen der Frequenz und der Phasenregelschleife dargestellt, durch die bei geringen Frequenzdifferenzen eine Einregelung wie bei der Anordnung nach der Fig. 1 erreicht wird.

Claims (6)

1. Kombinierte Frequenz- und Phasenregelschleife, insbeson­ dere für Gigabitsignale, mit einem Phasendetektor, einem Tiefpaßfilter und einem spannungsgesteuertem Oszillator, dadurch gekennzeichnet, daß eine zusätzliche Vergleicherstufe (OP2) vorgesehen ist, die die Differenz zwischen dem Ausgangssignal des Tiefpaßfil­ ters (TPF) oder des Phasendiskriminators der Phasenregel­ schleife und einer Referenzspannung bildet und deren Aus­ gangsanschluß mit dem Steuereingang des spannungsgesteuerten Oszillators (VCO) verbunden ist.

2. Kombinierte Frequenz- und Phasenregelschleife nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang der Vergleicherstufe (OP2) mit dem Eingang eines Fensterkomparators (FK) verbunden ist und daß der Aus­ gang des Fensterkomparators mit dem Eingang des Tiefpaßfil­ ters (TPF) der Phasenregelschleife verbunden ist.

3. Kombinierte Frequenz- und Phasenregelschleife nach Ansprü­ chen 1 oder 2,
dadurch gekennzeichnet,
daß mit einem Dateneingang (Din) ein Regeneratorblock (PDM) verbunden ist, der die Funktion eines Regenerators, eines Demultiplexers und eines Phasendiskriminators ausführt, wobei der Phasendiskriminator in Form eines Exklusiv-ODER-Gatters (EXOR) realisiert ist,
daß der Ausgang des Exklusiv-ODER-Gatters (EXOR) über ein aktives Schleifenfilter (TPF) mit dem Steuereingang des span­ nungsgesteuerten Oszillators (VCO) verbunden ist und der Aus­ gang des Exklusiv-ODER-Gatters (EXOR) über einen ersten Widerstand (R1) mit dem invertierenden Eingang eines ersten Operationsverstärkers (OP1) verbunden ist, dessen nichtinver­ tierender Eingang an eine Quelle (VR) für eine Referenzspan­ nung angeschlossen ist,
daß der Ausgang des ersten Operationsverstärkers (OP1) einer­ seits über die Reihenschaltung eines ersten Kondensators (C1) und eines zweiten Widerstandes (R2) mit dessem invertierenden Eingang und andererseits über die Reihenschaltung eines drit­ ten und vierten Widerstandes (R3, R4) mit Bezugspotential ver­ bunden ist, daß am Verbindungspunkt des dritten und vierten Widerstandes (R3, R4) ein fünfter Widerstand (R5) angeschlos­ sen ist, dessen anderer Anschluß mit dem Steuereingang des spannungsgesteuerten Oszillators (VCO) verbunden ist, daß ein zweiter Operationsverstärker (OP2) vorgesehen ist, dessen nichtinvertierender Eingang über die Reihenschaltung eines dritten Kondensators (C3) und eines elften Widerstandes (R11) mit Bezugspotential verbunden ist, daß dieser nichtinvertie­ rende Eingang außerdem über einen vierten Kondensator (C4) mit Bezugspotential und über einen dreizehnten Widerstand (R13) mit dem Ausgang des ersten Operationsverstärkers (OP1) verbunden ist, daß der invertierende Eingang des zweiten Ope­ rationsverstärkers (OP2) über einen neunten Widerstand (R9) an eine einstellbare Referenzspannungsquelle (VRV) und über die Reihenschaltung eines zehnten Widerstandes (R10) und eines zweiten Kondensators (C2) mit dem Ausgang des zweiten Opera­ tionsverstärkers (OP2) verbunden ist, daß dessen Ausgangsan­ schluß über die Reihenschaltung eines siebten und eines ach­ ten Widerstandes (R7, R8) mit Bezugspotential verbunden ist und am Verbindungspunkt des siebten und achten Widerstandes (R7, R8) ein sechster Widerstand (R6) angeschlossen ist, der mit dem anderen Anschluß am Steuerspannungseingang des span­ nungsgesteuerten Oszillators (VCO) liegt, daß dieser Steuer­ spannungseingang außerdem über einen zwölften Widerstand (R12) an einer Betriebsspannungsquelle (U0) angeschlossen ist, daß der Ausgang des zweiten Operationsverstärkers (OP2) mit dem Eingang eines Fensterkomparators (FK) verbunden ist, der zwei parallelgeschaltete Komparatoren mit unterschiedli­ chen Schwellenspannungen enthält und daß der Ausgang des Fen­ sterkomparators (FK) über die Reihenschaltung einer Diode (D) und eines vierzehnten Widerstandes (R14) mit dem invertieren­ den Eingang des ersten Operationsverstärkers (OP1) verbunden ist.

4. Kombinierte Frequenz- und Phasenregelschleife nach Patent­ anspruch 1, dadurch gekennzeichnet, daß wahlweise direkt oder über das vierte und fünfte D-Flip- Flop (DF4, DF5) die Ausgänge (D2, D3) des zweiten und dritten D-Flip-Flops mit Eingängen des Exklusiv-ODER-Gatters (EXOR) verbunden sind, daß dessen Ausgang über das mittels des ersten Operationsverstärkers (OP1) gebildete aktive Schlei­ fenfilter (TPF) mit dem Steuerspannungseingang des spannungs­ gesteuerten Oszillators (VCO) verbunden ist, daß der nicht­ invertierende Eingang des zweiten Operationsverstärkers (OP2) über dem elften Widerstand (R11) und dritten Kondensator (C3) mit Bezugspotential verbunden ist und daß wahlweise der nichtinvertierende Eingang des zweiten Operationsverstärkers (OP2) über den dreizehnten Widerstand R13 mit dem Ausgang des ersten Operationsverstärkers (OP1) verbunden ist, daß der invertierende Eingang des zweiten Operationsverstärkers (OP2) über die Reihenschaltung des zweiten Kondensators (C2) und des zehnten Widerstandes (R10) mit dem Ausgang des zweiten Operationsverstärkers (OP2) und dieser über den sechsten Widerstand (R6) mit dem Steuerspannungseingang des spannungs­ gesteuerten Oszillators (VCO) verbunden ist und daß ein Fre­ quenzdetektor (FD) vorgesehen ist, dessen Eingang mit dem Dateneingang (Din) und dessen Ausgänge jeweils getrennt über einen vierzehnten bzw. fünfzehnten Widerstand (R14, R15) mit dem invertierenden und den nichtinvertierenden Eingang des zweiten Operationsverstärkers (OP2) verbunden sind.

5. Kombinierte Frequenz- und Phasenregelschleife nach Ansprü­ chen 1 bis 4,
dadurch gekennzeichnet,
daß mit dem Dateneingang (Din) die D-Eingänge eines im Rege­ neratorblock (PDM) enthaltenen ersten, zweiten, dritten D-Flip-Flops (DF1, DF2, DF3) verbunden sind, deren Ausgänge mit zugeordneten Ausgängen (D1, D2, D3) des Regeneratorblocks (PDM) verbunden sind,
daß die Ausgänge des zweiten und des dritten D-Flip-Flops (DF2, DF3) mit zugeordneten Eingängen eines Exklusiv-ODER- Gatters (EXOR) verbunden sind, dessen Ausgang über ein Tief­ paßfilter (TPF) mit dem Steuereingang des spannungsgesteuer­ ten Oszillators (VCO) verbunden ist, dessen Ausgang direkt mit dem Takteingang (C3) des dritten D-Flip-Flops (DF3) und mit dem Ausgang eines im Demultiplexer- und Regeneratorblock (PDM) enthaltenen Laufzeitgliedes (T) mit einer Verzögerung entsprechend einer halben Bitperiode des Eingangssignals ver­ bunden sind, daß ein erster Ausgang des Laufzeitgliedes (T) mit einem Takteingang (C2) des zweiten D-Flip-Flops (DF2) und ein invertierender Ausgang des Laufzeitgliedes (T) mit einem Takteingang (C1) des ersten D-Flip-Flops (DF1) verbunden ist.

6. Kombinierte Frequenz- und Phasenregelschleife nach Anspruch 5, dadurch gekennzeichnet daß in die Verbindungen zwischen dem Ausgang des zweiten und des dritten D-Flip-Flops (DF2, DF3) und den Eingängen des Exklusiv-ODER-Gatters (EXOR) jeweils ein weiteres, mit dem Ausgangssignal des spannungsgesteuerten Oszillators (VCO) getaktetes viertes bzw. fünftes D-Flip-Flop (DF4, DF5) einge­ fügt ist.