DE19513819A1 - IC-Prüfverfahren - Google Patents
IC-PrüfverfahrenInfo
- Publication number
- DE19513819A1 DE19513819A1 DE19513819A DE19513819A DE19513819A1 DE 19513819 A1 DE19513819 A1 DE 19513819A1 DE 19513819 A DE19513819 A DE 19513819A DE 19513819 A DE19513819 A DE 19513819A DE 19513819 A1 DE19513819 A1 DE 19513819A1
- Authority
- DE
- Germany
- Prior art keywords
- segment
- result
- probing
- probe
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010998 test method Methods 0.000 title 1
- 239000000523 sample Substances 0.000 claims description 126
- 239000004020 conductor Substances 0.000 claims description 112
- 238000000034 method Methods 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 18
- 238000004364 calculation method Methods 0.000 claims description 10
- 238000002679 ablation Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 6
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000009412 basement excavation Methods 0.000 claims 1
- 238000010292 electrical insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 50
- 238000010894 electron beam technology Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 12
- 238000012360 testing method Methods 0.000 description 12
- 238000010606 normalization Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 238000010884 ion-beam technique Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- 241000571940 Dracula Species 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 3
- 238000009877 rendering Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000001356 surgical procedure Methods 0.000 description 2
- 238000013024 troubleshooting Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000003079 width control Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004630 atomic force microscopy Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- LFEUVBZXUFMACD-UHFFFAOYSA-H lead(2+);trioxido(oxo)-$l^{5}-arsane Chemical compound [Pb+2].[Pb+2].[Pb+2].[O-][As]([O-])([O-])=O.[O-][As]([O-])([O-])=O LFEUVBZXUFMACD-UHFFFAOYSA-H 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012384 transportation and delivery Methods 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/303—Contactless testing of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/25—Tubes for localised analysis using electron or ion beams
- H01J2237/2505—Tubes for localised analysis using electron or ion beams characterised by their application
- H01J2237/2594—Measuring electric fields or potentials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/304—Controlling tubes
- H01J2237/30405—Details
- H01J2237/30416—Handling of data
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Die Erfindung bezieht sich auf Verfahren und Vorrichtungen für
das Plazieren eines Prüfpunktes an einer optimalen Stelle für die Prü
fung eines IC, insbesondere bei einem System mit mechanischer Sonde,
Elektronenstrahlsonde, fokussierter Ionenstrahlsonde oder Laserstrahl
sonde.
Systeme mit geladenen Partikelstrahlen werden verwendet bei
der Verifizierung, Charakterizierung, Fehlerbehebung und Modifikation
von Komponenten, wie integrierten Schaltkreisen (ICs). Elektronenstrahl
sonden(EBP)-Systeme werden verwendet zum Gewinnen und Beobachten von
Wellenformen an internen Schaltungsknoten einer Komponente, wenn diese
untersucht wird durch Anlegen eines Signalmusters an die äußeren Stifte
der Komponente und zum Erzeugen von Spannungskontrastabbildungen der
Komponente.
Systeme mit fokussiertem Ionenstrahl (FIB) werden verwendet
zum Ausführen von drei Hauptfunktionen: (1) Ätzen/Abtragen von Struktur
etwa für das Durchtrennen von metallischen Leitungen und Bohren von
Löchern, (2) Auftrag von Material etwa für das Bilden von Metallan
schlüssen und Kissen und (3) Ionenabtastmikroskopbeobachtung (SIM). Die
se Funktionen können eingesetzt werden zum Modifizieren des IC zwecks
Fehleranalyse. Durchtrennen und Verbinden von metallischen Leitungen
hilft bei der Bestätigung eines vermuteten Fehlermechanismus oder der
Fehlerlokalisierung, und das Abtragen von Löchern in einer Isolier
schicht ermöglicht einen "vergrabenen" Leiter freizulegen oder ihn an
ein Kissen anzuschließen für verbesserte E-Strahl- oder mechanische
Sondierung.
Fig. 1 und 2 zeigen die generelle Struktur eines Systems
mit Ladungspartikelstrahl nach dem Stand der Technik. Systeme mit einer
solchen Struktur umfassen das "IDS 5000TM" EBP-System und das "IDS 7000
FIBstationTM" FIB-System, die im Handel von Schlumberger Technologies,
Inc. in San Jose, Californien, erhältlich sind. Solche Systeme sind
beispielsweise beschrieben in US-Patenten 4.706.019 und 4.721.909 des N.
Richardson und U.S. Patent Nr. 5.140.164 des Talbot et al, auf deren
Inhalt hier verwiesen wird.
Ein System mit Ladungspartikelstrahl 110 hat drei Hauptfunk
tionselemente: Einen Elektronenstrahl oder fokussierten Ionenstrahl 112,
einen Schaltungserreger 114 und ein Datenverarbeitungssystem 116 ein
schließlich eines Wiedergabeterminals 118. Das Datenverarbeitungssystem
116 umfaßt einen Prozessor P mit zugeordnetem Speicher M und einem
Massenspeicher D, etwa einem Plattenlaufwerk. Der Schaltungserreger 114
kann ein konventioneller Tester für integrierte Schaltkreise sein, etwa
ein Modell "S15TM" Tester (erhältlich von Schlumberger Technologies in
San Jose, Californien), welcher wiederholt ein Muster von Testvektoren
an den Prüflingsschaltkreis über einen Bus 124 anlegen kann. Die Kompo
nente (wie ein IC, der in Waferform vorliegen kann) 126 wird in einer
Vakuumkammer 128 der Sonde 112 plaziert. Daten, die die Stellen auf der
Komponente 126 angeben, auf welche der Strahl zu richten ist, werden zur
Sonde 112 mittels des Datenverarbeitungssystems 116 über einen Bus 122
übertragen. Das Datenverarbeitungssystem 116 kann auch verwendet werden
zum Steuern des Schaltungserregers 114. Das System 110 kann gesteuert
werden durch eine Bedienungsperson, die Befehle über den Wiedergabe
terminal 118 eingibt.
Gemäß Fig. 2 umfaßt eine solche Sonde 112 nach dem Stand der
Technik drei Elemente, die auf einer Tragfläche 225 montiert sind: Eine
Bühne 226, eine Sondenkarte 228 und eine Strahlfokussiersäule 229. Die
Säule 229 erzeugt einen Ladungspartikelstrahl, der längs der Achse 236
gerichtet ist. Der Elektronenstrahl durchläuft Öffnungen in der Ober
fläche 225 und der Sondenkarte 228. Der Punkt, an welchem der Strahl auf
die Komponente 126 auftrifft (in Fig. 2 als ein Wafer dargestellt),
wird bestimmt durch die Position der Säule 229 (steuerbar mittels einer
X-Y-Bühne 240) und durch die Ablenkung des Strahls (steuerbar mittels
X-Y-Ablenkspulen 241).
Solche Systeme kombinieren an einem einzigen Arbeitsplatz die
Wiedergabe eines schematischen Schaltungsdiagramms, Layout-Maskendaten
und ein betriebenes Elektronenabtastmikroskop (SEM) oder Ionenabtast
mikroskop(SIM)-Abbild des Chips zusammen mit analogen und/oder digitalen
Wellenformen. Die SEM (oder SIM)-, Layout- und Schemawiedergaben in den
Schlumberger Systemen nach dem Stand der Technik sind miteinander ver
bunden, um die Navigation bezüglich des IC-Chips zu erleichtern. Wenn
beispielsweise der Benutzer eine der verbundenen Wiedergaben verfährt
(seitlich bewegt) oder zoomt (Änderung der Vergrößerung), werden die
anderen dementsprechend verfahren oder gezoomt. Wenn der Benutzer eine
Sondenmarkierung an einem Punkt einer der verbundenen Wiedergaben pla
ziert, können zum Vergleich erwartete Wellenformen und tatsächlich
gemessene Wellenformen an diesem Punkt wiedergegeben werden.
Fig. 3 illustriert ein Beispiel von miteinander verbundenen
Schema-, Layout- und SEM-Abbildern, erzeugt mit einem IDS 5000 System
unter Einstellung der Vergrößerung derart, daß ein relativ großes Sicht
feld erzeugt wird. Die konventionellen Schlumberger Systeme bilden
solche Abbilder in mehreren farben ab, um den Benutzer mit zusätzlicher
Information zu versorgen, wie etwa der Schicht oder dem Netz, zu welchem
ein bestimmtes wiedergegebenes Merkmal gehört. Das Schemabild 310 re
präsentiert einen Ausschnitt einer Schaltung, die in einer Komponente
verkörpert wird. Das Layout-Bild 320 repräsentiert in etwa denselben
Abschnitt der Schaltung, wie er im Schemabild 310 wiedergegeben ist. Das
SEM-Bild 330 repräsentiert etwa denselben Ausschnitt der Schaltung, wie
er im Layout-Bild 320 wiedergegeben wird. Die Untersuchung des Layout-Bildes
320 und SEM-Bildes 330 zeigt eine enge Korrelation zwischen den
wiedergegebenen Schaltungsmerkmalen. Dem Layout-Bild 320 und SEM-Bild
330 sind Rahmen überlagert, die ein Layout-Fenster 340 bzw. ein SEM-Fen
ster 350 repräsentieren, durch welche das Sichtfeld der Sonde für eine
gegebene Bühnenposition bei einem erhöhten Vergrößerungsfaktor begrenzt
wird. Wenn das Sichtfeld in Reaktion auf Befehle des Benutzers aufwärts
und abwärts gezoomt wird, werden die wiedergegebenen Bilder dement
sprechend aufwärts und abwärts gezoomt. Das Layout-Fenster 340 und das
SEM-Fenster 350 repräsentieren in etwa dasselbe Sichtfeld des Schalt
kreises, wenn einmal die Bilder miteinander verbunden worden sind.
Bei der Benutzung eines EBP-Systems benötigt die Bedienungs
person sehr viel Zeit, nach der besten Stelle zu suchen, wo die Elektro
nenstrahlsonde zu positionieren ist, um die beste Signalmessung zu er
reichen. Das beste Signal wird von einer Sondenstelle erhalten, die das
höchste Signal-Rausch-Verhältnis aufweist und das geringste Übersprechen
von benachbarten Signalen. Höheres Signal-Rausch-Verhältnis verringert
das Rauschen, das bei einer festgelegten Wellenformgewinnungszeit vor
liegt, und verringertes Übersprechen reduziert unerwünschte Signalver
zerrungen, um so eine zutreffendere Wellenform zu ergeben.
Bei Benutzung eines FIB-Systems benötigt die Bedienungsperson
sehr viel Zeit, um die beste Stelle zu suchen, um ein Sondierloch einzu
schneiden. Dieses Loch wird durch die Passivierung bei passivierten Kom
ponenten geschnitten, um die oberste Verdrahtungsschicht zu erreichen,
oder durch Zwischenschichtdielektrikum bei passivierten und unpassivier
ten oder depassivierten Komponenten, um tiefere Verdrahtungsschichten zu
erreichen. Ein Sondenloch kann mit leitendem Material gefüllt werden
oder ungefüllt belassen werden. Dies erzwingt Beschränkungen hinsicht
lich der Größe und Position des Loches. Es kann zugelassen sein oder
auch nicht, daß das Sondenloch durch bestimmte Leiter in höheren Schich
ten schneidet, um Signale von Leitern tieferer Schichten zu erreichen.
Beispielsweise ist das Schneiden durch einen schmalen Taktsignalleiter
unerwünscht, während das Schneiden durch einen breiten Leistungsversor
gungsbus akzeptierbar sein kann. Dies erzwingt weitere Beschränkungen
bezüglich der Stelle, wo ein Loch eingebracht werden kann. Das Ziel des
Durchschneidens eines Sondenpunktloches ist es, einer Sonde, EBP oder
mechanische Sonde (MP), eine Wellenform auf einem vergrabenen Signal
leiter zu messen.
Systeme für das analytische mechanische Sondieren von Sub
mikronstrukturen sind bekannt, die einen Manipulator verwenden zum
Positionieren einer Sondennadel, während die Operation mit einem hoch
vergrößernden Mikroskop beobachtet wird. Solche Systeme sind im Handel
erhältlich von Quellen einschließlich Karl Suss, Alessi und Wentworth.
Ein anderer Typ von MP ist das Atomkraftmikroskop (AFM), bei dem eine
scharfe Sondenspitze über eine Probenoberfläche geschleppt wird. Solche
Systeme sind im Handel erhältlich von Veeco Instruments, Inc., siehe
beispielsweise D. Rugar et al, Atomic Force Microscopy, PHYSICS TODAY,
Oktober 1990, Seiten 23-30.
Wenn ein rechnergestütztes Konstruktions-/Engineering-System
(CAD/CAE) für die IC-Auslegung verwendet wird für das Layout der Maske
einer neuen Komponente, gibt es wenig oder gar keine Berücksichtigung
der Zugänglichkeit jedes Signals für ein Sondensystem. Abweichend von
dem Gebiet der Konstruktion-für-Prüfbarkeit (design-for-testability
DFT), wo Zusatzsignale und spezifische Strukturen zugefügt werden zum
Verbessern der internen Signalsteuerbarkeit und Beobachtbarkeit über die
Komponentenanschlüsse, gibt es keine solchen Konstruktion-für-Sondie
rungs-Modifikationen bei den meisten heutigen Softwares für die IC-Gestaltung.
Dies kann zur Herstellung von Komponenten führen, die ge
prüft werden können zur Feststellung, welche gut sind und welche Aus
schuß, die jedoch nicht diagnostiziert werden können unter Verwendung
von Sondiermethoden um herauszufinden, wo und warum die versagenden
Komponenten fehlerhaft waren.
Ein früherer Ansatz, dieses Problem anzugehen, ist in US
Patent Nr. 5.392.222 offenbart, auf das hier bezuggenommen wird. Dieser
Ansatz wird verwendet in der Optimal Probe Placement (OPP)-Software von
Schlumberger Technolgoies, ATE Division, Diagnostic Systems Group, als
Teil der integrierten Diagnosesystemproduktfamilie (IDS). Abweichend von
den "interaktiven" Verfahren der vorliegenden Erfindung führen die
OPP-Verfahren eine Chargenmodusoperation aus und basieren auf einer
abweichenden Methodik.
Bei den OPP-Verfahren werden Polygone, welche die physische
Struktur der IC-Komponente beschreiben, Signalnetzen der Komponente
zugeordnet. Die Layout-Unterlagen werden bearbeitet, um sukzessive jene
Polygone zu eliminieren, von denen angenommen wird, daß sie für die Son
dierung unbrauchbar sind. Die nach einem solchen Vorausscheid verblei
benden Polygone werden als optimal für die Sondierung angesehen, und die
Bedienungsperson kann irgend welche von ihnen verwenden. Das Dracula
Design Rule Checker (DRC)- und Layout-Versus-Schematic (LVS)-Software-
Werkzeug werden verwendet zum Eliminieren ungeeigneter Polygone aus der
Betrachtung. Die OPP-Verfahren verwenden Polygonneubemessungsregeln zum
Schrumpfen oder Expandieren von Polygonen um ein spezifiziertes Maß, wie
auch Regeln für das Überprüfen der Überlappung von Polygonen unter An
wendung von logischen Operationen, wie UND/ODER/NICHT.
Die OPP-Verfahren wenden eine "Breiten"regel, eine "Tiefen"re
gel und eine "Nachbarschafts"regel auf die Polygone an zum Bestimmen,
welche für das Sondieren geeignet sind. (Andere Regeln, die mit der vor
liegenden Erfindung vorgesehen werden, finden keine Stütze in den OPP-Verfahren.)
Die Breitenregeln schrumpfen alle Polygone um einen Mini
malbreiteparameter zum Eliminieren aller Polygone, die kleiner sind als
die Minimalbreite. Gemäß Fig. 4 werden ein Polygon 400 und ein Polygon
410 in ihrer Größe reduziert um die Minimalbreite unter Verwendung des
Dracula-GRÖSSE-Befehls. Das Polygon 400 wird gelöscht, wie bei 420 ge
zeigt, aber es verbleibt ein Polygon 430 verringerter Größe aus dem
Polygon 410. Das Polygon 430 wird dann vergrößert um die Minimalbreite
zum Schaffen eines Polygons 440, das gleich dem Polygon 410 ist. Die
Tiefenregel findet Schnittstellen zwischen Polygonen unterschiedlicher
Schichten und eliminiert verdeckte Tiefschichten-Polygone aus der Be
trachtung unter Verwendung der Dracula-UND-, -ODER- und -NICHT-Operato
ren. Fig. 5 zeigt ein Polygon A(500), das ein Polygon B(510) überlagert
derart, daß ein Teil von Polygon B für das Sondieren nicht zugänglich
ist. Die Anwendung der OPP-Tiefenregel hinterläßt ein Polygon A(500) und
transformiert das Polygon B in Polygone C(520 und 530), die für das Son
dieren geeignet sind. Die Nachbarschaftsregel vergrößert alle Polygone
um einen Minimalabstandparameter und überprüft dann bezüglich Überlap
pung zwischen benachbarten Polygonen und eliminiert jegliche solche
Überlappung. Dies stellt sicher, daß Polygone, die näher sind als ein
Minimalabstand von einem Nachbar, nicht sondiert werden. Die Dracula-
GRÖSSE- und -SCHNITT-Regeln werden verwendet. Wie in Fig. 6 gezeigt,
werden benachbarte Polygone A(600), B(610), C(620) um den Minimalabstand
vergrößert zum Erzeugen von Polygonen A′(630), B′(640) bzw. C′(650).
Polygon B′ überlappt Polygon A′, und beide werden eliminiert bei Be
lassung von Polygon C′′(660). Polygon C′′ wird um den Minimalabstand ver
kleinert, so daß ein Polygon C′′′(670) für das Sondieren verbleibt.
Es sind Techniken bekannt für das Anwenden eines Satzes von
Sondierpunktauswahlregeln auf den kompletten Bereich eines gewünschten
Drahtes mit der Absicht, den lokalen Feldeffekt, das Übersprechen und
die Schaltungstrukturbeeinflussungen zu minimieren. Siehe beispielsweise
R. Scharf et al, DRC-Based Selection of Optimal Probing Points for
Chip-Internal Measurements, PROC. INT. TEST CONF. 1992, Dokument 39.2,
Seiten 840-847. Das Scharf-et-al-Verfahren erfordert topologische Be
rechnungen, wie Bool′sche Operationen oder Bemessungen, die in handels
üblichen Konstruktionsregelprüfwerkzeugen (DRC) vorgesehen sind. Siehe
auch P. Garino et al, Automatic Selection of Optimal Probing Points for
E-Beam Measurements, EOBT, 1991, Como, Italien, Seiten 88-96; R. Scharf
et al, Layout Analysis and Automatic Test Point Selection for Fast
Prototype Debug using E-Beam or Laser-Beam Testsystems, IEEE Custom
Integrated Circuits Conference (CICC), 1992, Boston, MA, USA, Seiten
17.3.1-4; R. Scharf et al, CAPT/IVE: Computer Aided Prototype Testing
using an Integrated Verification Environment, Northcon/91, 1991, Port
land, OR, USA, Seiten 370-375; K. Herrmann et al, Design for e-beam
testability - A demand for e-beam testing of future device generations?;
MICROELECTRONIC ENGINEERING, Band 7, 1987, Seiten 405-415; W. Lee,
Engineering a Device for Electron-Beam Probing, IEEE DESIGN & TEST OF
COMPUTERS, Band 6, 1989, Seiten 36-49; A. Noble et al, Increasing
Automation in Diagnostic Processes, EE-EVALUATION ENGINEERING, Band 5,
1992, Seiten 10-14.
Während gemäß dem obigen Verfahren unter Verwendung einer
Vielzahl von EBP-Plazierungsregeln bekannt sind, scheint keine schlüssig
genug, um Sondenpunktabtragoperationen zu leiten, wo ein FIB- oder
Laserstrahl in Kombination mit einem EPB oder MP zu verwenden ist, und
keine scheint geeignet für interaktive Operation (statt chargenweise).
Gemäß der vorliegenden Erfindung werden Verfahren vorgeschla
gen, die die Betrachtungen, erzwungen durch die Anwendung von Sonden
systemen (beispielsweise EBP oder MP), und Sondierungspunktabtragsysteme
(beispielsweise FIB oder Laser) berücksichtigen. Solche Verfahren können
interaktiv in Realzeit ausgeführt werden, um die System-Bedienungsperso
nen bei der Auswahl optimaler Sondierungspunktstellen zu unterstützen.
Vorrichtungen, welche die Verfahren gemäß der Erfindung verwenden,
können eine "beste" Sondierungsstelle identifizieren innerhalb einiger
Sekunden, was erhebliche Produktivitätsfortschritte gegenüber manuellen
(visuellen) Suchverfahren, welche Minuten erfordern, ermöglicht. Zeit
wird gespart bei der Identifikation der besten Sondierungsstelle, und
die Verwendung von optimalen Sondierungsstellen zu jedem Zeitpunkt der
Sondierung an der Komponente liefert Wellenformen akzeptabler Qualität
in kürzerer Zeit. Reduziertes Übersprechen verringert die Wahrschein
lichkeit der Fehlinterpretation von Signalen und falscher Entscheidungen
während der Analyse.
Verfahren gemäß der Erfindung können auch angewandt werden bei
der Auslegung eines IC zum Analysieren der Zugänglichkeit jedes Signals
für die Sondierung, insbesondere bei kritischen Signalen. Eingebettet in
die Routine des Auslegungssystems, können die Verfahren verwendet werden
zum Optimieren des IC-Layouts für spätere Diagnose mit Sonden. Dies kann
besser diagnostizierbare Konstruktionen ergeben unter Reduktion der
Komponentenfehlerbeseitigungszeiten, was eine schnellere Vermarktung
ermöglicht und die Profite steigert.
In bevorzugten Ausführungsformen werden eine Layout-Beschrei
bung, eine Netzlistenbeschreibung und eine Kreuzreferenzbeschreibung des
IC aus der Ablage entnommen. Datenstrukturen in Verbindung mit jedem
Netz nennen eine Liste von Polygonen. Polygone eines ausgewählten Netzes
werden in Segmente einer spezifizierten Schrittgröße aufgebrochen. Jedes
Segment wird überprüft in Übereinstimmung mit einem Satz von Sondier
regeln. Werte, erzeugt durch die Sondierregeln, werden gewichtet und
kombiniert zum Erhalten eines Sondierergebnisses für jedes Segment. Das
Sondierergebnis indiziert die Brauchbarkeit der entsprechenden Netz
stelle für das Sondieren. Wenn das beste Sondierergebnis indiziert, daß
ein optimales Segment für das Sondieren existiert, werden die Koordina
ten dieses Segments gespeichert und verwendet, um eine Sonde auf die
entsprechende Stelle des IC zu richten. Wenn das beste Sondierergebnis
zeigt, daß kein optimales Segment für das Sondieren existiert, wird
jedes Segment des Netzes überprüft in Übereinstimmung mit einem Satz von
Sondierpunkttrennregeln. Werte, erzeugt durch die Sondierpunkttrenn
regeln werden gewichtet und kombiniert zum Erhalten eines Trennergeb
nisses für jedes Segment. Das Trennergebnis indiziert die Brauchbarkeit
der entsprechenden Netzstelle für das Eindringen eines Sondierpunkt
loches. Ein Segment mit dem′ besten Trennergebnis wird als optimal für
das Plazieren eines Sondenpunktes angesehen.
Fig. 1 ist ein Blockdiagramm eines Sondensystems mit
Ladungspartikeln nach dem Stand der Technik;
Fig. 2 zeigt eine Elektronenstrahltestsonde nach dem Stand
der Technik für ein System nach Fig. 1;
Fig. 3 zeigt ein Beispiel für verbundene Schema-, Layout- und
SEM-Abbildungen;
Fig. 4 zeigt die Anwendung einer DRC-"Breiten"regel nach dem
Stand der Technik;
Fig. 5 zeigt die Anwendung einer DRC-"Tiefen"regel nach dem
Stand der Technik;
Fig. 6 zeigt die Anwendung einer DRC-"Abstands"regel nach dem
Stand der Technik;
Fig. 7 zeigt die Verwendung von abgespeicherten Layout- und
Netzlistenunterlagen zum Erzeugen einer Kreuzreferenzunterlage;
Fig. 8-10 illustrieren Breitenregeln gemäß der Erfindung;
Fig. 11-13 illustrieren Tiefenregeln gemäß der Erfindung;
Fig. 14-16 illustrieren Distanzregeln gemäß der Erfindung;
Fig. 17-19 illustrieren Zentralisierregeln gemäß der
Erfindung;
Fig. 20 illustriert eine PPC-Sicherheitsregel gemäß der
Erfindung;
Fig. 21 illustriert eine PPC-Abtragregel gemäß der Erfindung;
Fig. 22 illustriert eine PPC-Flachheitregel gemäß der
Erfindung;
Fig. 23 zeigt einen Ausschnitt eines IC-Layout;
Fig. 24 zeigt, wie eine Liste von Polygonen und eine Liste
von Segmenten gemäß der Erfindung präpariert werden;
Fig. 25-28 zeigen die Anwendung der Sondierregeln gemäß der
Erfindung;
Fig. 29-31 zeigen die Anwendung der Abtragregeln gemäß der
Erfindung;
Fig. 32-34 zeigen
Flußdiagramme zur Erläuterung der
Sondier- und Abtragmethodik gemäß der Erfindung;
Fig. 35 zeigt, wie Abmessungen einer Sondierpunktöffnung
skaliert werden mit Tiefen- und Aspektverhältnis gemäß der Erfindung;
Fig. 36 ist ein Flußdiagramm eines Verfahrens gemäß der
Erfindung für die Modifikation eines Layout eines IC zum Verbessern der
Zugänglichkeit ausgewählter Netze für die Sondierung.
Zuerst werden bevorzugte Regeln gemäß der Erfindung beschrie
ben. Bevorzugte Verfahren zum Anwenden der Regeln werden danach be
schrieben.
Gemäß Fig. 8 trifft der primäre Strahl 800 von Elektronen in einem EBP
auf die Komponente mit einem Gauss′schen Querschnittbefehl, wie bei 810
dargestellt. Die Fleckgröße beträgt typischerweise 0,1 Micron oder weni
ger für gegenwärtige EBP-Systeme (die Fleckgröße wird normalerweise de
finiert als der Querschnittsdurchmesser des Primärstrahls, wo die In
tensität auf halbes Maximum fällt, bekannt als Vollbreite-Halbmaximum
oder FWHM). Wenn ein 0,5 Micron breiter freiliegender Leiter 820 son
diert wird, landet das meiste des Primärstrahls auf dem Leiter, wenn der
Strahl auf dem Mittelpunkt des Leiters positioniert ist. Ein kleiner
Prozentsatz der Primärelektronen wird jedoch auf naheliegendem Isolator
830 anstatt auf dem Leiter landen, was die Signalgenauigkeit verschlech
tert und das Rauschen erhöht infolge von Sekundärelektronenausbeute
änderungen, hervorgerufen durch Änderungen in der Topographie und dem
Material. Die Verschlechterung ist größer für schmalere Leiter und
breitere Primärstrahlfleckgrößen. Sie ist auch größer, wenn der Leiter
nicht frei liegt, sondern vergraben ist.
Gemäß Fig. 9 ist die Leichtigkeit, mit der eine Bedienungs
person eine mechanische Sondennadel auf einem Leiter setzen kann, pro
portional der Breite des Leiters. Das Setzen einer 0,5 Micron Sonden
nadel 910 auf einen 0,3 Micron breiten Abschnitt 920 eines Leiters ist
schwierig. Eine 0,5 Micron Sondennadel 930 ist leichter setzbar auf
einen 0,5 Micron breiten (oder breiteren) Abschnitt 940 irgendwo sonst
auf demselben Leiter.
Wenn mit einem FIB abgetragen wird zum Freilegen eines
Leiters, gibt es immer die Möglichkeit einer kleinen Fehlausfluchtung
zwischen aufeinanderfolgenden Schichten, hervorgerufen durch Masken
registrierfehler während der Herstellung. Die Wahrscheinlichkeit des
Abtrags eines Sondierloches nach unten zu einem schmalen Leiter auf
tieferen Pegel ist größer, je breiter der Zielleiter ist. Gemäß Fig. 10
ist es bevorzugt, ein Sondenloch 1000 abzutragen zum Freilegen eines
Leiters bei einem breiteren Abschnitt 1010 als ein Sondenloch 1030 abzu
tragen zum Freilegen des Leiters bei einem schmaleren Abschnitt 1020.
In einem EBP wird die Wellenform von einem vergrabenen Leiter gewonnen
durch Messen des Oberflächenpotentials, das kapazitiv durch das iso
lierende Dielektrikum zwischen der Oberfläche und dem vergrabenen Leiter
gekoppelt wird. Der kapazitive Kopplungseffekt nimmt zu mit abnehmendem
Abstand von Oberfläche und vergrabener Schicht. Je dichter ein Leiter an
der Oberfläche ist, desto größer ist die kapazitive Kopplung und desto
besser das gemessene Signal von der Oberfläche. Gemäß Fig. 11 ist es
bevorzugt, einen Leiter 1110 dichter an der Oberfläche 1120 zu sondieren
als einen tieferen Leiter 1130.
In einem MP ist der physische Sondenzugang am wahrscheinlich
sten möglich für die obersten Schichten nach Abtrag der Passivierung
unter Verwendung von Chemikalien und manchmal von Dielektrikum unter der
Passivierung unter Verwendung von reaktiven Ionenätzungen. Wiederum sind
die oberen Schichten besser, weil sie zugänglicher sind. Gemäß Fig. 12
ist ein Leiter 1210, der näher an der Oberfläche 1220 ist, besser zu
gänglich für MP-Nadel 1230 als ein tieferer Leiter 1240.
Mit einem FIB ist die Zeit, erforderlich zum Abtrag eines
Sondierloches, etwa proportional der Tiefe des Loches. Wiederum sind
obere Schichten einfacher und schneller zu erreichen als tiefere
Schichten. Gemäß Fig. 13 wird weniger Zeit benötigt, ein Loch 1310 für
den Zugang zum Leiter 1320 abzutragen, als ein Loch 1330 für den Zugang
zu einem tieferen Leiter 1340.
Bei einem EBP wird die gewonnene Wellenform abgeleitet von Sekundärelek
tronen, die von der Oberfläche des Punktes gesammelt werden, wo der pri
märe Elektronenstrahl auftrifft. Diese Sekundärelektronen sind von ge
ringer Energie und werden leicht beeinflußt durch lokale elektrische
Feldeffekte. Der starke lokale Feldeffekt, hervorgerufen durch den Ziel
leiter, moduliert die Anzahl und Energie der Sekundärelektronen, die aus
der Oberfläche entweichen, um den EBP-System-Detektor zu erreichen und
die Wellenform für die Wiedergabe zu erzeugen. Es können auch starke un
erwünschte Einflüsse auf die Sekundärelektronen von naheliegenden Lei
tern vorliegen, ob an der Oberfläche oder vergraben. Für die obersten
freiliegenden Leiter ist die Verschlechterung eine Funktion der elek
trischen Felder, die die Sekundärelektronen beeinflussen. Für vergrabene
Leiter erfolgt die Verschlechterung über unerwünschte kapazitive Kopp
lung mit dem Punkt, wo der Primärstrahl auftrifft. In jedem Falle ist
das unerwünschte übersprechen geringer von benachbarten Leitern, die
weiter entfernt sind. Gemäß Fig. 14 erzeugt ein Elektronenstrahl 1400,
der auf einen Leiter 1410 auftrifft, Sekundärelektronen 1420 und 1430.
Sekundärelektronen 1430 werden beeinflußt von dem nahegelegenen Leiter
1440. Ein Leiter 1450, der weit genug weg ist, hat keinen signifikanten
Einfluß.
Bei einem MP wird die Möglichkeit, eine Sondiernadel auf einen
Leiter zu setzen ohne gleichzeitig einen benachbarten Leiter zu kontak
tieren, verbessert, wenn die Nachbarn weiter entfernt sind. Dies ist
besonders wichtig bei gegenwärtigen Komponentengeometrien, wo eine
Bedienungsperson gezwungen ist, 0,5 Micron Sonden zu setzen, die leicht
stumpf werden können und sich zu einem spitzen Radius von 1 Micron
verformen. Mehrere Leiter können deshalb gleichzeitig kontaktiert
werden. Gemäß Fig. 15 kann eine Sondennadel 1510, die den Leiter 1520
kontaktieren soll, auch den Leiter 1530 kontaktieren, wenn der letztere
zu nahe an der Sondierstelle ist. Das Auswählen einer Stelle für das
Sondieren des Leiters 1520, wo der nächste Leiter (beispielsweise Leiter
1540) weiter entfernt ist, reduziert das Risiko der unbeabsichtigten
Kontaktierung von anderen Leitern als dem, der zu sondieren ist.
Bei einem FIB ist die Fähigkeit, nach unten bis zu einem
schmalen vergrabenen Leiter abzutragen, ohne gleichzeitig unabsichtlich
einen benachbarten Leiter zu treffen, verbessert mit zunehmendem Abstand
des Zielleiters von benachbarten Leitern. Auch wenn ein Sondierloch über
auf mittlerem Niveau liegende Leiter hinaus zu einem Leiter tieferen
Pegels auszuführen ist, wird die Chance, unabsichtlich durch einen Teil
oder die Gesamtheit eines Leiters auf mittlerem Niveau zu schneiden,
verringert, wenn die Leiter des mittleren Niveaus weiter entfernt sind.
Wie oben erwähnt, existieren diese Möglichkeiten wegen der möglichen
Fehlausfluchtung zwischen Schichten, die während der Herstellung einge
führt sein können. Gemäß Fig. 16 kann das Abtragen eines Sondierloches
1610 zum Freilegen des Leiters 1620 auch einen naheliegenden Leiter 1630
frei legen. Die Auswahl einer Stelle zum Freilegen des Leiters 1620, wo
der nächste Nachbar (beispielsweise Leiter 1640) weiter entfernt ist,
verringert das Risiko der Freilegung von mehr als dem beabsichtigten
Leiter.
Eine Ausnahme dieser Regel besteht darin, daß bei einem EBP es
besser ist, näher an einem benachbarten Leiter zu liegen, falls dieser
Nachbar eine Leistungs- oder Masseleitung ist, insbesondere eine Masse
leitung. Ein solcher Nachbar hat einen vorteilhaften "Abschirm"effekt,
weil sein zugeordnetes elektromagnetisches Feld statisch ist und sein
zugeordneter kapazitiver Kopplungseffekt null beträgt.
Bei einem EBP können elektromagnetische Einflüsse der Verbindungsdrähte
und Verpackung des IC die Bahn des primären Elektronenstrahls beein
flussen. Wenn der Primärstrahl nicht das Ziel korrekt trifft, kann das
Rauschen zunehmen, weil der Strahl teilweise oder vollständig abseits
des Leiters auftrifft und/oder Übersprechen sich vergrößert, weil der
Strahl näher an einem benachbarten Leiter auftrifft. Bei sonst gleichen
Bedingungen ist es bevorzugt, die Sondierung soweit wie möglich von der
Peripherie der Komponente weg vorzunehmen (beispielsweise näher zum
Zentrum der Komponente). Gemäß Fig. 17 ist ein Verbindungsdraht 1710
mit einem Verbindungskissen 1720 nahe der Peripherie eines IC. Elek
trische Felder vom Verbindungsdraht 1710 und Verbindungskissen 1720
interferieren mit einem Elektronenstrahl 1730, verwendet zum Sondieren
eines Leiters 1740, der zu nahe ist. Der Elektronenstrahl 1750, verwen
det zum Sondieren eines Leiters 1760, der weiter weg ist von dem Verbin
dungskissen und Verbindungsdraht, wird nicht meßbar beeinflußt.
Bei einem MP reduziert das Fernhalten von der Peripherie die
Chance, daß die Sondennadel zufällig einen Verbindungsdraht kontaktiert
oder zerstört. Sondennadeln sind geneigt relativ zu der IC-Oberfläche,
damit die Spitze visuell relativ zu der beabsichtigten Sondenstelle
positioniert werden kann. Gemäß Fig. 18 ist ein Verbindungsdraht 1810
verbunden mit einem Verbindungskissen 1820 nahe der Peripherie des IC.
Der Versuch einer Sondierung an einem nahegelegenen Leiter 1810 mit
einer Sondennadel 1840 kann dazu führen, daß die Sondennadel den Verbin
dungsdraht berührt. Es ist bevorzugt, einen Leiter 1850 zu sondieren,
der weiter weg ist von dem Verbindungsdraht.
Bei einem FIB werden Sondierlöcher manchmal mit einem leiten
den Material gefüllt, um das Signal von einem vergrabenen Leiter zur
Oberfläche zu holen, wo ein EBP oder MP leichteren Zugang hat. Diese
Aufbringung von leitendem Material erfolgt, wenn der Primärionenstrahl
in Wechselwirkung trifft mit Gasmolekülen, die das leitende Material
enthalten. Die Gasmoleküle werden mittels einer Düse in dichter Nähe zu
dem Punkt eingespeist, wo der Ionenstrahl auftrifft. Das Fernhalten der
Düse von den Verbindungsdrähten minimiert die Chance, daß infolge eines
Bedienungsfehlers der Verbindungsdraht mit der Düse beschädigt wird.
Gemäß Fig. 19 ist ein Verbindungsdraht 1910 mit einem Verbindungskissen
1920 nahe der Peripherie des IC verbunden. Das Positionieren der Düse
1930 so, daß der Gasstrahl 1940 die Ionenstrahlätzung oder -füllung von
Sondierloch 1950 unterstützen kann für den Zugang zu dem Leiter 1960,
kann dazu führen, daß die Düse den Verbindungsdraht 1910 berührt. Es ist
bevorzugt, ein Sondenzugangsloch 1970 einzubringen, um einen Leiter 1980
freizulegen, der weiter weg liegt von dem Verbindungsdraht.
Bei einem FIB ist es besser, nicht durch irgend einen Leiter zu schnei
den, um einen anderen zu erreichen. Das Ziel ist, die Funktionsfähigkeit
der Komponente unverändert zu lassen. Takt- und Steuersignale sind be
sonders wichtig, gefolgt von anderen Datensignalen. Leistungs- und
Masseleitungen sind am wenigsten wichtig, da sie die Tendenz haben,
breit und im Übermaß verfügbar zu sein. Fig. 20 zeigt einen Leiter
2010, der zu sondieren ist, und der in einem Bereich unter einem Leiter
2020 liegt, der ein Taktsignal CLK führt, und in einem anderen Bereich
unter einem breiteren Leiter 2030 liegt, der Masse VSS führt. Es ist
bevorzugt, ein Sondenzugangsloch 2040 durch den Leiter 2030 hindurch
auszuheben, als ein Sondenzugangsloch 2050 durch den Leiter 2020
einzubringen.
Bei einem FIB ist die Abtragrate abhängig von dem abzutragenden Mate
rial. Wenn es eine Wahl gibt zwischen zwei Sondenlochkandidaten, sollte
derjenige gewählt werden, der schneller abgetragen werden kann, basie
rend auf dem abzutragenden Material. Fig. 21 zeigt einen Leiter 2110,
der zu sondieren ist, und der in einem Bereich unter einem dicken Leiter
2120 liegt und in einem anderen Bereich unter einem dünneren Leiter 2130
liegt. Mit der Annahme, daß das Leitermaterial schneller abgetragen wird
als das Isolatormaterial 2140, ist es schneller, ein Sondenzugangsloch
2150 durch den Leiter 2120 auszuheben (weniger Isolatordicke, die abzu
tragen ist), als ein Sondenzugangsloch 2160 durch den Leiter 2130 auszu
bilden (mehr Isolatordicke, die abzutragen ist).
Die Sohle des Sondenloches sollte so flach wie möglich bleiben. Dies ist
so, damit beispielsweise ein Teil des Loches nicht durch den interes
sierenden Leiter hindurchschneidet, während ein anderer Teil des Loches
den Leiter noch nicht erreicht hat. Die Sohle des Sondenloches kann un
eben werden, wenn das Loch mit Teilen von Leitern überlappt zwischen der
Oberfläche und der Zielschicht. Solche teilweise Überlappung führt zu
einer unebenen Lochsohle, weil die Abtragsraten für unterschiedliche
Materialien unterschiedlich sind. Dieses Problem kann verringert werden
durch Auswählen von Sondenlochkandidaten, die vollständig innerhalb oder
außerhalb anderer Leiter liegen, wenn man von oben darauf sieht derart,
daß die gesamte Oberfläche der Lochsohle immer mit derselben Rate abge
tragen wird. Fig. 22 zeigt einen Leiter 2210, der zu sondieren ist und
der teilweise verborgen unter einem Leiter 2220 liegt. Mit der Annahme,
daß das Leitermaterial schneller abgetragen wird als das Isolatormate
rial 2230, ist es bevorzugt, ein Sondenzugangsloch 2240 dort auszuheben,
wo der Leiter 2220 sich durch den gesamten Lochbereich erstreckt (flache
Lochsohle), als ein Sondenzugangsloch 2250 dort auszuheben, wo eine Ma
terialdiskontinuität, wie eine Leiterkante 2260, vorliegt (unterschied
liche Abtragraten über der Lochsohle ergeben ein ungleichförmiges Loch).
Der weitere Abtrag des unebenen Loches 2250 könnte den Leiter 2210 be
schädigen, bevor er hinreichend für die Sondierung freigelegt worden
ist, oder versagen bei der ausreichenden Freilegung des Leiters 2210 für
angemessenes Sondieren.
Eine IC-Auslegung wird typischerweise vorbereitet unter Verwendung von
CAD-Werkzeugen zum Erzeugen einer Layout-Beschreibung, die die Geometrie
des IC als ein Satz von Polygonen, die in Schichten aufgeteilt werden,
die Verbindbarkeit der IC-Netze und Komponenten als eine Netzliste und
die Schichtreihenfolgeinformation definiert. Gemäß Fig. 7 werden diese
typischerweise gespeichert als eine Layout-Beschreibungsunterlage 710,
eine Netzlistenbeschreibungsunterlage 720 und eine Aufbauinformationsun
terlage 750. Es ist üblich, den Systemen, wie den Schlumberger IDS-Klassensystemen,
eine Kreuzreferenzbeschreibungsunterlage 740 herzu
stellen (unter Verwendung einer Aufbauwerkzeugeinrichtung 730) und zu
speichern, welche Unterlage 740 die Polygone der Layout-Beschreibung mit
Netzen der Netzlistebeschreibungsunterlage in Verbindung setzt, so daß
Polygone, die einen leitenden Signalpfad ausmachen, ohne weiteres iden
tifizierbar sind. Ein Netzname wird jedem Polygon in der Kreuzreferenz
beschreibungsunterlage zugeordnet. Dieses Vorgehen kann ausgeführt wer
den unter Anwendung von Kadenz-Dracula-Extraktions-Software beispiels
weise. Wenn eine Netzliste, die die Komponentenschaltung beschreibt,
vorgesehen ist, kann die Dracula-Software die Netze, die sich in dem
Layout finden, mit Signalnamen von der Netzliste korrelieren.
Bei den Schlumberger IDS-Klassensystemen entnimmt bei Verwen
dung der Layout-Werkzeugvorrichtung 760 aus dem Speicher die Layout-Beschreibung,
die Netzlistenbeschreibung, die Schichtreihenfolgeinfor
mation und die Kreuzreferenzbeschreibung. Die Polygone können wieder
gegeben werden unter Verwendung einer Layout-Wiedergabevorrichtung, wie
dem Layout-Werkzeug der Schlumberger IDS-Familie von Systemen. Das
Layout-Werkzeug gibt diese Polygone mit unterschiedlichen Farben wieder,
die unterschiedlichen Schichten zugeordnet sind. Polygone können selek
tiv schichtweise oder nach Zellenhirarchie wiedergegeben werden. Es ist
möglich, für irgend ein gegebenes Polygon festzustellen, ob es Teil
einer leitenden Signalleitung ist oder nicht, und wenn es es ist, ob die
Leitung ein Leistungs-, Masse-, Takt-, Steuer- oder Datensignal führt.
Eine Signalleitung mit einem Namen wie PWR, VCC, VDD ist normalerweise
eine Leistungsversorgungsleitung. Eine Signalleitung mit einem Namen wie
GND, VSS ist normalerweise eine Masseleitung. Eine Signalleitung mit
einem Namen wie CLOCK, CLK ist normalerweise eine Taktleitung. Eine
Signalleitung mit einem Namen wie ENABLE, ENB, RESET, RST usw. ist
normalerweise eine Steuerleitung. Alle anderen können normalerweise als
Datenleitungen behandelt werden.
Interessierende Signale können ausgewählt werden unter Verwen
dung eines Bildschirmcursors, gesteuert von einer Maus, oder durch Ein
schreiben des gewünschten Signalnamens. Der Benutzer kann ein für das
Sondieren interessierendes Signal auswählen durch irgend eines einer
Mehrzahl von Mitteln, etwa durch Eingeben eines Signalnamens oder durch
Auswählen eines Signalnamens von einer Liste oder durch Auswählen eines
Netzes von einer Schema- oder Layout-Wiedergabe. Das interessierende
Signalnetz durchsetzt typischerweise mehrere Schichten des IC, wie
Metal2 (M2), Metal1 (M1) und Polysilicium und mäandert innerhalb der
Schichten.
Obwohl die nachfolgende Beschreibung auf die Layout-Daten in
Ausdrücken von Polygonen bezugnimmt, werden Fachleute berücksichtigen,
daß typische Layout-Daten Polygone von generell n-Eckformen enthalten
können, wie auch Trapezoide mit höchstens vier Ecken, wobei zwei einan
der gegenüberstehende Linien parallel sind. Die Eingangspolygone und
-trapezoide, die der Einfachheit halber als Polygone bezeichnet werden
sollen, werden normalerweise extrahiert von einer Ablage im Industrie
standard GDS2-Format, obwohl andere Formate, wie Apple und CIF nicht
ungewöhnlich sind. Die Netzlistenbeschreibungsunterlage kann verwendet
werden zum Vergrößern jedes Polygons mit seinem zugeordneten Signalnamen
(oder Netzname, wie CLOCK, GROUND usw.) über die Anwendung der Dracula-
Software oder ähnlicher Extraktions- und Layout-mit-Schema(LVS)-Ver
gleichssoftware. Aufbauinformationsunterlage 750 liefert die Schicht
reihenfolge (von oben nach unten) und Optional-Materialdickeninformation
zur Indikation relativer Abwärts-Reihenfolge und -dicken für jedes
Polygon. Gemäß der Erfindung enthält die Aufbauinformationsunterlage 750
vorzugsweise auch Regelwichtungen, Minimum/Maximum-Distanzparameter,
Stufengröße und andere vom Benutzer spezifizierte Werte, wie auch benut
zerspezifizierte Namen für Leistungsversorgungs- und Masseleitungen,
Takt- und Steuerleitungen usw.
Fig. 23 zeigt ein Beispiel eines Ausschnitts aus einem IC,
bei der die Metal2 (M2)-Schicht in ausgezogenen Linien dargestellt ist
und die Metal1 (M1)-Schicht und die Durchkontaktierungen, die die
Schichten M1 und M2 verbinden, in gestrichelten Linien wiedergegeben
sind. Eine (nicht dargestellte) Polysiliciumschicht ist der M1-Schicht
unterlagert. Ein Leiter 2300 eines interessierenden Netzes XX hat
benachbarte Leiter A(2310), B(2320) und C(2330). Der Leiter 2300 liegt
in der M2-Schicht, ausgenommen dort, wo er auf M1-Schicht übergeht, um
unter Nachbar B(2320) hindurchzuführen. Verbindungsdrähte befinden sich
nahe dem oberen und dem rechten Rand der Darstellung, und das Zentrum
des Chips ist nach unten und nach links angenommen.
Vorzugsweise werden alle Polygone in Verbindung mit dem inter
essierenden Signal in einer Polygonliste LP zusammengefaßt. Polygone der
Liste werden eins nach dem anderen analysiert in inkrementalen Segmenten
einer vorbestimmten Größe. Die Analyse beachtet die Gesamtbreite des
Polygons, bewertet jedes Segment des Polygons schrittweise für die Son
diergeeignetheit in Übereinstimmung mit definierten Regeln. Die Analyse
wird fortgesetzt von einem Polygon zum nächsten, bis das gesamte Netz
bewertet worden ist. Für jedes Segment wird ein Satz von gewichteten und
normalisierten Sondierregeln angewandt zum Berechnen eines Sondierergeb
nisses, das die Brauchbarkeit des Segments für die Sondierung indiziert.
Die Anwendung der Sondierregeln indiziert beispielsweise, ob irgend
welche Punkte einer Signalleitung zugänglich sind, ohne eine Sonden
punktöffnung ausheben zu müssen. Das Segment/die Segmente mit dem
"besten" Sondierergebnis werden als optimal für das Sondieren
betrachtet.
Die Normalisierung beinhaltet das Skalieren des Ergebnisses,
um zwischen null und eins zu liegen, worin eins das höchste mögliche
Resultat und null das kleinste repräsentiert. Dies stellt sicher, daß
nicht irgend eine Regel gegenüber den anderen bevorzugt wird. Die be
nutzerspezifizierten Wichtungen werden außerhalb des Normalisierungs
prozesses gehalten, um so ihren beabsichtigten Zweck beizubehalten. Ein
Beispiel einer Normalisierung, wo ein Rohergebnis von 3 aus einem mögli
chen Maximum von 12 und einer Wichtung von 6 ergeben würde 6*(3/12) =
1,5, während ein anderes mit Rohergebnis 7 aus einem möglichen Maximum
von 8 mit einer Wichtung von 2 ergeben würde 2*(7/8) = 1,75. Typischer
weise ist die Tiefenregel die wichtigste der Sondierregeln, gefolgt von
Breite, Nähe und Zentrierung. Demgemäß würde ein typischer Satz von
Wichtungen sein Tiefen-Regel-Wichtung DRW=4, Breiten-Regel-Wichtung
WRW=3, Nachbarschafts-Regel-Wichtung PRW=2, Zentralitäts-Regel-Wichtung
CRW=1.
Fig. 24 zeigt schematisch die Aufbereitung einer Liste von
Polygonen LP, aus denen das Netz XX besteht (P1, P2, P3, P4, P5 usw.).
Eine Schrittgröße SS wird vorherbestimmt, entweder durch Auswahl des Be
nutzers oder willkürlich, zum Definieren der Schritte, in welchen jedes
Segment bewertet wird. Jedes Polygon wird dann in a Segmente der
Schrittgröße aufgeteilt, und eine Liste von Segmenten LS, aus denen das
Netz XX besteht, wird aufbereitet. Die Segmentliste umfaßt Segmente S1,
S2, S3 usw.
Fig. 25 zeigt die Anwendung der Sondiertiefenregel auf ein
Segment 2510 des Netzes XX, das in der M2-Schicht liegt. Die Schichten
werden von unten nach oben numeriert, und zwar die Polysiliciumschicht =
1, M1 = 2, M2 = 3 usw. Eine Wichtung DRW wird der Tiefenregel zugeord
net, in diesem Falle DRW=4. Ein Tiefenregelwert D für das Segment 2510
wird berechnet durch Multiplizieren der Tiefenregelwichtung mit der
Schicht-Nummer und dividiert durch die maximale Schichtzahl zwecks
Normalisierung. In diesem Beispiel, D = 4*3/3 = 4. Die Schichttiefe kann
die Schichtzahl sein (mit eins beginnend für die tiefste Schicht), wie
in diesem Beispiel, oder die absolute Tiefe der Schicht von der Ober
fläche (beispielsweise in Micron).
Fig. 26 zeigt die Anwendung der Sondierbreitenregel auf Seg
ment 2510 in Schicht M2, wobei die Leiterbreite 1,5 µm beträgt. In die
sem Beispiel ist die Leiterbreite in Schicht M2 = 1,5 µm, in Schicht M1
= 1,5 µm und im Polysilicium POLY = 1,0 µm. Eine Wichtung WRW wird der
Wichtungsregel zugeordnet; in diesem Falle WRW = 3. Ein Breitenregelwert
W für Segment 2510 wird berechnet durch Multiplizieren der Breitenregel
wichtung mit der Segmentbreite und Dividieren durch die maximal mögliche
Leiterbreite zwecks Normalisierung. In diesem Beispiel W = 3*1,5/1,5 =
3.
Fig. 27 zeigt die Anwendung der Sondiernachbarschaftsregel
auf Segment 2510. Ein Wert Minimalabstand wird gewählt als die minimale
Distanz vom Segment 2510 zu irgend einem Polygon eines benachbarten Lei
ters. In diesem Beispiel ist der Abstand des Segments 2510 von Polygon
2710 des Nachbars C 1,5 µm, von Polygon 2720 2,25 µm, von Polygon 2730
von Nachbar B 5,25 µm und von Polygon 2740 7,5 µm. Die Maximaldistanz
des Netzes XX von einem benachbarten Polygon beträgt in diesem Beispiel
10,0 µm. Demgemäß gilt, daß der Minimalabstand 1,5 µm beträgt. Eine
Wichtung PRW wird der Nachbarschaftsregel zugeordnet, in diesem Falle
PRW = 2. Ein Nachbarschaftsregelwert P für Segment 2510 wird berechnet
durch Multiplizieren der Nachbarschaftsregelwichtung mit dem Minimal
abstandswert des Segments (Distanz zu dem nächstbenachbarten Polygon,
das nicht dasselbe Signal führt und nicht eine Stromversorgungs- oder
Masseleitung ist) und Dividieren durch den Maximaldistanzwert zwecks
Normalisierung. In diesem Beispiel P = 2*1,5/10,0 = 0,3. Das Bestimmen
der Distanz von einem Segment zu dem nächstbenachbarten Polygon, das
nicht Teil derselben Signalführung ist, erfordert ein sorgfältiges
Durchgehen durch die Polygonliste LP.
Fig. 28 zeigt die Anwendung der Sondierzentralisierregel auf
Segment 2510. In diesem Beispiel ist die Distanz des Segments 2510 vom
Zentrum des Chips DIST = 1295,4 µm, und die maximal mögliche Distanz
eines Segments vom Zentrum des Chips ist MAX_DIST = 2540,0 µm. Eine
Wichtung CRW wird der Zentralisierungsregel zugeordnet, in diesem Falle
CRW = 1. Ein Zentralisierungsregelwert C für Segment 2510 wird berechnet
durch Multiplizieren der Zentralisierungsregelwichtung mit der Differenz
Maximaldistanz - Distanz (das Inverse von der Distanz des Segments zum
Chip-Zentrum) und Dividieren durch die Maximaldistanz zwecks Normali
sierung. In diesem Beispiel C = 1*(2540,0 - 1295,4)/2540,0 = 0,49.
Die gewichteten Werte, erzeugt durch diese Sondierregeln,
werden kombiniert zum Gewinnen des Sondierergebnisses. In dem Beispiel
der Fig. 25-28 werden die berechneten Werte von D, W, P und C kom
biniert zum Erreichen eines Sondierergebnisses S1. Ein bevorzugter Weg
besteht darin, S1 = 0 zu setzen, wenn D = 0 oder W = 0 oder P = 0 oder C
= 0, und andernfalls zu setzen S1 = D+W+P+C. (Eine andere Möglichkeit
besteht darin, S1 = D*W*P*C beispielsweise zu setzen.)
In den meisten gegenwärtigen Komponenten wird ein Netz irgend
einen Teil seiner Erstreckung unabgeschattet aufweisen durch überlagerte
Leiter. Ein Sondenpunkt kann demgemäß erhalten werden unter Anwendung
der Sondierregeln und Berechnen des Sondierergebnisses S1, ohne die Not
wendigkeit, ein Sondierpunktloch ausheben zu müssen. Wenn ein Teil des
Netzes unabgeschattet ist, wird das Sondierergebnis S1 für jenen Teil
von null abweichen, und der Ort, für welchen das höchste Sondierergebnis
S1 erhalten wird, zeigt den besten zur Verfügung stehenden Sondierpunkt
an.
Falls erwünscht, kann man einen Minimalschwellenpegel vorgeben
für das Sondierergebnis S1, unterhalb welchem selbst der beste zur Ver
fügung stehende Sondierpunkt als unakzeptabel für das Sondieren angese
hen wird. Dies kann der Fall sein, wenn der beste verfügbare Sondier
punkt ein rauschbehaftetes Signal ergibt, etwa dann, wenn er dazu
zwingt, ein EBP das Signal auf einem vergrabenen Leiter zu sondieren
(demgemäß hohes Rauschen und niedriges Signal) zwischen zwei Zwischen-
Niveau-Leitern (demgemäß starkes Übersprechen). In einem solchen Falle
ist es bevorzugt, ein Sondierpunktloch auszuheben, um einen direkten
Zugang für den EBP-Strahl zu schaffen, um auf dem freigelegten inter
essierenden Leiter aufzutreffen zwecks Lieferung eines saubereren
gemessenen Signals.
Es kommt auch immer häufiger vor, daß ein Netz vollständig
verdeckt unter anderen Leitern ist, insbesondere lange und breite
Stromversorgungs- und Masseebeneleiter. Dies trifft beispielsweise zu
auf Netze, die kurze Intra-Logikzellen-Verbindungen in speziellen und
Gattermatrix-ICs bilden. Die Nachbarkeitsregel wird in einem solchen
Falle ein Unterergebnis P von null ergeben, so daß das Sondierungsergeb
nis S1 null wird. Dies bedeutet, daß keine zugänglichen Sondierpunkte
längs der Erstreckung des interessierenden Netzes gefunden wurden.
Wenn das "beste" Sondierungsergebnis kein optimales Segment
als für die Sondierung existierend anzeigt, wird ein Satz von Sondie
rungspunktausheberegeln angewandt für die Berechnung eines Abtragergeb
nisses für jedes Segment. Das Abtragergebnis indiziert die Brauchbarkeit
des Segments für das Plazieren eines Sondierpunktes. Die Anwendung der
Abtragregeln indiziert den am wenigsten unerwünschten Punkt zum Ausheben
einer Sondieröffnung. Ein Segment mit dem "besten" Abtragergebnis wird
als optimal angesehen für das Plazieren eines Sondierpunktes. Für jedes
Segment wird ein gewichteter Wert berechnet für jede der Regeln. Die
gewichteten Werte, erzeugt durch die Sondierpunktabtragregeln, werden
kombiniert, um das Abtragergebnis zu erzielen.
Es ist für jede Schicht bevorzugt, mit den beabsichtigten
Abmessungen an der Sohle des Sondierpunktzugangsloches zu beginnen, dann
zur Oberfläche aufzuskalieren, basierend auf der Schichtdicke und dem
vertikalen Aspektverhältnis des Loches, und diese in einer Matrix H,
indexiert durch die Schicht-Nummer L, zu speichern, dann diese Lochab
messungen H(L) in den Schritten unten zu verwenden, wenn ein Segment
betrachtet wird, anstatt die Originalabmessungen des Segments. Fig. 35
stellt dar, wie ein Leiter 3510 zugänglich gemacht werden soll durch
Ausheben eines Sondierpunktloches mit einer Sohlenoberfläche 3520 mit
Abmessung 3530 mal 3540. Das Loch muß durch eine Schicht oder Schichten
mit einer Dicke 3550 ausgehoben werden unter Verwendung eines FIB-Ab
tragprozesses, der ein Loch ergibt mit einem bekannten Aspektverhältnis.
Unter Verwendung des Aspektverhältnisses und der Abmessungen 3530 und
3540 werden die entsprechenden Abmessungen 3560 mal 3570 einer Öffnung
3580 an der Oberseite 3590 des Sondierloches berechnet. Das Aspektver
hältnis wird typischerweise ausgedrückt als ein Verhältnis der Dicke
3550 zu Abmessung 3555.
Fig. 29 zeigt die Anwendung der Sondierpunktabtragsicher
heitsregel auf ein Segment 2910, das in der Schicht M1 des Netzes XX
liegt. Das Polygon 2920, das in der Schicht M2 liegt, erstreckt sich
über das Segment 2910 und bildet einen Teil eines Netzes CLK, das ein
Taktsignal führt. Dem Durchtrennen einer Datenleitung ist ein Wert
gleich der Anzahl von Malen zugeordnet, wo dieses Segment teilweise oder
vollständig mit Polygonen von Datenleitungen überlappt; in diesem Falle
ist CUT_DATA = 0. Dem Durchtrennen einer Taktleitung ist ein Wert zuge
ordnet gleich der Anzahl von Malen, das dieses Segment teilweise oder
vollständig mit Polygonen von Takt- oder Steuerleitungen überlappt; in
diesem Falle CUT_CLK = 1. Wichtungen werden vorzugsweise zugeordnet ent
sprechend der relativen Bedeutung des Durchtrennens einer Leitung. Diese
Wichtungen können vorgegeben sein oder von dem Benutzer definiert
werden. Taktleitungen und Steuerleitungen sind typischerweise wichtiger,
weil sie den Betrieb des gesamten IC beeinflussen, während eine Daten
leitung typischerweise den Betrieb nur einer Zelle beeinflußt. In dem
Beispiel der Fig. 29 wird ein maximaler Durchtrennwert bestimmt durch
Bilden der Summe von CUT_DATA-Wert und dem Zweifachen des CUT-CLK-Wertes.
Der maximale Durchtrennungswert für das Netz XX wird in diesem
Beispiel bestimmt durch Notieren, daß ein anderes Segment des Netzes un
ter einer M1-Datenleitung und einer M2-Taktleitung an der Polysilicium
schicht liegt, so daß MAX_CUT = 1*CUT_DATA+2*CUT_CLK=1*1+2*1 = 3. Eine
Wichtung SRW wird der Sicherheitsregel zugeordnet; in diesem Falle SRW =
3. Ein Sicherheitsregelwert wird berechnet durch Multiplizieren der
Sicherheitsregelwichtung SRW mit der Summe des CUT_DATA-Werts und dem
Zweifachen des CUT_CLK-Wertes und nachfolgendes Dividieren durch den
MAX_CUT-Wert zwecks Normalisierung. In diesem Falle ergibt sich
S=SRW*(CUT _DATA+CUT_CLK)/MAX_CUT=3*(0+2*1)/3=2. Takt- und Steuerlei
tungen können in ähnlicher Weise unterschieden werden, um noch weiter
zwischen mehreren unerwünschten Sondierpunktlochaushebestellen zu
diskriminieren.
Fig. 30 zeigt die Anwendung der Sondenpunktabtragregel auf
Segment 2910. Das Polygon 2920 liegt in Schicht M2, die über Segment
2910 verläuft. Dem Abtragen durch die Passivierung wird ein Abtragzeit
wert von 10 zugeordnet, durch M2 ein Wert von 5, durch das Dielektrikum
unter M2 ein Wert von 7, durch M1 ein Wert von 4, durch das Dielektrikum
unter M1 ein Wert von 6. Eine Wichtung MRW wird der Abtragregel zuge
ordnet; in diesem Falle MRW=2. Ein Abtragregelwert wird berechnet durch
Multiplizieren der Abtragregelwichtung MRW mit der Summe der Abtragzeit
werte für die Schichten, die für das betreffende Segment abzutragen
sind, und dann dividiert durch die Summe der Abtragzeitwerte aller
Schichten zwecks Normalisierung. Die Abtragzeitwerte sind Abschätzungen
der Abtragzeit durch jeden Typ von Material, vorzugsweise vom Benutzer
spezifiziert. In diesem Beispiel, wo Passivierung, M2 und Dielektrikum
unter M2 abzutragen sind, um das Netz XX freizulegen auf dem Niveau von
M1, gilt
M=MRW*(10+5+7)/(10+5+7+4+6)=0,69.
M=MRW*(10+5+7)/(10+5+7+4+6)=0,69.
Fig. 31 zeigt die Anwendung der Sondierpunktabtragflachheits
regel auf Segment 2910. Das Segment 2910 überlappt mit einem benachbar
ten Netz; Polygon 2920 des Nachbarn B erstreckt sich über Segment 2910.
Demgemäß ist die Anzahl von Überlappungen NUM_OVERLAP=1. Irgend ein
anderes Segment des Netzes XX überlappt mit drei benachbarten Netzen, so
daß die maximale Anzahl von Überlappungen MAX_OVERLAP=3. Eine Wichtung
FRW wird der Flachheitsregel zugeordnet; in diesem Falle FRW=2. Ein
Flachheitsregelwert wird berechnet durch Multiplizieren des Flachheits
regelwichtungsfaktors FRW mit der Anzahl von Überlappungen NUM_OVERLAP
und nachfolgendes Dividieren durch die maximale Zahl von Überlappungen
MAX_OVERLAP zwecks Normalisierung. In diesem Beispiel gilt
F=FRW*NUM_OVERLAP/MAX_OVERLAP=1*1/3=0,33.
F=FRW*NUM_OVERLAP/MAX_OVERLAP=1*1/3=0,33.
Fig. 32-34 fassen eine bevorzugte Methodik gemäß der Erfin
dung zusammen. In Schritt 3210 werden Layout-, Netzlisten- und Kreuzre
ferenzbeschreibungen zusammengeführt, so daß jedes Polygon mit einem
Netznamen assoziiert wird. In Schritt 3220 wird eine Liste von Polygonen
LP aufbereitet, die jedem Netznamen eine Liste von Polygonen zuordnet.
Im Schritt 3230 werden Polygone eines interessierenden Netzes in Segmen
te in einer vom Benutzer spezifizierten (oder willkürlichen) Schritt
größe SS aufgeteilt, und eine Liste von Segmenten LS wird aufbereitet. Im
Schritt 3240 werden die Sondierregeln angewandt zum Bestimmen eines
Sondierergebnisses für jedes Segment, ein Sondier"best"ergebnis wird
bestimmt, und die x,y-Stelle des Segments wird gespeichert (siehe Fig.
33), das das beste Sondierergebnis erreicht. In Schritt 3250 wird das
Bestsondierergebnis getestet zwecks Feststellung, ob ein optimaler Son
dierpunkt identifiziert worden ist. Der Test kann vom Benutzer spezifi
ziert werden oder nach Ergebnissen, etwa der Überprüfung zur Feststel
lung, ob das beste Sondierergebnis null ist oder unter irgend einer
Schwelle liegt.
Wenn ein optimaler Sondierpunkt identifiziert worden ist, dann
wird im Schritt 3260 das Netz an dem optimalen Sondierpunkt sondiert.
Wenn ein optimaler Sondierpunkt nicht identifiziert wurde, dann werden
in Schritt 3270 die Sondierpunktabtragregeln angewandt zur Bestimmung
eines Abtragergebnisses für jedes Segment, ein Abtrag"best"ergebnis wird
bestimmt, und die x,y-Stelle des Segments mit dem besten Abtragergebnis
wird gespeichert (siehe Fig. 34). Im Schritt 3280 wird ein Sondierpunkt
an der Stelle des "besten" Abtragergebnisses ausgehoben, um das Netz XX
für das Sondieren zugänglich zu machen. Wenn der Sondierpunkt freigelegt
worden ist, dann wird im Schritt 3260 das Netz an dem freigelegten
Sondierpunkt sondiert.
Das Flußdiagramm der Fig. 33 zeigt die Anwendung der Sondier
regeln bei der Bestimmung eines Sondierergebnisses für jedes Segment ei
nes Netzes. Im Schritt 3310 wird das Sondierergebnis für jedes Segment i
initialisiert bei S1(i)=0. Im Schritt 3320 wird ein erstes Segment aus
gewählt von der Segmentliste LS. In Schritten 3330-3360 werden gewich
tete Werte für das Segment für jede der Tiefenregel, Breitenregel,
Nachbarschaftsregel und Zentralisierungsregel berechnet. Im Schritt 3370
wird ein Sondierergebnis S1(i) bestimmt aus den gewichteten Werten der
Schritte 3330-3360. Schritte 3320-3370 werden wiederholt für jedes Seg
ment der Segmentliste LS. Nach Bestimmung eines Sondierergebnisses für
das letzte Segment wird das Segment mit dem höchsten Sondierergebnis
S1(i) im Schritt 3380 bestimmt, und die entsprechende Sondierstelle wird
abgespeichert.
Das Flußdiagramm der Fig. 34 zeigt die Anwendung der Sondier
punktabtragregeln bei der Bestimmung eines Abtragergebnisses für jedes
Segment des Netzes. Im Schritt 3410 wird das Abtragergebnis für jedes
Segment i initialisiert bei S2(i)=0. Im Schritt 3420 wird ein erstes
Segment aus der Segmentliste LS ausgewählt. In Schritten 3430-3460 wer
den gewichtete Werte für das Segment berechnet für jede der Tiefenregel,
Breitenregel, Nachbarschaftsregel und Zentralisierungsregel. Im Schritt
3460 wird ein Abtragergebnis bestimmt aus den gewichteten Werten der
Schritte 3430-3450. Schritte 3420-3460 werden für jedes Segment der
Segmentliste LS wiederholt. Nach Bestimmung eines Abtragergebnisses für
das letzte Segment wird das Segment mit dem höchsten Abtragergebnis
S2(i) im Schritt 3470 bestimmt, und die entsprechende Sondierpunktstelle
wird abgespeichert.
Verfahren der vorliegenden Erfindung können strikt von den
verfügbaren Layout-Daten arbeiten, die Sondier- und Sondierpunktabtrag
regeln in einer interaktiven Weise anwenden, die optimale Sondierpunkt
stelle auf dem Bildschirm eines EBP-, MP- oder FIB-Systems wiedergeben,
und das System ansteuern zwecks Zentrierung auf der betreffenden Stelle
der Komponente. Schlumberg′s IDS-Klassensysteme haben das Layout-Werk
zeug verbunden mit der Systembühne, so daß die Markierung des Polygon
segments der optimalen Sondierpunktstelle die Wirkung hat, die Bühnen
motoren zu betätigen und die Bedienungsperson zu der Stelle auf der
Komponente zu führen in Vorbereitung für EBP- oder MP-Sondierung oder
für FIB-Sondierpunktabtrag.
Das Vorsehen von durch den Benutzer spezifizierbaren Wich
tungen erlaubt Flexibilität bei der Prioritätensetzung der Regeln zur
Anpassung an einen gegebenen Herstellungsprozeß und Vorlieben der Be
dienungsperson. Diese Wichtungen können, falls erwünscht, benutzer
steuerbar gemacht werden über einen aufstellbaren Steuerpanelbildschirm
und können ohne weiteres geändert werden zur Beeinflussung jeder Berech
nung der optimalen Stelle. Das Vorsehen einer vom Benutzer spezifizier
baren Schrittgröße erlaubt, Berechnungen für den gesamten Leiter schnel
ler durchzuführen, indem man größere Schritte wählt. Es gibt ein Abwägen
der Berechnungsgeschwindigkeit gegenüber der Optimierung, da eine
größere Schrittgröße die Software dazu bringen kann, über den wirklich
optimalen Sondierpunkt hinaus zu gehen.
Die Verfahren gemäß der Erfindung können auch verwendet werden
bei dem Auslegungsprozeß eines IC. Nach Aufbereiten der Verbindungen und
des Layout eines IC unter Anwendung konventioneller CAD-Werkzeuge werden
die Regeln auf die Polygone angewandt in Verbindung mit jedem inter
essierenden Signalpfad, um ein Ergebnis zu erzielen, das angibt, wie
einfach die entsprechenden Netze des IC für Diagnosezwecke sondierbar
sind. Wenn Schlüsselsignalpfade schwierig zu sondieren sind, können die
Leitungsbahnen und das Layout überdacht werden, um ausgewählte Signal
pfade besser zugänglich zu machen. Fig. 36 ist ein Flußdiagramm eines
bevorzugten Verfahrens. Im Schritt 3610 werden Layout-, Netzlisten- und
Kreuzreferenzbeschreibungen zusammengeführt, so daß jedes Polygon mit
einem Netznamen assoziiert wird. Jeder Netzname ist assoziiert mit einer
Liste von Polygonen, und die Polygone jedes interessierenden Netzes
werden in Segmente einer spezifizierten Schrittgröße aufgebrochen. Im
Schritt 3620 wird ein bestes Sondierergebnis S1 für ein interessierendes
Netz bestimmt, beispielsweise gemäß dem Verfahren nach Fig. 33. In
Schritt 3630 wird das beste Sondierergebnis S1 verglichen mit einem
benutzerspezifizierten oder fehlerspezifizierten Wert. Im Schritt 3640
werden, falls das Netz ein akzeptables Sondierergebnis hat (mit der An
gabe, daß es ein Netzsegment gibt, das Minimalstandards für die Sondie
rung entspricht), die Schritte 3620-3640 wiederholt für das nächste aus
gewählte Netz der Liste. Wenn das Netz kein akzeptables Sondierergebnis
hat, wird das Netz in Schritt 3650 neu verlegt, um das Netz besser zu
gänglich für das Sondieren zu machen. Das Sondierregelergebnis wird vor
zugsweise benutzt als ein Optimierungsparameter in dem Verlegealgorith
mus. Die Schritte 3630-3640 werden wiederholt zur Bestätigung, daß das
neu verlegte Netz ein akzeptables Sondierergebnis hat und, falls nicht,
wird Schritt 3650 wiederholt, um erneut das Netz neu zu verlegen. Wenn
alle interessierenden Netze verlegt worden sind für akzeptable Sondier
zugänglichkeit, wird ein verbesserter Layout-Akt ausgegeben an den Spei
cher im Schritt 3660. Im Schritt 3670 wird die verbesserte Layout-Akte
verwendet zum Aufbereiten von Masken und Herstellen eines IC, bei dem
die interessierenden Netze für das Sondieren zugänglich sind.
Die vorstehende Beschreibung bevorzugter Ausführungsformen der
Erfindung ist nur als illustrativ zu verstehen und bringt keine Be
schränkung der Erfindung mit sich, wie sie in den Ansprüchen definiert
ist. Fachleute werden zahlreiche Modifikationen erkennen, die in den
bevorzugten Ausführungsformen vorgenommen werden können, aber im Rahmen
der beanspruchten Erfindung liegen.
Beispielsweise können andere FIB-Regeln angewandt werden, die
solche Dinge in Betracht ziehen, wie
- - Empfindlichkeit einer Komponentenstruktur (beispielsweise einer Spei cherzelle) bezüglich FIB-induzierter Partikel- oder elektrischer Beschä digung, wodurch prospektive Sondierpunkte von empfindlichen Strukturen, wie Speicherzellen, ferngehalten werden,
- - physikalische Beschränkungen im Aspektverhältnis eines Loches, die die Fähigkeit von Sekundärelektronen beeinträchtigen können, von der Lochsohle entweichen zu können, wodurch Löcher bevorzugt werden mit einem kleineren Tiefe-Breite-Aspekt-Verhältnis,
- - die Verfügbarkeit von isolator- oder leiterbevorzugenden Abtragen, abhängig davon, welches Gas verwendet wird, um den Ätzprozeß zu unter stützen, wodurch die Auswahl von Sondierpunkten geändert wird, basierend auf relativer Isolator/Leiterdicke und Abtragraten,
- - die Verwendung und die Wirkung von Isolationsmittelauftrag, was Son denlöcher mit hohem Aspektverhältnis zulässig machen kann, die dann mit leitendem Material gefüllt werden, das aufgebracht wird in einem "Sicherheitssumpf" von aufgebrachtem Isolator, um ein interesierendes Signal zur Oberfläche des IC zu bringen, wodurch die Verwendung von Sondenstellen zulässig wird, wo nur Löcher mit hohem Aspektverhältnis ausgehoben werden können,
- - die Fähigkeit der guten Endpunkterkennung, um zu wissen, wann der Zielleiter erreicht ist, welche Endpunkterkennung abhängt von den Sekun därelektronenausbeuteeigenschaften des leitenden Materials und des es abdeckenden Isoliermaterials, wodurch die Auswahl der Sondierpunkte, basierend auf unterschiedlichen Materialkombinationen, geändert wird, und
- - die Menge an Lecken, die erwartet wird von ungesteuertem Wiederauftrag von geätztem Material, das einen unerwünschten leitenden Pfad (Leck) bildet, der die Signalqualität beeinträchtigt, wodurch die Sondier punktauswahl, basierend auf solchen Parametern, wie Ätzzeit, Strahlgröße und -strom und geätztem Material, geändert wird.
Diese und andere Regeln können in die Methodik der Erfindung
eingefügt werden, indem weitere gewichtete Berechnungen in einer Weise
ähnlich den oben beschriebenen zugefügt werden. Die beschriebenen Son
denpunktabtragregeln können ebenfalls verwendet werden, unabhängig von
den Sondierregeln.
Verfahren der vorliegenden Erfindung sind nicht nur anwendbar
auf EBP-, MP- und FIB-Arbeitsgänge, sondern auch auf Arbeitsgänge mit
Laserstrahlsystemen, beispielsweise für den Abtrag von Sondierpunkten
und Auftrag von leitendem und isolierendem Material.
Die Verfahren und die Vorrichtung der vorliegenden Erfindung
können auch vorteilhaft verwendet werden bei der Modifikation eines IC.
Beispielsweise kann eine optimale Stelle bestimmt werden für das Durch
trennen (anstatt bloßes Freilegen) eines Leiters zum Unterbrechen einer
elektrischen Verbindung, ganz ähnlich dem Ausheben eines Sondierpunkt
loches. Auch können optimale Stellen bestimmt werden für das Freilegen
eines Paars von Netzen, so daß leitendes Material deponiert werden kann
zum Herstellen einer elektrischen Verbindung zwischen diesen Netzen.
Isolierendes Material kann nach Bedarf deponiert werden zum Verhindern,
daß deponiertes leitendes Material andere Netze kontaktiert. Techniken
für das Aufbringen von leitendem und isolierendem Material unter Verwen
dung von FIB, Laser und Elektronenstrahlsystemen sind im Stand der
Technik bekannt.
Das Verfahren der Fig. 36 soll dazu dienen, Netze ohne Än
derung logischer Funktionen des IC neu zu verlegen. Das Verfahren kann
modifiziert werden für das Einfügen von Schaltungselementen, die die
Diagnostizierbarkeit mit oder ohne Beeinflussung der beabsichtigten lo
gischen Funktionalität unterstützen. Beispielsweise kann ein interessie
rendes Netz immer noch ein schlechteres Sondierergebnis selbst nach Neu
verlegung aufweisen. Um dieses Netz für das Sondieren besser zugänglich
zu machen, kann die IC-Auslegung modifiziert werden durch Einfügen eines
Verbindungskissens oder einer Druchkontaktierung an oder nahe der Ober
fläche des IC mit einer vertikalen Verbindung nach unten zu dem Netz.
Andere Netze können dann neu verlegt werden nach Bedarf, um sich dieser
neuen Konstruktion anzupassen. Ein anderes Beispiel ist die Zufügung
einer IC-Konstruktion einer speziellen Transistorkonfiguration, die zu
einem gewünschten Zustand umschaltet, basierend auf Präsenz oder Absenz
eines strominjizierenden Elektronenstrahls. Diese Transistorkonfigura
tion kann verwendet werden, um bestimmte Netze auf einen gewünschten
Status zu zwingen. Der Elektronenstrahl, verwendet für die Strominjek
tion, kann derselbe sein, der für das Sondieren verwendet wird, jedoch
mit unterschiedlichen Bedingungen bezüglich des Strahlstroms, der
Verweilzeit usw. Nach Hinzufügen solcher Elemente zu der Konstruktion
können die Sondierregeln angewandt werden um sicherzustellen, daß die
Elemente für den Elektronenstrahl zugänglich sind.
Die Erfindung betrifft auch Vorrichtungen für die Ausführung
der beschriebenen Verfahren und Methodik. Solche Vorrichtungen umfassen
vorzugsweise einen in geeigneter Weise programmierten Computer für all
gemeine Zwecke, wie das Datenverarbeitungssystem 116 (Fig. 1) oder ein
CAD-Arbeitsstationensystem, verwendet zum Ausführen der Netzverlegung
und des Layout eines IC.
Claims (17)
1. Ein Verfahren zum Sondieren, an einem optimalen Sondierpunkt,
eines Netzes eines integrierten Schaltkreises (IC) mit einer Mehrzahl
von Netzen, umfassend die Schritte:
- a. Bereitstellen einer Layout-Beschreibung des IC, die einen Satz von Polygonen, unterteilt in Schichten, definiert, Bereitstellen einer Netzlistenbeschreibung des IC, die die Beziehungen zwischen den Netzen und Komponenten definiert, und Bereitstellen einer Kreuzreferenzbe schreibung des IC, die die Beziehungen zwischen Polygonen in dem Layout und Netzen in der Netzliste definiert;
- b. Erzeugen von Datenstrukturen, die mit jedem Netznamen eine Liste von Polygonen assoziiert;
- c. für ein ausgewähltes Netz Unterbrechen seiner Polygone in Segmente vorbestimmter Schriftgröße, wobei jedes Segment einer physika lischen inkrementalen Netzstelle des IC entspricht, und Berechnen für jedes Segment eines Sondierbarkeitsergebnisses, das abhängt von der Eignung der entsprechenden Netzstelle für das Sondieren;
- d. wenn das Sondierbarkeitsergebnis anzeigt, daß ein optimales Segment für das Sondieren existiert, Abspeichern einer Repräsentation der Netzstelle entsprechend diesem Segment;
- e. wenn das Sondierbarkeitsergebnis anzeigt, daß kein optimales Segment für das Sondieren existiert, Berechnen, für jedes Segment, eines Abtragergebnisses, das abhängt von der Eignung der entsprechenden Netz stelle für das Plazieren eines Sondierpunktes;
- f. Abspeichern einer Repräsentation der Netzstelle, entsprechend einem Segment, für welches das berechnete Abtragergebnis eine optimale Stelle für die Sondierpunktplazierung anzeigt;
- g. wenn ein neuer Sondierpunkt erforderlich ist, Ausheben einer Sondenpunktöffnung in dem IC, um das ausgewählte Netz an der optimalen Sondierstelle zugänglich zu machen; und
- h. Sondieren des ausgewählten Netzes an einer optimalen Sondier punktstelle, indiziert durch das Sondierbarkeitsergebnis oder das Abtragergebnis.
2. Das Verfahren nach Anspruch 1, ferner umfassend den Schritt
der Wiederholung der Schritte c.-h. für jedes einer Mehrzahl ausge
wählter Netze.
3. Das Verfahren nach Anspruch 1, bei dem der Schritt g. ferner
den Schritt umfaßt, leitendes Material in der Sondierpunktöffnung zu
deponieren.
4. Das Verfahren nach Anspruch 1, bei dem der Schritt g. ferner
den Schritt der Deponierung von isolierendem Material in der Sonden
punktöffnung umfaßt.
5. Das Verfahren nach Anspruch 2, ferner umfassend den Schritt
der Deponierung von leitendem Material zum Herstellen einer elektrischen
Verbindung zwischen Sondierpunktstellen einer Mehrzahl von ausgewählten
Netzen.
6. Das Verfahren nach Anspruch 2, ferner umfassend den Schritt
der Deponierung von isolierendem Material zwecks elektrischer Isolation
eines ausgewählten Abschnitts eines Netzes.
7. Das Verfahren nach Anspruch 1, bei dem das Berechnen eines
Sondierbarkeitsergebnisses für ein Segment des IC das Berechnen eines
Tiefenergebnisses umfaßt, das die Brauchbarkeit des Segments für das
Sondieren, basierend auf der Tiefe des Segments, von einer Oberfläche
des IC indiziert.
8. Das Verfahren nach Anspruch 1, bei dem das Berechnen eines
Sondierbarkeitsergebnisses für ein Segment des IC das Berechnen eines
Breitenergebnisses umfaßt, das die Brauchbarkeit des Segments für das
Sondieren, basierend auf der Breite des Segments, indiziert.
9. Das Verfahren nach Anspruch 1, bei dem das Berechnen eines
Sondierbarkeitsergebnisses für ein Segment des IC das Berechnen eines
Nachbarschaftsergebnisses umfaßt, das die Brauchbarkeit des Segments für
das Sondieren, basierend auf der Nähe des Segments zu anderen anderen
Netzen des IC, indiziert.
10. Das Verfahren nach Anspruch 1, bei dem das Berechnen eines
Sondierbarkeitsergebnisses für ein Segment des IC das Berechnen eines
Zentralitätsergebnisses umfaßt, das die Brauchbarkeit des Segments für
das Sondieren, basierend auf der Position des Segments relativ zu einem
Zentralbereich des IC, indiziert.
11. Das Verfahren nach Anspruch 1, bei dem das Berechnen eines
Sondierbarkeitsergebnisses für ein Segment des IC umfaßt:
- i. Berechnen, für jede einer Mehrzahl von Charakteristiken des IC, eines Unterergebnisses, das die Brauchbarkeit des Segments für das Sondieren indiziert,
- ii. Definieren einer entsprechenden Wichtung für jedes der Unterergebnisse, und
- iii. Kombinieren der Unterergebnisse entsprechend ihren jewei ligen Wichtungen zum Erzeugen des Sondierbarkeitsergebnisses.
12. Das Verfahren nach Anspruch 1, bei dem das Berechnen eines
Sondierbarkeitsergebnisses für ein Segment des IC die Verfahrensschritte
der Ansprüche 7, 8, 9 und 10 umfaßt, und daß das Tiefenergebnis, das
Breitenergebnis, das Nachbarschaftsergebnis und das Zentralitätsergebnis
kombiniert werden zu dem Sondierbarkeitsergebnis.
13. Das Verfahren nach einem der vorangehenden Ansprüche, bei dem
die Berechnung eines Abtragergebnisses für ein Segment des IC das
Berechnen eines Sicherheitsergebnisses umfaßt, das die Brauchbarkeit der
Segmentstelle für das Ausheben einer Sondierpunktöffnung, basierend auf
Signalen, indiziert, die von über das Segment führenden Netzen geführt
werden.
14. Das Verfahren nach einem der vorangehenden Ansprüche, bei dem
das Berechnen eines Abtragergebnisses für ein Segment des IC das Berech
nen eines Aushebeergebnisses umfaßt, das die Brauchbarkeit der Segment
stelle für das Ausheben einer Sondierpunktöffnung, basierend auf der ab
geschätzten Zeit zum Abtrag von das Segment überlagerndem Material,
indiziert.
15. Das Verfahren nach einem der vorangehenden Ansprüche, bei dem
die Berechnung eines Abtragergebnisses für ein Segment des IC die
Berechnung eines Flachheitsergebnisses umfaßt, das die Brauchbarkeit der
Segmentstelle für das Ausheben einer Sondierpunktöffnung, basierend auf
einer Zählung von das Segment überlagernden Netzen, indiziert.
16. Das Verfahren nach Anspruch 1 oder einem der Ansprüche 13 bis
15, bei dem das Berechnen eines Abtragergebnisses für ein Segment des IC
umfaßt:
- i. Berechnen, für jede einer Mehrzahl von Eigenschaften des IC, eines Unterergebnisses, das die Brauchbarkeit des Segments für das Plazieren eines Sondierpunktes indiziert,
- ii. Definieren einer entsprechenden Wichtung für jedes der Unterergebnisse, und
- iii. Kombinieren der Unterergebnisse entsprechend ihren jewei ligen Wichtungen zum Erzeugen des Abtragergebnisses.
17. Das Verfahren nach Anspruch 1, bei dem das Berechnen eines
Abtragergebnisses für ein Segment des IC die Verfahrensschritte nach
Ansprüchen 13, 14 und 15 umfaßt, und daß das Sicherheitsergebnis, das
Aushebeergebnis und das Flachheitsergebnis kombiniert werden zum
Erzeugen des Abtragergebnisses.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/228,027 US5530372A (en) | 1994-04-15 | 1994-04-15 | Method of probing a net of an IC at an optimal probe-point |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19513819A1 true DE19513819A1 (de) | 1995-10-19 |
Family
ID=22855445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19513819A Withdrawn DE19513819A1 (de) | 1994-04-15 | 1995-04-12 | IC-Prüfverfahren |
Country Status (3)
Country | Link |
---|---|
US (2) | US5530372A (de) |
JP (1) | JP3633993B2 (de) |
DE (1) | DE19513819A1 (de) |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5530372A (en) * | 1994-04-15 | 1996-06-25 | Schlumberger Technologies, Inc. | Method of probing a net of an IC at an optimal probe-point |
US5914613A (en) | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
US5898705A (en) * | 1996-12-23 | 1999-04-27 | Lsi Logic Corporation | Method for detecting bus shorts in semiconductor devices |
US5953518A (en) * | 1997-03-14 | 1999-09-14 | Lsi Logic Corporation | Yield improvement techniques through layout optimization |
US5972723A (en) * | 1997-10-21 | 1999-10-26 | International Business Machines Corporation | Enhanced thin film wiring net repair process |
US5937269A (en) * | 1997-10-29 | 1999-08-10 | International Business Machines Corporation | Graphics assisted manufacturing process for thin-film devices |
JP4076644B2 (ja) * | 1997-12-05 | 2008-04-16 | 株式会社ルネサステクノロジ | パターン歪検出装置及び検出方法 |
US6097884A (en) * | 1997-12-08 | 2000-08-01 | Lsi Logic Corporation | Probe points and markers for critical paths and integrated circuits |
US6208151B1 (en) * | 1997-12-23 | 2001-03-27 | Texas Instruments Incorporated | Method and apparatus for measurement of microscopic electrical characteristics |
US6031229A (en) * | 1998-05-20 | 2000-02-29 | Schlumberger Technologies, Inc. | Automatic sequencing of FIB operations |
US6192507B1 (en) * | 1998-05-27 | 2001-02-20 | International Business Machines Corporation | Method for generating an electrical circuit comprising dielectrics |
US6063132A (en) * | 1998-06-26 | 2000-05-16 | International Business Machines Corporation | Method for verifying design rule checking software |
US6256882B1 (en) | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
US6744268B2 (en) * | 1998-08-27 | 2004-06-01 | The Micromanipulator Company, Inc. | High resolution analytical probe station |
US6198299B1 (en) * | 1998-08-27 | 2001-03-06 | The Micromanipulator Company, Inc. | High Resolution analytical probe station |
US6263476B1 (en) * | 1998-10-09 | 2001-07-17 | Agilent Technologies | Method and apparatus for selecting targeted components in limited access test |
US6266787B1 (en) * | 1998-10-09 | 2001-07-24 | Agilent Technologies, Inc. | Method and apparatus for selecting stimulus locations during limited access circuit test |
US6256768B1 (en) * | 1998-11-03 | 2001-07-03 | Silicon Perspective Corporation | Amoeba display for hierarchical layout |
US6324673B1 (en) * | 1999-01-14 | 2001-11-27 | Princeton University | Method and apparatus for edge-endpoint-based VLSI design rule checking |
US6445202B1 (en) | 1999-06-30 | 2002-09-03 | Cascade Microtech, Inc. | Probe station thermal chuck with shielding for capacitive current |
FR2807539B1 (fr) * | 2000-04-11 | 2002-06-07 | Centre Nat Etd Spatiales | Procede et installation de localisation optimale automatique d'une operation sur un circuit integre |
US6965226B2 (en) | 2000-09-05 | 2005-11-15 | Cascade Microtech, Inc. | Chuck for holding a device under test |
US6914423B2 (en) | 2000-09-05 | 2005-07-05 | Cascade Microtech, Inc. | Probe station |
DE20114544U1 (de) | 2000-12-04 | 2002-02-21 | Cascade Microtech, Inc., Beaverton, Oreg. | Wafersonde |
DE10104165A1 (de) * | 2001-01-30 | 2002-09-26 | Endress & Hauser Gmbh & Co Kg | Verfahren zur Bestimmung und Darstellung einer optimirten Anordnung und Montage eines radiomatrischen Mesystem |
JP4510327B2 (ja) * | 2001-05-29 | 2010-07-21 | エスアイアイ・ナノテクノロジー株式会社 | Cad情報に基くレイヤ合わせずれ評価方法及び装置 |
US7355420B2 (en) | 2001-08-21 | 2008-04-08 | Cascade Microtech, Inc. | Membrane probing system |
US6957413B1 (en) * | 2002-06-27 | 2005-10-18 | Advanced Micro Devices, Inc. | System and method for specifying integrated circuit probe locations |
US6902941B2 (en) * | 2003-03-11 | 2005-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Probing of device elements |
US6941530B2 (en) * | 2003-03-24 | 2005-09-06 | Texas Instruments Incorporated | Method of cross-mapping integrated circuit design formats |
US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
US7492172B2 (en) | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
US7250626B2 (en) | 2003-10-22 | 2007-07-31 | Cascade Microtech, Inc. | Probe testing structure |
US7297945B2 (en) * | 2003-12-05 | 2007-11-20 | Hitachi High-Technologies Corporation | Defective product inspection apparatus, probe positioning method and probe moving method |
WO2005065258A2 (en) | 2003-12-24 | 2005-07-21 | Cascade Microtech, Inc. | Active wafer probe |
US7187188B2 (en) | 2003-12-24 | 2007-03-06 | Cascade Microtech, Inc. | Chuck with integrated wafer support |
JP4733959B2 (ja) | 2003-12-24 | 2011-07-27 | 株式会社日立ハイテクノロジーズ | プローブ接触方法及び荷電粒子線装置 |
US7117476B2 (en) * | 2004-06-04 | 2006-10-03 | Texas Instruments Incorporated | Determining feasibility of IC edits |
US7420381B2 (en) | 2004-09-13 | 2008-09-02 | Cascade Microtech, Inc. | Double sided probing structures |
US7353479B2 (en) * | 2005-01-31 | 2008-04-01 | Faraday Technology Corp. | Method for placing probing pad and computer readable recording medium for storing program thereof |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
US7346868B2 (en) * | 2005-03-11 | 2008-03-18 | Cadence Design Systems, Inc. | Method and system for evaluating design costs of an integrated circuit |
WO2007057921A2 (en) * | 2005-11-21 | 2007-05-24 | Softjin Technologies Private Limited | A method and system for developing post-layout electronic data automation (eda) applications |
US20070220474A1 (en) * | 2006-03-15 | 2007-09-20 | Yu-Chuan Chang | Method for facilitating power/ground wiring in a layout |
US7539966B2 (en) * | 2006-06-05 | 2009-05-26 | Dcg Systems, Inc. | Enhanced OP3 algorithms for net cuts, net joins, and probe points for a digital design |
US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
US20080109778A1 (en) * | 2006-10-23 | 2008-05-08 | Inventec Corporation | Setting method of line pitch/line width layout for logic circuit |
US20080320429A1 (en) * | 2007-06-21 | 2008-12-25 | International Business Machines Corporation | Circuit layout tool dimming feature |
US20090007033A1 (en) * | 2007-06-28 | 2009-01-01 | Hitesh Suri | Method to transfer failure analysis-specific data between data between design houses and fab's/FA labs |
US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
JP4975661B2 (ja) * | 2008-02-26 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路のレイアウト設計方法 |
US7888957B2 (en) | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
US8410806B2 (en) | 2008-11-21 | 2013-04-02 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
US8319503B2 (en) | 2008-11-24 | 2012-11-27 | Cascade Microtech, Inc. | Test apparatus for measuring a characteristic of a device under test |
US8677293B2 (en) * | 2008-12-22 | 2014-03-18 | Texas Instruments Incorporated | Feasibility of IC edits |
JP2012068876A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体集積回路のレイアウト検証装置及びレイアウト検証方法 |
US8519731B1 (en) * | 2010-11-09 | 2013-08-27 | Xilinx, Inc. | Determination of whether a line is open or shorted in an integrated circuit |
US8555237B1 (en) * | 2012-07-05 | 2013-10-08 | Cadence Design Systems, Inc. | Method and apparatus for design rule violation reporting and visualization |
JP2015152391A (ja) * | 2014-02-13 | 2015-08-24 | 日本電産リード株式会社 | 検査用接触子及びそれを備えた検査治具、並びに検査用接触子の製造方法 |
US9632044B1 (en) * | 2016-03-02 | 2017-04-25 | Applied Materials Isreal Ltd. | Imaging bottom of high aspect ratio holes |
US10339249B2 (en) * | 2016-03-29 | 2019-07-02 | Synopsys, Inc. | Using color pattern assigned to shapes for custom layout of integrated circuit (IC) designs |
US10573605B2 (en) * | 2016-12-13 | 2020-02-25 | University Of Florida Research Foundation, Incorporated | Layout-driven method to assess vulnerability of ICs to microprobing attacks |
US10769340B2 (en) * | 2018-05-16 | 2020-09-08 | Mentor Graphics Corporation | Automatic moving of probe locations for parasitic extraction |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4053833A (en) * | 1974-02-12 | 1977-10-11 | Westinghouse Electric Corporation | Contactless test method for integrated circuits |
US4573009A (en) * | 1983-12-07 | 1986-02-25 | Zehntel, Inc. | Printed circuit board test fixture with flexion means for providing registration between the test probes and the circuit board |
US4721909A (en) * | 1985-08-16 | 1988-01-26 | Schlumberger Technology Corporation | Apparatus for pulsing electron beams |
US4706019A (en) * | 1985-11-15 | 1987-11-10 | Fairchild Camera And Instrument Corporation | Electron beam test probe system for analyzing integrated circuits |
US5140164A (en) * | 1991-01-14 | 1992-08-18 | Schlumberger Technologies, Inc. | Ic modification with focused ion beam system |
US5389874A (en) * | 1991-09-18 | 1995-02-14 | Hewlett-Packard Company | Method for control of ground bounce above an internal ground plane in a short-wire board test fixture |
US5392222A (en) * | 1991-12-30 | 1995-02-21 | Schlumberger Technologies Inc. | Locating a field of view in which selected IC conductors are unobscured |
US5530372A (en) * | 1994-04-15 | 1996-06-25 | Schlumberger Technologies, Inc. | Method of probing a net of an IC at an optimal probe-point |
-
1994
- 1994-04-15 US US08/228,027 patent/US5530372A/en not_active Expired - Lifetime
-
1995
- 1995-04-12 DE DE19513819A patent/DE19513819A1/de not_active Withdrawn
- 1995-04-17 JP JP09109095A patent/JP3633993B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-02 US US08/626,484 patent/US5675499A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5530372A (en) | 1996-06-25 |
JP3633993B2 (ja) | 2005-03-30 |
US5675499A (en) | 1997-10-07 |
JPH0854447A (ja) | 1996-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19513819A1 (de) | IC-Prüfverfahren | |
US7786436B1 (en) | FIB based open via analysis and repair | |
DE3688612T2 (de) | System mit Elektronenstrahlprüfsonde zum Analysieren integrierter Schaltungen. | |
US5392222A (en) | Locating a field of view in which selected IC conductors are unobscured | |
DE69227056T2 (de) | Verfahren zur Fehleranalyse unter Verwendung eines Elektronenstrahles | |
DE102012200822B4 (de) | Verfahren zum Analysieren von Zellen einer Zellenbibliothek | |
DE10000361A1 (de) | Mikrostruktur-Defektnachweis | |
KR19980079829A (ko) | 기판을 통한 플립 칩 집적회로의 검사 방법 | |
DE60108043T2 (de) | Zerstörungsfreies Inspektionsverfahren | |
WO2009071646A2 (de) | Ueberpruefung eines esd-verhaltens von integrierten schaltungen auf schaltungsebene | |
DE112013005820T5 (de) | Graphische Benutzerschnittstelle für ein Werkzeug zur Lageplanerstellung bei der Entwurfsautomatisierung elektronischer Systeme | |
DE102016107953A1 (de) | Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur | |
DE102009034838A1 (de) | Verfahren und Vorrichtung zur Fehleranalyse von integrierten Halbleiterschaltungsvorrichtungen | |
US7530034B2 (en) | Apparatus and method for circuit operation definition | |
DE102009025412A1 (de) | Integrierte Schaltung und Verfahren zum Schützen eines Schaltungsteils einer integrierten Schaltung, der geschützt werden soll | |
US6097884A (en) | Probe points and markers for critical paths and integrated circuits | |
DE10323230A1 (de) | Verfahren und Vorrichtungen zum Charakterisieren von Platinentestabdeckung | |
CN106449465A (zh) | 一种存储器芯片上测试单个比特的方法 | |
DE10059016A1 (de) | Verfahren zur Untersuchung von Löchern unter Verwendung eines Ladungspartikelstrahls | |
DE19626103A1 (de) | Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika | |
DE102022111777A1 (de) | Integrierte Schaltungsstruktur mit fluoreszierendem Material und zugehörige Verfahren | |
DE10243606A1 (de) | Halbleitervorrichtungs-Inspektionsverfahren unter Verwendung eines leitenden RKM | |
DE69904644T2 (de) | Verfahren und vorrichtung zur schnellen fehlererkennung in einer integrierten schaltung | |
Nokuo et al. | Fault site localization technique by imaging with nanoprobes | |
Pronin et al. | Multilayer pFIB Trenches for Multiple Tip EBAC/EBIRCH Analysis and Internal Node Transistor Characterization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: CREDENCE SYSTEMS CORP., MILPITAS, CALIF., US |
|
8139 | Disposal/non-payment of the annual fee |