DE1942554C3

DE1942554C3 - Schaltungsanordnung zur Durchführung von Phasenkorrekturen

Info

Publication number: DE1942554C3
Application number: DE1942554A
Authority: DE
Inventors: Carl Paul Hollstein Jun.; Gerald H. Kiltz; Frank John Sordello
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1968-08-23
Filing date: 1969-08-21
Publication date: 1979-08-02
Also published as: CH499238A; US3530404A; GB1275151A; DE1942554B2; NL6911829A; GB1270323A; BE737863A; NL156870B; FR2016235A1; US3573640A; DE1942554A1; FR2016233A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines Steuersignals für einen spannungsgesteuerten Oszillator entsprechend dem Oberbegriff des Patentanspruchs 1.

Eine derartige Schaltungsanordnung findet sich in der US-Patentschrift 29 22 118. In der dort behandelten automatischen Frequenzstabilisierungsschaltung ist ein spannungsgesteuerter Oszillator in einen Regelkreis eingefügt. Dabei dient ein erster Kondensator als Vergleichsglied, zu dem in Reihe die Parallelschaltung eines weiteren Kondensators sowie eines Entladewiderstandes vorgesehen ist. Damit wird die Zeitkonstant für die Frequenznachregelung im Abweichungsfall festgelegt.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung der genannten Art dahingehend zu verbessern, daß sie eine Umschaltmöglichkeit für unterschiedlich rasche Frequenzangleichungsbetriebsweisen gestattet, wobei die Gleichspannungsverluste der Schaltung, insbesondere im Umschaltungsfall, möglichst gering gehalten werden sollen.

Die zur Lösung dieser Aufgabe wesentlichen Maßnahmen sind in den Patentansprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert. Es zeigt

F i g. 1 den grundsätzlichen Aufbau einer Phasenkompensationsschaltung, von der die Erfindung ausgeht und

Fig.2 ein Ausführungsbeispiel der Erfindung im Rahmen einer Dhasenstarren Oszillatoranordnung.

Z(S) =

SR(C₁ -I- C)+ 1
SC₁(SCR + 1)

Darin bedeutet S die komplexe Variable der LaPlace-Transformation. Daraus ergibt sich für die Ausgangsspannung die Beziehung:

_ /(S)[SR(C, +C)+ 1]
^¹ ' ~ SC₁(SCR+ 1)

Festzuhalten ist dabei, daß nach Erreichen eines Ruhezustandes über R kein Spannungsabfall mehr auftritt und mangels Belastung am Ausgang £: nur die Spannung über Ci als Leerlaufspannung erscheint Die in F i g. 2 gezeigte Schaltung findet in erweiterter Form im Rahmen der Erfindung Anwendung in einer phasenstarr gekoppelten Oszillatoranordnung, die teilweise in Fig.2 dargestellt ist und mit einem Plattenspeicher zusammenarbeitet Im Betrieb empfängt die Anordnung ein Signal von der Speichersteuerung 12, sobald der Magnetkopf von einer Spur einer magnetischen Piatte auf eine andere transportiert worden ist Das Signal »Wechsel« stellt die Verriegelungsschaltung 14 zurück, die aus zwei Torschaltungen 16 und 18 besteht Die Anordnung befindet sich dann in einem Zustand der raschen Phasenangleichung und das Fehlersignal von einem Phasendiskriminator 20 läuft über die Torschaltung 22 oder 24, die mit »Rasche Frequenzzunahme« bzw. »-abnähme« bezeichnet sind. Ungefähr 25 Mikrosekunden nach Empfang des Signals »Wechsel« von der Steuereinheit 12, liefert diese ein Signal »Start« an die Verriegelungsschaltung 14. Die Anordnung arbeitet dann in einem Zustand der langsamen Phasenangleichung, in welchem ein Signal für »Langsame Frequenzzunahine« bzw. »-abnähme« durch die Torschaltungen 28 bzw. 30 läuft Ein weiteres Signal »Wechsel« setzt die Verriegelungsschaltung 14 zurück und die Anordnung geht wieder in den Zustand rascher Phasenangleichung über.

Das Ausgangssignal des Phasendiskriminators bestimmt, ob abhängig von der Polarität oder der Richtung des vom Diskriminator erzeugten Fehlersignals der Kanal für Frequenzzunahme oder -abnähme erregt wird. Die Eingänge zum Diskriminator 20 empfangen ein Referenz-Signal 25, das man z. B. von einem an der Antriebswelle des Plattenstapels befestigten Zahnrad erhält, und das Ausgangssignal von einem spannungsgesteuerten Oszillator (VCO) 26, das in einem Frequenzteiler 27 auf die Frequenz des Bezugssignals reduziert wird. Wenn dh Frequenz des unterteilten Signals größer als die de; Bezugssignals ist, setzt das Fehlersignal vom Phasendiskriminator 20 die Ausgangsfrequenz des Oszillators (VCO) 26 herab und umgekehrt wird sie erhöht, wenn die VCO-Ausgangsfrequenz kleiner ist als die des Bezugssignals.

Bei rascher Phasenangleichung wird ein Stromschalter 32 betätigt, wenn ein Signal zur Erhöhung der Frequenz über die Torschaltung 22 gelangt. Infolgedessen wird durch Vorspannung der normalerweise leitende NPN-Transistor 34 gesperrt, so daß Strom durch den Widerstand 36 und die Diode 38 zum Verbindungspunkt /1 zwischen den in Reihe liegenden

cucil Nanu.

Kondensatoren 40 und 42 ebenfalls in Reihe liegender Kondensator 44 bildet ein Integrationsglied und wird auf einen Wert aufgeladen, der von der Dauer des durch den Stromschalter 32 gesandten Impulses airhängt, wobei letzterer durch das vom Phasendiskriminator 20 entwickelte Fehlersignal ausgelöst wird. Die am Kondensator 44 liegende Spannung wird als Steuerspannung über die in Reihe geschalteten Widerstände 46 und 48 auf den Oszillator (VCO) 26 gegeben.

In ähnlicher Wrise wird bei langsamer Phasenangleichung die Torschaltung 28 so betätigt, daß der Stromschalter 50 erregt und der Transistor 52 abgeschaltet wird, wenn die Polarität des Fehlersignals vom Diskriminator 20 eine Frequenzerhöhung des Oszillators (VCO) 26 erfordert und deshalb die Steuerspannung angehoben werden muß. Der Strom fließt dann von einer positiven Spannungsquelle über den Widerstand 54 und die Diode 56 zur (Compensations- und Integrationsschaltung fiber den VerbinJungspunkt /2 und lädt den Kondensator 44, wodurch die an den Oszillator (VCO) 26 zu legende Steuerspannung auf den richtigen Wert gebracht wird.

Frequenzverminderung durch Senken der Steuerspannung erfolgt über einen der beiden Kanäle, die die Torschaltungen 24 und 30 umfassen. Bei rascher Phasenangleichung und vor Erreichen derselben öffnet der Schalter 24 das Stromtor 58 und schaltet dadurch den normalerweise leitenden NPN-Transistor 60 ab. Wenn der Transistor 60 abgeschaltet ist, wird Transistor 62 leitend und bezieht Strom vom Verbindungspunkt /1 der Integrations- und Kompensationsschaltung. Für langsame Frequenzverminderung ist die Torschaltung 30 geöffnet und der Stromschalter 64 erregt Die Transistoren 66 und 68 sind dadurch so gesteuert, daB sie StiOm vom Verbindungspunkt /2 der Integrationsund Kompensationsschaltung beziehen. Das durch diese Schaltung verarbeitete Signal wird im Gegensatz zu bisher gebräuchlichen derartigen Schaltungen ohne Verlust an den Oszillator (VCO) 26 gegeben, dessen Ausgangssignal als Takt- und Phasensteuerung für die Lese-Schreibschaltung des Plattenspeichers verwendet wird.

Die Unterschiedlichen Stromanforderungen für die beiden Betriebszustände erfordern auch unterschiedliche Widerstände in den entsprechenden Kanälen. Außerdem bestimmt das Verhältnis der Kondensatoren 40 und 42 zum Integrationskondensator 44 den Pegel der Kompensation in bezug auf die Steuerspannung. Zusätzlich liefert die in Fig.2 gezeigte erweiterte Schaltung einen stoßfreien Übergang vom Zustand rascher zu langsamer Phasenangleichung.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur gleichspannungsverlustfreien Erzeugung eines Steuersignals für einen spannungsgesteuerten Oszillator in Abhängigkeit von aus dem Vergleich der Oszillatorfrequenz mit einer Bezugsfrequenz abgeleiteten eingangsseitigen Gleichspannungsimpulsen, bei der zwischen dem Schaltungsausgang und einer Bezugsspannung die Reihenschaltung eines ersten und zweiten Kondensators vorgesehen und zu dem ersten Kondensator ein Widerstand parallel geschaltet ist, dadurch gekennzeichnet, daß zu der Reihenschaltung des ersten und zweiten Kondensators (40, 42) ein dritter Kondensator (44) in Reihe geschaltet und dem zweiten Kondensator ebenfalls ein Widerstand (46) parallel geschaltet ist und daß zwei unterschiedlich raschen Frequenzangleichungsbetriebsweisen zugeordnete Eingänge vorgesehen sind, die mit dem der Bezugsspannung abgewandten Anschluß (J 2 bzw. J I) des ersten bzw. zweiten Kondensators (40, 42) verbunden sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Eingangssignal für den Fall der raschen Frequenzangleichung dem Verbindungspunkt (Ji) zwischen dem ersten und zweiten Kondensator (40,42) und für den Fall der langsamen Frequenzangleichung dem davon abgewandten Anschluß (J 2) des ersten Kondensators (40) zugeführt ist.

Für die in F i g. 1 dargestellte Schaltung ergibt sich für den Impedanzwert der Beziehung: