DE1933873C3 - Volladdierer/Subtrahiererschaltung - Google Patents

Description

Die Erfindung betrifft eine Volladdierer/Subtra hiererschaltung mit zwei Exklusiv-ODER-Gliedern derem ersten zwei Operanden und derem zweiter ein dritter Operand und der Ausgang des erster Exklusiv-ODER-Gliedes zugeführt werden, sowie einer sich auf das zweite Exklusiv-ODER-Glied auswirkenden Steuerung zur Umschaltung auf Addition oder Subtraktion.

Wie diese aus der US-PS 2899 133 bekannte Volraddierer/Subtrahiererschaltu'ng sind logische Schaltungen allgemein aus logischen Grundbauelementen für die logischen Verknüpfungen ODEFt, UND und Nicht sowie aus weiteren Bauelementen für die logischen Verknüpfungen NAND und NOR aufgebaut, die aus einer Kombination der logischen Grundbauelemente bestehen. Wird eine Volladdierer,/ Subtrab^;ererschaltung lediglich aus derartigen logischen Bauelementen zusammengesetzt, so ergibt sich ein sehr komplizierter Schaltungsaufbau.

Zur Veranschaulichung dieses Sachverhalts wird nun zunächst unter Bezug auf die F i g. 1 und 2 der Aufbau eines bekannten Volladdierers/Subtrahierers untersucht. Dieser Volladdierer/Subtrahierer besteht aus der Kombination eines Volladdierers und eines Vollsubtrahierers. Der Volladdierer besteht aus zwei Halbaddieirern, so daß sich ein positiver übertrag gewinnen läßt, und der Vollsubtrahierer ist durch zwei Halbsubtrahierer gebildet, um einen übertrag mit negativem Vorzeichen durchführen zu können. Zum Aufbau eines VolladdiererE/Subtrahierers werden zunächst aus einer Werte-Tabelle, wie sie in F i g. IA für einen Volladdierer und in Fig. IB für einen Vollsubtrahierer dargestellt ist, die folgenden logischen Verknüpfungen ermittelt:

S = ABC + ÄBT + ABT + ABC

= JB~C + ABT +

+ ABC

= (ABC) (ABC) (ABC) (ABC) (1)

Ca = ABT + ABC + A~BC +ABC
= AB +BC +CA
= AB +BC +CA

= (AB) (BC) (CA)

= JbT + JBc + J nc + abc

= ABT + JBC + BC

- ABC + ABC + BC

= (ABC) (ABC) (BC)

(3)

Darin bedeuten:

i und B = in einer Addition und Subtraktion verwendete binärcodierte Dezimalziffern, C = posüjve oder negative Übertragssignale des vorhergehenden Bit (verhergehende Binärstufe),

S — Summe oder Differenz, Ca = Übertrag bei der Addition (positiv), Cs = Übertrag bei der Subtraktion (negativ).

Der Aufbau eines Volladdierers/Subtrahierers auf der Grundlage der angegebenen logischen Ableitungen (1), (2) und (3) führt zu einer bekannten Schaltung w^{je sie in F}' P· ^{2 dar}8^{estellt ist}> ^die lediglich aus in Dioden-Transistor-Logik aufgebauten NAND-Gliedern besteht. Bei diesem Ausführungsbeispiel einer logischen Schaltung gibt ein Flip-Flop die zur Durchführung des positiven oder negativen Übertrags vom vorhergehenden Bit erforderlichen Signale. Da diese logische Schaltung bekannt ist, wird auf eine nähere Erläuterung verzichtet. Wie aus F i g. 2 ersichtlich, hat diese Schaltung den Nachteil, daß eine große Anzahl logischer Bauelemente erforderlich ist, deren Anschluß mit beträchtlichen Schwierigkeiten verbunden ist.

Aufgabe der Erfindung ist es daher, eine Volladdierer/Subtrahiererschaltung so zu vereinfachen, daß zum Zwecke des Aufbaus in integrierter Technik die Anzahl der verwendeten Verknüpfungsgliedertvpen und der Verknüpfungsglieder selbst gering und die Anzahl der Anschlüsse für alle Verknüpfungsglieder gleich ist

Zur Lösung dieser Aufgabe ist die erfindungsgemäße Volladdierer/Subtrahiererschaltung gekennzeichnet durch vier Exklusiv-ODER-Glieder, die derart geschaltet sind, daß dem ersten Exklusiv-ODER-Glied bitweise Binärsignale zugeführt werden, die den zu verarbeitenden Summanden entsprechen, das zweite Exklusiv-ODER-Glied das Ausgangssignal des ersten Exklusiv-ODER-Gliedes und den bei der vorausgehenden Berechnung sich ergebenden Übertrag erhält und ein Summensignal bildet, dem dritten Exklusiv-ODER-Glied das Ausgangssignal des ersten Exklusiv-ODER-Gliedes und Steuersignale zur Steuerung d;r Addition oder der Subtraktion zugeführt werden und dem vierten Exklusiv-ODER-Glied die Binärsignale, die dem zu verarbeitenden Summanden entsprechen und die Steuersignale zur Steuerung der Addition oder der Subtraktion zugeführt werden, durch ein erstens UND-Glied, an dessen Eingang das Ausgangssignal des dritten Exklusiv-ODER-Gliedes und der bei der vorausgehenden Berechnung sich ergebende Übertrag liegen, durch ein zweites UND-Glied, an dessen Eingang das Ausgangssignal des vierten Exklusiv-ODER-Gliedes und die Binärsignale liegen, die den zu verarbeitenden Summanden entsprechen, durch ein NOR-Glied, dem als Eingangssignale die Ausgangssignale der beiden UND-Glieder zugeführt werden und durch eine Flip-Flop-Schaltung. die durch das Ausgangssignal des NOR-Gliedes angesteuert wird und den Übertrag abgibt.

Im folgenden werden anhand der zugehörigen Zeichnung bevorzugte Ausführungsbeispiele der Erfindung näher erläutert. <><

F i g. 1A zeigt die Werte-Tabelle eines Volladdierei s;

Fig. IB zeigt die Werte-Tabelle eines Vollsub-Fig. 2 zeigt den Aufbau eines bekannten Volladdierers/Subtrahierers;

F i g. 3 zeigt den Aufbau eines Ausführungsbeispiels der erfindungsgemäßen Volladdierer/Subtrahiererschaltung;

F i g. 4 zeigt die Werte-Tabelle eine Exkluiiv-OD£R-Glieds, das in der Volladdierer/Subtrahiererschaltung gemäß Fig. 3 Anwendung findet;

F i g. 5 zeigt die konkrete Ausführung eines Exklusiv-ODER-Gliedes unter Verwendung bipolarer Elemente;

F i g. 6 zeigt den konkreten Aufbau eines Exklusiv-ODER-Gliedes unter Verwendung unipolarer Elemente und

Fig. 7A und 7B zeigen konkrete Ausführungen von Äquivalenzgliedern unter Verwendung bipolarer Elemente.

Um aus dem logischen Schaltungsaufbau eines bekannten Voll-Addierers/Subtrahierers, wie er in F i g. 2 dargestellt ist, die darin enthaltenen gemeinsamen Elemente zu ermitteln, werden die erwähnten logischen Verknüpfungen (1), (2) und (3) in folgender Weise umgeformt:

S = JBC + AW + ABV + ABC = C(JB + AB) + V(AB + AB)

Dabei gilt:

JB + AB = lA + JB + BA + ΒΈ = (Ä + B) (A + B) = (AB) (AB)
= AB + AB (4)

Es ergibt sich somit:

S = C(AB + AB) + V(AB + IB)

(5)

Ca = ABV + ABC + ABC +ABC

= AB(C + V) + C(AB + AB) i = AB + C(AB + AB) (6)

Cs = ABC + J3C + ABC + ABC = IB + C(JB + AB)

= Ib + C(.4"5 +

Aus diesen abgeleiteten Verknüpfungen (5), (6) und (7) ergibt sich, daß die logischen Ableitungen für S, Ca und Cs alle einen Term der Form ,4ß + AB aufweisen. Wird dieser gemeinsame Term als X

bezeichnet, so lassen sich die angegebenen Verknüpfungen in folgender einfacher Form darstellen:

(8)

(9)

(10)

S = CX + Ca = CX + AB Cs = CX + IB

Für das Eingangssignal des Flip-Flops des Voll- ι ο addierers/Subtrahierers gemäß Fig. 2 ergibt sich mit den Signalen Ca und Cs und dem Operator-Signa! Op die folgende logische Verknüpfung:

klusiv-ODER-Glied 3erscheiniamAusgangein Signal der Form OpX + OpX. Der einen Eingangsklemme des vierten Exklusiv-ODER-Gliedes 4 wird ein Signal A zugeführt, und an der Ausgangsklemme dieses ODER-Gliedes erscheint ein Signal der Form OpA + OpA. Die_ Signale C und OpX + OpX bzw. die Signale OpA + OpA werden einem ersten bzw. zweiten UND-Glied 8 und 9 zugeführt, und deren Ausgangssignale gelangen auf ein erstes NOR-Glied 10, wobei das Signal durch eine ODER-Operation in die Form

FC = OpCa + OpCs (Π)

Werden in der Gleichung (11) die Verknüpfungen (9) und (10) unter Beachtung der in Gleichung (4) abgeleiteten Beziehung ersetzt, so ergibt sich:

FC = OP(CX + AB) + Op(CX + AB)

= C(XOp + XOp) +B(AOp+ AOp) (12) ₂,

Hierbei lassen sich die Terme XOp + Xöp und AÖp + ΑΌρ als auch der Term ΑΈ + AB_ganz allgemein durch die logische Verknüpfung γ - äß + äß darstellen, denn es läßt sich leicht^ erkennen, daß diese logische Verknüpfung γ — aß + äß in allen Beziehungen für S, Ca, Cs und FC enthalten ist. Ein logischer Schaltkreis, mit dem sich diese logische Verknüpfung γ = aß + äß darstellen läßt, ist als Exklusiv-ODER-GIied bekannt.

F i g. 3 zeigt eine Ausführungsform der Erfindung, in der die in einem Volladdierer/Subtrahierer darstellbare logische Verknüpfung γ = aß + äß mittels der Verknüpfungen (S), (6), (7) und (12) unter Anwendung von Exklusiv-ODER-Gliedern erfolgt, die dieser Darstellungsform entsprechen und aus denen der Volladdierer/Subtrahierer aufgebaut ist.

In Fig. 3 werden den Eingangsklemmen eines ersten Exklusiv-ODER-Gliedes 1 bitweise digitale Binärsignale A und B zugeführt. A entspricht einer addierten oder subtrahierten Zahl und B einer zu addierenden oder zu subtrahierenden Zahl. An der Ausgangsklemme des ersten Exklusiv-ODER-Gliedes 1 erscheint ein Signal der Form ΑΊΪ + AB = X. Dieses Signal X wird einer Eingangsklemme eines zweiten und dritten £xklusiv-ODER-Gliedes 2 und 3 zugeführt Das Operator-Signal Op wird je einer Eingangsklemme des dritten und eines vierten Exklusiv-ODER-Gliedes 3 und 4 zugeführt. Bei negativem Vorzeichen wirkt das Operator-Signal Op als Additions-Start-Signal und entsprechend bei positivem Vorzeichen als Subtraktions-Start-Signal. Als positives Signal wird der Wert 0 Volt gesetzt, während das negative Signal bezüglich des Spannungspegels etwa den Wert der Versorgungsspannung, z. B. —24 V, entspricht Die andere Eingangsklemme des zweiten Exklusiv-ODER-Oiedes 2 wird mit einem Signal C beaufschlagt das ein Flip-Flop liefert, das zur Gewinnung eines positiven oder negativen Übertrags in der folgenden Stufe eingesetzt ist. An der Ausgangsklemme des zweiten Exklusiv-ODER-Gliedes 2 wird ein Summen- oder Differenz-Signal der Form CX + ÜX = S gewonnen. Am dritten Ex- C(XOp + X Op + B(AOp + JOp) = FC

überführt wird. Der Ausgang des NOR-Gliedes 10 ist mit der Eingangsklemme des Flip-Flops 5 verbunden. Da der Volladdierer/Subtrahierer aus vier Exklusiv-ODER-Gliedern, zwei UND-Gliedern, einem NOR-Glied und einem Flip-Flop aufgebaut ist, werden lediglich vierzehn Verknüpfungselemente benötigt. Das bedeutet gegenüber bekannten Volladdierern/ Subtrahierern eine beträchtliche Einsparung an solchen Verknüpfungsgliedern.

Jedes der Exklusiv-ODER-Glieder gemäß Fig. 3 entspricht den Werten der Tabelle der F i g. 4, in der die eingangsseitigen digitalen Binärsignale als α und β und das Ausgangssignal als γ bezeichnet sind.

F i g. 5 zeigt ein Exklusiv-ODER-Glied, bei dem ein zweiter Widerstand 24 und eine erste Diode 27 in Reihe geschaltet sind und in der eingezeichneten Polarität zwischen dem Emitter des ersten Transistors 21 und der Basis des zweiten Transistors 22 liegen. In gleicher Weise sind ein dritter Widerstand 26 und eine dazu in Reihe liegende Diode 25 in der angegebenen Polarität zwischen den Emitter des zweiten Transistors 22 und die Basis des ersten Transistors 21 geschaltet. Gemäß der Ausführung eines Exklusiv-ODER-Gliedes nach Fig. 5 ist für den ersten und zweiten Transistor 21 und 22 ein höherer Rauschpegel zulässig auf Grund der vorgesehenen Anordnung und Wirkungsweise der ersten und zweiten Diode 25 und 27, die entsprechend mit den Basiskreisen der Tranistoren 21 und 22 verbunden sind, was zu einer höheren zulässigen Sperrspannung fiir den ersten und zweiten Transistor 21 und 22 fuhrt so daß für das Eingangssignal größere bzw. breitere Amplituden zulässig sind. Weitere Veränderungen im Eingangsverhalten der Transistoren 21 und 22 werden voll durch den ersten und zweiten Widerstand 24 und 26 ausgeglichen, die in den Basiskreisen liegen, so daß praktisch keine nennenswerten Veränderungen der Eingangseigenschaften der gesamten Schaltungsanordnung auftreten. Die Ausgangsklemme ist mit der Basis eines dritten Transistors 29 über eine in der eingezeichneten Polarität geschaltete dritte Diode 28 verbunden, wobei der Emitter des dritten Transistors 29 direkt an Masse liegt Der Kollektor dieses Transistors ist mit einer Versorgungsquelle (nicht dargestellt) über einen vierten Widerstand 30 verbunden, und das Ausgangssigna] γ wird am Kollektor gewonnen. Bei der Ausfiihrungsform gemäß Fig. 5 wirkt der dritte Transistor 29 als Inverter bzw. Umkehrstufe. Weiterhin trägt die dritte Diode 28 dazu bei, daß für die gesamte Schaltung höhere Rauschpegel zulässig sind.

F i g. 6 zeigt eine weitere Ausfiihrungsform der Erfindung, bei der das Äquivalenzglied gemäß F i g. 7A aus unipolaren Elementen 41 und 42, beispielsweise MOSFETs aufgebaut ist. Negative Impulse von

— 9 bis —24 V werden als Eingangssignale zugeführt. Wird ein Volladdierer/Subtrahierer als integrierte Schaltung aufgebaut, wobei für die Exklusiv-ODER-Glieder unipolare Elemente vorgesehen werden, so wird die gesamte Schaltung nur einfach, sondern läßt sich auch ein hohes Maß an Integration verwirklichen. Die Fig. 7A und 7B veranschaulichen Äquivalenzglieder. Ersetzt man die Exklusiv-ODER-Glieder durch Äquivalenzglieder, so läßt sich der Volladdierer/Subtrahierer ebenfalls aufbauen.

Der oben beschriebene Fall bezieht sich auf einen Volladdierer/Subtrahierer, der aus Exklusiv-ODER-Gliedern aufgebaut wurde. Es läßt sich jedoch leicht erkennen, daß die Erfindung ebenso beispielsweise auf einen Volladdierer oder -Subtrahierer anwendbar ist, wobei sich ein ähnlich einfacher Schaltungsaufbau erzielen läßt. Aus der logischen Verknüpfung (4) ergibt sich klar, daß eine Äquivalenzverknüpfung der Form AB + AB durch ein Exklusiv-ODER-Glied darstellbar ist. Damit ergibt sich, daß der erfindungsgemäße Volladdierer/Subtrahiererauch mitÄquvalenzgliedeni ausführbar ist.

Wie erwähnt, ermöglicht die Erfindung in erster Linie den Aufbau eines Volladdierers/Subtrahierers in besonders einfacher Anordnung, wobei das gemeinsame logische _Grundelement oder die Form -· = nji + π/ι oder dp' + Tiji aus den bekannten logischen Operations-Schaltungen abgeleitet wird und durch ein einfaches logisches Schaltelement, nämlich ein Exklusiv-ODER-Glied. verwirklicht wird, das diesem gemeinsamen logischen Grundelement entspricht. Daraus ergeben sich für die Erfindung verschiedene vorteilhafte Wirkungen, insbesondere durch die Einsparung an erforderlichen Verknüpfungsgliedern. Dadurch lassen sich die Kosten für solche Schaltungen wesentlich vermindern, und die Betriebszuverlässigkeit wird gleichzeitig erhöht. Die Erfindung bietet damit eine logische Schaltung, die sich sehr vorteilhaft in elektronischen Rechnern und dergleichen einsetzen läßt.

Hierzu 2 Blatt Zeichnungen

709 623/87

Claims (5)

1933 873 Patentansprüche:

1. Volladdierer/Subtrahiererschaltung mit zwei Exklusiv- ODER-Gliedern, derem ersten zwei Operanden und derem zweiten ein dritter Operand und der Ausgang des ersten Exklusiv-ODER-Gliedes zugeführt werden, sowie einer sich auf das zweite Exklusiv-OiDER-Glied auswirkenden Steuerung zur Umschaltung auf Addition oder Subtraktion, gekennzeichnet durch vier Exklusiv-ODER-Glieder (1, 2, 3, 4), die derart geschaltet sind, daß dem ersten Exklusiv-ODER-Glied (1) bitweise Binär signale zugeführt werden, die den zu verarbeitenden Summanden entsprechen, das zweite Exklusiv-ODER-Glied (2) das Ausgangssignal des erslen Exklusiv-ODER-Gliedes (1) und den bei der vorausgehenden Berechnung sich ergebenden übertrag erhält und ein Summensignal bildet, dem dritten Exklusiv-ODER-Glied (3) das Ausgangssignal des ersten Exklusiv-ODER-Gliedes (1) und Steuersignale zur Steuerung der Addition oder der Subtraktion zugeführt werden und dem vierten Exklusiv-ODER-Glied (4) die Binärsignale, die dem zu verarbeitenden Summanden entsprechen und die Steuersignale zur Steuerung der Addition oder der Subtraktion zugeführt werden, durch ein erstes UND-Glied (8), an dessen Eingang das Ausgangssignal des dritten Exklusiv-ODER-Gliedes (3) und der bei der vo rausgehenden Berechnung sich ergebende übertrag liegen, durch ein zweites UND-Glied (9), an dessen Eingang das Ausgangssignal des vierten Exklusiv-ODER-Gliedes (4) und die Binärsignale liegen, die den zu verarbeitenden Summanden entsprechen, durch ein NOR-Glied (10), dem als Eingangssignal die Ausgangssignale der beiden UND-Glieder (8, 9) zugeführt werden und durch eine Flip-Flop-Schaltung (5), die durch das Ausgangssignal des NOR-Gliedes (10) angesteuert wird und den übertrag abgibt.

2. Volladdierer/Subtrahiererschaltung mit zwei Verknüpfungsgliedern, derem ersten zwei Operranden und derem zweiten ein dritter Operand und der Ausgang des ersten Verknüpfungsgliedes zugeführt werden, sowie einer sich auf das zweite Verknüpfungsglied auswirkenden Steuerung zur Umschaltung auf Addition oder Subtraktion, gekennzeichnet durch die in Anspruch 1 angegebenen Merkmale, mit dem Unterschied, daß anstelle der Exklusiv-ODER-Glieder Äquivalenzglieder verwendet werden.

3. Volladdierer/Subtrahiererschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Exklusiv-ODER-Glieder jeweils aus zwei Transistoren, an deren Emittern die Eingangssignale liegen, wobei der Emitter jedes Transistors mit der Basis des anderen Transistors verbunden ist, und deren Kollektoren zusammengeschaltet sind, und aus einem Widerstand bestehen, dessen eine Seite mit den Kollektoren der Transistoren und dessen (,o andere Seite mit einer Energiequelle in Verbindung steht.

4. Volladdierer/Subtrahiererschaltung nach Anspruch 3, dadurch gekennzeichnet, daß anstelle der Exklusiv-ODER-Glieder Äquivalenzglieder verwendet werden.

5. Volladdierer/Subtrahiererschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß anstelle der Exklusiv-ODER Glieder Äquivalenzglieder verwendet werden, di< aus unipolaren Elementen (41, 42), vorzugsweisi aus MOSFETs bestehen.