DE1933873B2

DE1933873B2 - Volladdierer/subtrahiererschaltung

Info

Publication number: DE1933873B2
Application number: DE19691933873
Authority: DE
Inventors: Yasoji Kawasaki Kanagawa Suzuki (Japan)
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1968-07-03
Filing date: 1969-07-03
Publication date: 1976-10-28
Also published as: NL6910108A; GB1242027A; US3646332A; DE1933873A1; CH497748A; JPS5531500B1; FR2012226A1

Description

Die Erfindung betrifft eine Volladdierer/Subtrahiererschaltung mit zwei Exklusiv-ODER-Gliedern, derem ersten zwei Operanden und derem zweiten ein dritter Operand und der Ausgang des ersten Exklusiv-ODER-Gliedes zugeführt werden, sowie einer sich auf das zweite Exklusiv-ODER-Glied auswirkenden Steuerung zur Umschaltung auf Addition oder Subtraktion.

Wie diese aus der US-PS 28 99 133 bekannte Volladdierer/Subtrahiererschaltung sind logische Schaltungen allgemein aus logischen Grundbauelementen für die logischen Verknüpfungen ODER, UN D und Nicht sowie aus weiteren Bauelementen für die logischen Verknüpfungen NAND und NOR aufgebaut, die aus einer Kombination der logischen Grundbauelemente bestehen. Wird eine Volladdierer Subtrahiererschaltung lediglich aus derartigen logischen Bauelementen zusammengesetzt, so ergibt sich ein sehr komplizierter Schaltungsaufbau.

Zur Veranschaulichung dieses Sachverhalts wird nun zunächst unter Bezug auf die F i g. 1 und 2 der Aufbau eines bekannten Volladdierers/Subtrahierers, untersucht. Dieser Volladdierer/Subtrahierer besteht aus der Kombination eines Volladdierers und eines; Vollsubtrahierers. Der Volladdierer besteht aus zwei Halbaddierern, so daß sich ein positiver übertrag gewinnen läßt, und der Vollsubtrahierer ist durch zwei Halbsubtrahierer gebildet, um einen übertrag mit negativem Vorzeichen durchführen zu können. Zum Aufbau eines Volladdierers/Subtrahierers werden zunächst aus einer Werte-Tabelle, wie sie in F i g. IA für einen Volladdierer und in Fig. IB für einen Vollsubtrahierer dargestellt ist, die folgenden logischen Verknüpfungen ermittelt:

S = ABC + ABC + ABC + ABC

= JEC + ABC + ABC + ABC

= (ABC) (ABC) (ABC) (ABC)

Ca = ABC + ABC + A~BC + ABC = AB +BC +CA
= AB +BC +CA

(D

= (AB) (BC) (CA)

Cs = ABC + ABC + ABC + ABC
= ABC + JBC + BC

(2)

= ABC + ABC + BC

= (ABC) (ABC) (BC)

(3)

Darin bedeuten:

A und B = in einer Addition und Subtraktion verwendete binärcodierte Dezimalziffern, C = positive oder negative Ubertragssignale des vorhergehenden Bit {vorhergehende Binärstufe),

S = Summe oder Differenz, Ca = Übertrag bei der Addition (positiv), Cs = übertrag bei der Subtraktion (negativ).

"5

Der Aufbau eines Volladdierers/Subtrahierers auf der Grundlage der angegebenen logischen Ableitungen (1), (2) und (3) führt zu einer bekannten Schaltung, wie sie in F i g. 2 dargestellt ist, die lediglich aus in Dioden-Transistor-Logik aufgebauten NAND-Gliedern besteht. Bei diesem Ausführungsbeispiel einer logischen Schaltung gibt ein Flip-Flop die zur Durchführung des positiven oder negativen Übertrags vom vorhergehenden Bit erforderlichen Signale. Da diese logische Schaltung bekannt ist, wird auf eine nähere Erläuterung verzichtet. Wie aus Fig. 2 ersichtlich, hat diese Schaltung den Nachteil, daß eine große Anzahl logischer Bauelemente erforderlich ist, deren Anschluß mit beträchtlichen Schwierigkeiten verbun- ; den ist.

Aufgabe der Erfindung ist es daher, eine Volladdierer/Subtrahiererschaltung so zu vereinfachen, daß zum Zwecke des Aufbaus in integrierter Technik die Anzahl der verwendeten Verknüpfungsgliedertypen und der Verknüpfungsglieder selbst gering und die Anzahl der Anschlüsse für alle Verknüpfungsglieder gleich ist.

Zur Lösung dieser Aufgabe ist die erfindungsgemäße Volladdierer/Subtrahiererschaltung gekennzeichnet durch vier Exklusiv-ODER-Glieder, die derart geschaltet sind, daß dem ersten Exklusiv-ODER-Glied bitweise Binärsignale zugeführt werden, die den zu verarbeitenden Summanden entsprechen, das zweite Exklusiv-ODER-Glied das Ausgangssignal des ersten Exklusiv-ODER-Gliedes und den bei der vorausgehenden Berechnung sich ergebenden übertrag erhält und ein Summensignal bildet, dem dritten Exklusiv-ODER-Glied das Ausgangssignal des ersten Exklusiv-ODER-Gliedes und Steuersignale zur Steuerung der Addition oder der Subtraktion zugeführt werden und dem vierten Exklusiv-ODER-Glied die Binärsignale, die dem zu verarbeitenden Summanden entsprechen und die Steuersignale zur Steuerung der Addition oder der Subtraktion zugeführt werden, durch ein erstens UND-Glied, an dessen Eingang das Ausgangssignal des dritten Exklusiv-ODER-Gliedes und der bei der vorausgehenden Berechnung sich ergebende übertrag liegen, durch ein zweites UND-Glied, an dessen Eingang das Ausgangssignal des vierten Exklusiv-ODER-Gliedes und die Binärsignale liegen die den zu verarbeitenden Summanden entsprechen, durch ein NOR-Glied, dem als Eingangs-' "signale die Ausgangssignale der beiden UND-Glieder f !!zugeführt werden und durch eine Flip-Flop-Schaltung, ^die durch das Ausgangssignal des NOR-Gliedes angesteuert wird und den übertrag abgibt. ; Im folgenden werden anhand der zugehörigen Zeichnung bevorzugte Ausführungsbeispiele der Erfindung näher erläutert.

Fig IA zeigt die Werte-Tabelle eines Volladdierers; F i g. 1B zeigt die Werte-Tabelle eines Vollsub-F i g. 2 zeigt den Aufbau eines bekannten Volladdierers/S ubtrahierers ;

F i g. 3 zeigt den Aufbau eines Ausführungsbeispiels der erfindungsgemäßen Volladdierer/Subtrahiererschaltung;

F i g. 4 zeigt die Werte-Tabelle eine Exklusiv-ODER-Glieds, das in der Volladdierer/Subtrahiererschaltung gemäß Fig. 3 Anwendung findet;

F i g. 5 zeigt die konkrete Ausführung eines Exklusiv-ODER-Gliedes unter Verwendung bipolarer Elemente;

F i g. 6 zeigt den konkreten Aufbau eines Exkiusiv-ODER-Gliedes unter Verwendung unipolarer Elemente und

Fig. 7A und 7B zeigen konkrete Ausführungen von Äquivalenzgliedern unter Verwendung bipolarer Elemente.

Um aus dem logischen Schaltungsaufbau eines bekannten Voll-Addierers/Subtrahierers, wie er in F i g. 2 dargestellt ist, die darin enthaltenen gemeinsamen Elemente zu ermitteln, werden die erwähnten logischen Verknüpfungen (1), (2) und (3) in folgender Weise umgeformt:

S = TBC + ABC + ABC + ABC = C(TB + AB) + ~C(A~B + AB)

Dabei gilt:

AB + AB = AA + TE + BA. + BB = (Ä + B) (A + Έ) = {AB) (AB)
= AB + AB (4)

Es ergibt sich somit:

S = C (AB + AB) + C(A~B + AB)

(5)

Ca = ABC + ABC + ABC + ABC = AB(C+ V) + C(AB + AB) = AB + C(AB + AB) (6)

Cs = ABC + ABC + ABC + ABC = AB + C(AB + AB)

= AB + C(AB + AB)

65 Aus diesen abgeleiteten Verknüpfungen (5), (6) und (7) ergibt sich, daß die logischen Ableitungen für S, Ca und Cs alle einen Term der Form AB + AB aufweisen. Wird dieser gemeinsame Term als X

!9^21873 \

bezeichnet·,!':SÖ.3i;;iassen5 sichV, die angegebenen Ver- klusiv-ODER-Gljed 3 erscheint am Ausgang ein Signal

knüpfungen in folgender einfacheraForfhidarstellea: " jderForm OpX + OpX. Dereinen Eingangsklemme des

:-h;!i>·.·vi< ■-·.ή;ί«Ι?·^_·\....u_,«...-ft: ¹Z- >?ί'τ-ί-.-ν , gierten,ExklusiviODER-Gliedes .4vwir.d ein^!Signal /1

- :i ;· ' S ;=r\Gif ■';·+·* GX '-'AH-Ti .■-ι >■·'■ :--.j(8). /'ZugefuhrtiUndan der Ausgängsklemme dieses ODER-

: ■ ' *5 pliedes erscheint ein Signal'der Form OpA + OpA.

-> ,>iJ\< Ca^-.GXsiki-AB-. V ■;. .(9) Die_ Signale C · und OpX~+ÖpX bzw. die Signale

i-in^ffii^-its^ ?ib u ^_ ;ii . ν .'-v -1 ■"'*:·;■. ■ ' OpA + OpA werden einem ersten bzw;4weiten UND-

%Qsi^=^^Ci/i-h/fAB 3|.;'ί ^i?! . ;:,(10) ■-.- Glied 8 und 9 zugeführt, und^deremAusgangssignale

' gelangen auf ein'erstes NOR-Glied 10, wobei das

Für das Eingangssignal des Flip-Flops des Voll- io Signal durch eine ODER-Operation in die Form addierers/Subtrahierers gemäß Fig. 2 ergibt sich

mit den Signalen Ca und Cs und dem Operator-Signal C(AOp + AOp + B(AOp + AOp) = FC Op die folgende logische Verknüpfung:

überführt wird. Der Ausgang des NOR-Gliedes 10

₌ 15 ist mit der Eingangsklemmc des Flip-Flops 5 verbun-

FC = OpCa + OpCs (11) den. Da der Volladdierer/Subtrahierer aus vier Exklusiv-ODER-Gliedern, zwei UND-Gliedern, einem

Werden in der Gleichung (11) die Verknüpfungen NOR-Glied und einem Flip-Flop aufgebaut ist, werden

Il (9) und (10) unter Beachtung der in Gleichung (4) lediglich vierzehn Verknüpfungselemente benötigt.

ρ abgeleiteten Beziehung ersetzt, so ergibt sich: 20 Das bedeutet gegenüber bekannten Volladdierern/

1§ Subtrahieren eine beträchtliche Einsparung an sol-

§1 — — ■—= z=- chen Verkr üpfungsgliedern.

FC = OP(CX + AB) + Op(CX + AB) _{Jedes der} Exklusiv-ODER-Glieder gemäß Fig. 3

|l — — — —— entspricht den Werten der Tabelle der Fig. 4, in der

= C(XOp + XOp) + B(AOp + AOp) (12) ₂₅ die eingangsseitigen digitalen Binärsignale als « und/i _ _ und das Ausgangssignal als γ bezeichnet sind.
Hierbei lassen sich die Terme X0p_ + XOp und Fig. fi zeigt ein Exklusiv-ODER-Glied, bei dem AOp + ~ÄOp als auch der Term AB + /4ß_ganz ein zweiter Widerstand 24 und eine erste Diode 27 in allgemein durch die logische Verknüpfung γ = aß + äß Reihe geschaltet sind und in der eingezeichneten ψ darstellen, denn es läßt sich leicht_ erkennen, daß 30 Polarität zwischen dem Emitter des ersten Transistors diese logische Verknüpfung γ = aß + äß in allen 21 und der Basis des zweiten Transistors 22 liegen. Beziehungen für S, Ca, Cs und FC enthalten ist. Ein In gleicher Weise sind ein dritter Widerstand 26 und logischer Schaltkreis, mit dem sich diese logische eine dazu in Reihe liegende Diode 25 in der ange-Verknüpfung γ = aß~ + äß darstellen läßt, ist als gebenen Polarität zwischen den Emitter des zweiten Exklusiv-ODER-Glied bekannt. 35 Transistors 22 und die Basis des ersten Transistors 21 F i g. 3 zeigt eine Ausführungsform der Erfindung, geschaltet. Gemäß der Ausführung eines Exklusivin der die in einem Volladdierer/Subtrahierer dar- ODER-Gliedes nach F i g. 5 ist für den ersten und stellbare logische Verknüpfung γ — aß + äß mittels zweiten Transistor 21 und 22 ein höherer Rauschder Verknüpfungen (5), (6), (7) und (12) unter An- pegel zulässig auf Grund der vorgesehenen Anordnung. Wendung von Exklusiv-ODER-Gliedern erfolgt, die λο und Wirkungsweise der ersten und zweiten Diode 25 dieser Darstellungsform entsprechen und aus denen und 27, die entsprechend mit den Basiskreisen der der Volladdierer/Subtrahierer aufgebaut ist. Tranistoren 21 und 22 verbunden sind, was zu einer In Fig. 3 werden den Eingangsklemmen eines höheren zulässigen Sperrspannung für den ersten ersten Exklusiv-ODER-Gliedes 1 bitweise digitale und zweiten Transistor 21 und 22 führt, so daß für Binärsignale A und B zugeführt. A entspricht einer 45 das Eingangssignal größere bzw. breitere Amplituden addierten oder subtrahierten Zahl und B einer zu zulässig sind. Weitere Veränderungen im Eingangsaddierenden oder zu subtrahierenden Zahl. An der verhalten der Transistoren 21 und 22 werden voll Ausgangsklemme des ersten Exklusiv-OrjER^Gliedes durch den ersten und zweiten Widerstand 24 und 26 1 erscheint ein Signal der Form AB + AB = X. ausgeglichen, die in den Basiskreisen liegen, so daß Dieses Signal X wird einer Eingangsklemme eines 50 praktisch keine nennenswerten Veränderungen der zweiten und dritten Exklusiv-ODER-Gliedes 2 und 3 Eingangseigenschaften der gesamten Schaltungsanzugeführt. Das Operator-Signal Op wird je einer Ordnung auftreten. Die Ausgangsklemme ist mit der Eingangsklemme des dritten und eines vierten Ex- Basis eines dritten Transistors 29 über eine in der klusiv-ODER-Gliedes 3 und 4 zugeführt. Bei nega- eingezeichneten Polarität geschaltete dritte Diode 28 tivem Vorzeichen wirkt das Operator-Signal Op als 55 verbunden, wobei der Emitter des dritten Transistors Additions-Start-Signal und entsprechend bei posi- 29 direkt an Masse liegt. Der Kollektor dieses Trantivem Vorzeichen als Subtraktions-Start-Signal. Als sistors ist mit einer Versorgungsquelle (nicht dargepositives Signal wird der Wert 0 Volt gesetzt, während stellt) über einen vierten Widerstand 30 verbunden, das negative Signal bezüglich des Spannungspegels und das Ausgangssignal γ wird am Kollektor gewonetwa den Wert der Versorgungsspannung, z. B. 60 nen. Bei der Ausfu'hrungsform gemäß F i g. 5 wirkt — 24 V, entspricht. Die andere Eingangsklemme des der dritte Transistor 29 als Inverter bzw. Umkehrstufe, zweiten Exklusiv-ODER-Gliedes 2 wird mit einem Weiterhin trägt die dritte Diode 28 dazu bei. daß für Signal C beaufschlagt, das ein Flip-Flop liefert, das die gesamte Schaltung höhere Rauschpegel zulässig zur Gewinnung eines positiven oder negativen über- sind.

trags in der folgenden Stufe eingesetzt ist. An der 65 F i g. 6 zeigt eine weitere Ausführungsform der

Ausgangsklemme des zweiten Exklusiv-ODER-Glie- Erfindung, bei der das Äquivalenzglied gemäß F i g. 7A

des 2 wird ein Summen- oder Differenz-Signal der aus unipolaren Elementen 41 und 42. beispielsweise

Form CX + TX = S gewonnen. Am dritten Ex- MOSFETs aufgebaut ist. Negative Impulse von

—9 bis —24 V werden als Eingangssignale zugeführt. "-Wird ein Volladdierer/Subtrahierer als integrierte 'Schaltung aufgebaut, wobei für die ExkJusiv-ODER- -Glieder unipolare Elemente vorgesehen werden, so wird die gesamte Schaltung nur einfach, sondern läßt sich auch ein hohes Maß an integration verwirklichen^ Die Fig; 7 A und 7B veranschaulichen ^ Äquivalerizglieder. Ersetzt man die Exklusiv-ODER-Glieder durch Äquivalenzglieder, so läßt sich der Volladdierer/Subtrahierer ebenfalls aufbauen.

Der oben beschriebene Fall bezieht sich auf einen Volladdierer/Subtrahierer, der aus Exklusiv-ODER-Gliedern aufgebaut wurde. Es läßt sich jedoch leicht erkennen, daß die Erfindung ebenso beispielsweise auf einen Volladdierer oder -Subtrahierer anwendbar ist, wobei sich ein ähnlich einfacher Schaltungsaufbau erzielen läßt. Aus der logischen Verknüpfung (4) ergibt sich klar, daß eine Äquivalenzverknüpfung der Form A~E + AB durch ein Exklusiv-ODER-Glied darstellbar ist. Damit ergibt sich, daß der erfindungsgemäße Volladdierer/Subtrahierer auch mitÄquvalenzgliedern ausführbar ist.

Wie erwähnt, ermöglicht die Erfindung in erster Linie den Aufbau eines Volladdierers/Subtrahierers in besonders einfacher Anordnung, wobei das gemeinsame logische _Grundelement oder die Fom y = 5js 4- aß oder aß + aß aus den bekannten logischen Operations-Schaltungen abgeleitet wird unc durch ein einfaches logisches Schaltelement, nämlich ein Exklusiv-ODER-Glied, verwirklicht wird, da: diesem gemeinsamen logischen Grundelement entspricht. Daraus ergeben sich für die Erfindung verschiedene vorteilhafte Wirkungen, insbesondere durch die Einsparung an erforderlichen Verknüpfungsgliedern. Dadurch lassen sich die Kosten füi solche Schaltungen wesentlich vermindern, and die Betriebszuverlässigkeit wird gleichzeitig erhöht. Die Erfindung bietet damit eine logische Schaltung, die siel sehr vorteilhaft in elektronischen Rechnern unc dergleichen einsetzen läßt.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Volladdierer/Subtrahiererschaltung mit zwei Exklusiv-ODER-Gliedern, derem ersten zwei Operanden und derem zweiten ein dritter Operand und der Ausgang des ersten Exklusiv-ODER-Gliedes zugeführt werden, sowie einer sich auf das zweite Exklusiv-ODER-Glied auswirkenden Steuerung zur Umschaltung auf Addition oder Subtraktion, gekennzeichnet durch vier Exklusiv-ODER-Glieder (1, 2, 3, 4), die derart geschaltet sind, daß dem ersten Exklusiv-ODER-Glied (1) bitweise Binärsignale zugeführt werden, die den zu verarbeitenden Summanden entsprechen, das zweite Exklusiv-ODER-Glied (2) da.s Ausgangssignal des ersten Exklusiv-ODER-Gliedes (1) und den bei der vorausgehenden Berechnung sich ergebenden übertrag erhält und ein Summensignal bildet, dem dritten Exklusiv-ODER-Glied (3) das Ausgangssignal des ersten Exklusiv-ODER-Gliedes (1) und Steuersignale zur Steuerung der Addition oder der Subtraktion zugeführt werden und dem vierten Exklusiv-ODER-Glied (4) die Binärsignale, die dem zu verarbeitenden Summanden entsprechen und die Steuersignale zur Steuerung der Addition oder der Subtraktion zugeführt werden, durch ein erstes UND-Glied (8), an dessen Eingang das Ausgangssignal des dritten Exklusiv-ODER-Gliedes (3) und der bei der \ orausgehenden Berechnung sich ergebende Übertrag liegen, durch ein zweites UND-Glied (9), an dessen Eingang das Ausgangssignal des vierten Exklusiv-ODER-Gliedes (4) und die Binärsignale liegen, die den zu verarbeitenden Summanden entsprechen, durch ein NOR-Glied (10), dem als Eingangssignale die Ausgangssignale der beiden UND-Glieder (8, 9) zugeführt werden und durch eine Flip-Flop-Schaltung (5), die durch das Ausgangssignal des NOR-Gliedes (10) angesteuert wird und den übertrag abgibt.

2. Volladdierer/Subtrahiererschaltung mit zwei Verknüpfungsgliedern, derem ersten zwei Operranden und derem zweiten ein dritter Operand und der Ausgang des ersten Verknüpfungsgliedes zugeführt werden, sowie einer sich auf das zweite Verknüpfungsglied auswirkenden Steuerung zur Umschaltung auf Addition oder Subtraktion, gekennzeichnet durch die in Anspruch 1 angegebenen Merkmale, mit dem Unterschied, daß anstelle der Exklusiv-ODER-Glieder Äquivalenzglieder verwendet werden.

3. Volladdierer/Subtrahiererschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Exklusiv-ODER-Glieder jeweils aus zwei Transistoren, an deren Emittern die Eingangssignale liegen, wobei der Emitter jedes Transistors mit der Basis des anderen Transistors verbunden ist, und deren Kollektoren zusammengeschaltet sind, und aus einem Widerstand bestehen, dessen eine Seite mit den Kollektoren der Transistoren und dessen andere Seite mit einer Energiequelle in Verbindung steht.

4. Volladdierer/Subtrahiererschaltung nach Anspruch 3, dadurch gekennzeichnet, daß anstelle der Exklusiv-ODER-Glieder Äquivalenzglieder verwendet werden.

5. Volladdierer/Subtrahiererschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß anstelle der Exklusiv-ODER-Glieder Äquivalenzglieder verwendet werden, die aus unipolaren Elementen (41, 42), vorzugsweise aus MOSFETs bestehen.