DE1904786A1 - Verfahren zur Oberflaechenpassivierung von Halbleiteranordnungen - Google Patents

Verfahren zur Oberflaechenpassivierung von Halbleiteranordnungen

Info

Publication number
DE1904786A1
DE1904786A1 DE19691904786 DE1904786A DE1904786A1 DE 1904786 A1 DE1904786 A1 DE 1904786A1 DE 19691904786 DE19691904786 DE 19691904786 DE 1904786 A DE1904786 A DE 1904786A DE 1904786 A1 DE1904786 A1 DE 1904786A1
Authority
DE
Germany
Prior art keywords
semiconductor
silicone polymer
passivation
layer
fluid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691904786
Other languages
English (en)
Inventor
Werner Schoeberl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19691904786 priority Critical patent/DE1904786A1/de
Publication of DE1904786A1 publication Critical patent/DE1904786A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

190478G
Licentia Patent-Verwaltungs-GmbH Frankfurt/Main, Theödor-Stern-Kai 1
Heilbronn, den 28. 1. 1969 PT-Ma/nä - HN 76/68
"Verfahren zur Oberflächenpassivierung von Halbleiteranordnungen"
Die Erfindung betrifft ein Verfahren zur Oberflächenpassivierung von Halbleiteranordnungen und besteht darin, daß die Oberfläche eines mit Zonen bestimmten Leitungstyps versehenen Halbleiterkörpers mit einer dünnen, farblosen Schicht aus einem Siliconpolymermaterial bedeckt wird.
Das erfindungsgemäße Passivierungsverfahren eignet sich sowohl für Halbleiteranordnungen, die nach der Mesabauweise als auch für Bauelemente, die nach dem Planarprinzip hergestellt wurden. So konnte beispielsweise mit Hilf· des angegebenen neuen Verfahrens die Stabilität der Kennwerte von Planar- und Mesatransistoren des npn- und pnp-Typs wesentlich verbessert werden. Die Siliconpolymerschicht wird vorzugsweise auf die freiliegenden Oberflächenseiten einer mit Anschlußkontakten versehenen Halbleiteranordnung aufgebracht, wobei die Passivierungsschicht entweder unmittelbar die Halbleiteroberfläche
00 9835/0938
ORIGINAL INSPECTED
oder eine auf der Halbleiteroberfläche befindliche Maskierungsschicht, beispielsweise aus Siliziumdioxyd, bedeckt. Die erfindungsgemäße Passivierungsschicht verhindert Kriechströme und Ionenwanderungen an der Halbleiteroberfläche und schützt die Halbleiterbauelenente wirksam gegen Feuchtigkeit.
Als Material für die Siliconpolymerschicht eignet sich besonders eine im Handel unter dem Namen "Ilo7 fluid" erhältliche und von der Firma "Dow Corning" gelieferte, farblose und ungiftige Substanz, die vorzugsweise in gelöster Form auf die Halbleiteroberfläche aufgebracht und durch Erwärmen ausgehärtet wird. Als Lösungsmittel eignet sich besonders Azeton oder Alkohol. Eine geeignete Lösung setzt sich beispielsweise aus einem Teil Fluä Ilo7 und ca. fünf Teilen Azeton zusammen. Diese Lösung wird beispielsweise auf die Halbleiteroberfläche aufgesprüht oder durch Eintauchen in die Lösung auf die Halbleiteroberfläche ' aufgebracht. Der dünne flüssige Überzug wird schließlich bei einer Temperatur von 12o bis 15o°C während einer Dauer von etwa 1 Stunde ausgehärtet. Die so hergestellte Passivierungsschicht weist vorzugsweise eine Dicke von 5 bis Io ,um auf. In Versuchen hat sich das erfindungsgemäße Verfahren besonders bei der Oberflächenpassivierung von npn-Mesatransistoren mit hohen Sperrspannungen und sehr klei-
009835/0938
ORIGINAL INSPECTED
nen Sperrströnen bewährte Die Sperrspannungen derartiger Anordnungen liegen zwischen Kollektor und Basis über 3oo Volt, während die Sperrströne kleiner als leo nA sein nüssen.
Die Erfindung soll ie weiteren noch anhand eines Ausführungsbeispieles näher erläutert werden.
In Figur 1 ist teils in Schnitt, teils in einer perspektivischen Ansicht ein Planartransistor 1 dargestellt, der nit seiner Oberflächenrückseite auf einen als Kollektoranschluß dienenden Metallsockel 2 befestigt ist. Die den Metallsockel gegenüberliegende Oberflächenseite des Halbleiterkörpers ist beispielsweise nit eLner Siliziundioxydschicht 3 bedeckt, auf die sich aus den Kontaktierungsfenstern in der Oxydschicht der Basisnetallkontakt k und der Enitterkontakt 5 in Forn von Leitbahnen erstreckt. An die Leitbahnen wurden beispielsweise durch Themokonpression dünne Zuleitung·drähte 6 und 7 angebracht, die die Elektroden des Halbleiterkörpers nit weiteren Anschlußelenenten elektrisch leitend verbinden. Nach Beendigung aller Kontaktierungsprozesse wird auf alle freiliegenden-Flächen des Halbleiterkörpers 1 eine Lösung aus einen Teil des Siliconpolyners "fluid Ilo7" und ca. fünf Teilen Azeton aufgesprüht. Der Halbleiterkörper kann auch in eine
009835/0938
derartige Lösung eingetaucht oder mit der Lösung übergössen werden. Danach wird die Halbleiteranordnung bei ca* 15o°C 30 bis 60 Minuten lang ausgehärtet, wobei auf der Halbleiteroberfläche ein fester, rissfreier Überzug 8 aus einem Siliconpolymerisationsprodukt entsteht. Diese Passivierungsschicht ist ca. 5 bis Io ,um dick.
Die gute stabilisierende Wirkung einer derartigen Passivierungsschicht zeigte sich bei einer Behandlung des fertigen Halbleiterbaeleraentes in einer Wasserdampfatmosphäre. Eine in Figur 1 gezeigte Halbleiteranordnung wurde während 2k Stunden in Wasserdampf bei loo°C gelagert. Trotz diesen extremen Feuchtigkeitsverhältnissen zeigte die Halbleiteranordnung nach Beendigung des Versuches keine Veränderung des Sperrstromes. Daneben verhindert die Passivierungsschicht aus einem Polymerisationsprodukt Instabilitäten der Oberflächengrenzschicht am pn-übergang bzw. die Bildung von Inversionsshichten.
Die in Figur 1 dargestellte Anordnung wird schlieLlich noch gemäß Figur 2 in eine Kunststoffmasse 9 eingebettet. Dieser Kunststoff besteht beispielsweise aus Epoxyd- oder Siliconpressmasse*
009835/0S38

Claims (8)

  1. Patentansprüche
    fl)JVerfahren zur Oberflächenpassivierung von Halbleiteranordnungen, dadurch gekennzeichnet, daß die Oberfläche eines mit Zonen bestimmten Leitungstyps versehenen Halbleiterkörpers mit einer dünnen, farblosen Schicht aus einem Siliconpolymermaterial bedeckt wird.
  2. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung der Siliconpolymerschicht ein im Handel unter dem Namen "Ilo7 fluid" erhältliches Material verwendet wird.
  3. 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Siliconpolymermaterial in gelöster Form auf die Halbleiteroberfläche aufgebracht und durch Erwärmen ausgehärtet wird·
  4. k) Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als Lösungemittel Azeton oder Alkohol verwendet wird.
  5. 5) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf die Halbleiteroberfläche eine Lösung aus einem Teil "fluid Ilo7" und ca. 5 Teilen
    009835/0938
    Azeton aufgebracht und bei einer Temperatur von 12o bis 15o C ausgehärtet wird.
  6. 6) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Passivierungsschicht mit * einer Dicke von 5 bis Io ,um ausgebildet wird.
  7. 7) Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch seine Verwendung zur Oberflächenpassivierung von Mesa- oder Planaranordnungen.
  8. 8) Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch seine Verwendung als Feuchtigkeitsschutz für Halbleiteranordnungen.
    009835/0938
    ORIGINAL INSPECTED
DE19691904786 1969-01-31 1969-01-31 Verfahren zur Oberflaechenpassivierung von Halbleiteranordnungen Pending DE1904786A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19691904786 DE1904786A1 (de) 1969-01-31 1969-01-31 Verfahren zur Oberflaechenpassivierung von Halbleiteranordnungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691904786 DE1904786A1 (de) 1969-01-31 1969-01-31 Verfahren zur Oberflaechenpassivierung von Halbleiteranordnungen

Publications (1)

Publication Number Publication Date
DE1904786A1 true DE1904786A1 (de) 1970-08-27

Family

ID=5723946

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691904786 Pending DE1904786A1 (de) 1969-01-31 1969-01-31 Verfahren zur Oberflaechenpassivierung von Halbleiteranordnungen

Country Status (1)

Country Link
DE (1) DE1904786A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0260360A1 (de) * 1985-04-05 1988-03-23 Dow Corning Toray Silicone Co., Ltd. In Harz eingebettetes Halbleiterbauelement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0260360A1 (de) * 1985-04-05 1988-03-23 Dow Corning Toray Silicone Co., Ltd. In Harz eingebettetes Halbleiterbauelement

Similar Documents

Publication Publication Date Title
DE1182353C2 (de) Verfahren zum Herstellen eines Halbleiter-bauelements, wie Halbleiterstromtor oder Flaechentransistor, mit einer hochohmigen n-Zone zwischen zwei p-Zonen im Halbleiter-koerper
DE2019099A1 (de) Verfahren zur Herstellung eines stabilen Oberflaechenschutzes fuer Halbleiterbauelemente
DE1489258C2 (de) Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2162445C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1904786A1 (de) Verfahren zur Oberflaechenpassivierung von Halbleiteranordnungen
DE2452289A1 (de) Halbleiterbauelement
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2152057A1 (de) Verfahren zur Herstellung eines Halbleiteraufbaus
DE1589862A1 (de) Gehaeuse fuer Halbleiterbauelemente
DE1903342A1 (de) Halbleitervorrichtung
DE3151212A1 (de) Halbleiterelement
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE1589900B2 (de) Halbleiterbauelement mit oberflaechenschutzschicht und verfahren zu seiner herstellung
DE2751517A1 (de) Oberflaechenpassiviertes halbleiterbauelement mit einer halbleiterscheibe und verfahren zur herstellung desselben
EP0071915A2 (de) Epitaxialer Transistor
AT232548B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2546316A1 (de) Verfahren zur behandlung von koerpern mit einem aetzmittel fuer aluminiumoxid, insbesondere bei der herstellung von halbleiteranordnungen
DE1789038A1 (de) Verfahren zum Anbringen eines Halbleiterkoerpers an einem Montierungsteil
DE1489091C2 (de) Eingekapseltes Halbleiterbauelement
DE1811618A1 (de) Halbleiteranordnung
DE2158876C3 (de) Verfahren zum Stabilisieren der Kenndaten von elektrischen Halbleiteranordnungen
DE2551808A1 (de) Verfahren zur erhoehung des verstaerkungsfaktors von transistoren unter verwendung einer organischen verbindung
DE1564106A1 (de) Verfahren zum Herstellen eines Feldeffekttransistorelementes