DE2551808A1 - Verfahren zur erhoehung des verstaerkungsfaktors von transistoren unter verwendung einer organischen verbindung - Google Patents

Verfahren zur erhoehung des verstaerkungsfaktors von transistoren unter verwendung einer organischen verbindung

Info

Publication number
DE2551808A1
DE2551808A1 DE19752551808 DE2551808A DE2551808A1 DE 2551808 A1 DE2551808 A1 DE 2551808A1 DE 19752551808 DE19752551808 DE 19752551808 DE 2551808 A DE2551808 A DE 2551808A DE 2551808 A1 DE2551808 A1 DE 2551808A1
Authority
DE
Germany
Prior art keywords
semiconductor device
treating
transistor
solution
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19752551808
Other languages
English (en)
Inventor
Kenichirou Kishita
Sigeru Kondo
Nobuyuki Ojima
Tooru Tamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13402774A external-priority patent/JPS5159272A/ja
Priority claimed from JP6039475A external-priority patent/JPS51135369A/ja
Priority claimed from JP6074875A external-priority patent/JPS51135470A/ja
Priority claimed from JP6074775A external-priority patent/JPS51135473A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE2551808A1 publication Critical patent/DE2551808A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

?BB1808
1 BERLIN 33 8MUNCHEN
Auguste-Viktoria-StraSe65 ρ» DllCfUI/C i DÄDTNICI? Pienzenauerstraße2
Pat.-Anw. Dr. Ing. Ruschke L/Γ. KUoUUM: CV. rAKIINtK Pat.-An*. Dipl.-lng.
Pat.-Anw. Dipl.-lng. PATFNTANWÄI TE Hans E"Ruschke
Olaf Ruschke Γ ft I C IN I ft IN VV ft L I C ,98 03 24
Telefoa:030/ »»»* BERLIN - MÖNCHEN TelefOn: 089/987258
Telegramm-Adresse: Telegramm-Adresse:
Quadratur Berlin Qudadratur München TELEX: 183786 TELEX: 522767
Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka, Japan
Verfahren zur Erhöhung des Verstärkungsfaktors "von Transistoren unter Verwendung einer organischen Verbindung
Die vorliegende Erfindung betrifft ein Verfahren zur Behandlung von Halbleiteranordnungen und insbesondere ein Verfahren zur Behandlung von Halbleiteranordnungen zur Verbesserung von deren Eigenschaften und insbesondere deren Verstärkungsfaktor
Um die Eigenschaften eines Halbleiters wie bspw. eines Transistors zu verbessern, kennt man aus dem Stand der Technik mehrere Verfahren. So kann man die Eigenschaften von insbesondere Siliziumtransistoren durch verschiedene Passivierverfahren verbessern - bspw. durch Ausbildung von Siliziumnitrat- oder Siliziumdioxid schicht en. Da man für diese Verfahren jedoch hohe
7551808
Temperaturen im Bereich, von mehreren hundert Grad Celsius benötigt, lassen sie sich nicht auf Germaniumtransistoren und Verbundhalbleiter anwenden, die sich "bei Erwärmung auflösen. Weiterhin erfordern diese herkömmlichen Verfahren komplizierte Verfahrensschritte und damit auch kostenaufwendige Vorrichtungen. Es "besteht also Bedarf an einer Behandlungstechnik, die sich bei niedrigen Temperaturen - bspw. Raumtemperatur - und ohne aufwendige Anlägen anwenden läßt.
Es ist also ein Ziel der vorliegenden Erfindung, ein neuartiges und verbessertes Verfahren zur Behandlung eines Halbleiters durch ein Medrigtemperatur-Passivierverfahren zur Verbesserung und Stabilisierung der elektrischen Eigenschaften des Halbleiters anzugeben.
Es ist ein weiteres Ziel der vorliegenden Erfindung, ein Verfahren zur Behandlung eines Transistors zur Senkung der Oberflächenrekombinationsgeschwindigkeit der Träger und Löcher zum Erzielen eines hohen Verstärkungsfaktors anzugeben.
Es ist ein anderes Ziel der vorliegenden Erfindung, ein Verfahren zur Behandlung eines PEP- Transistors anzugeben, das für diesen ein geringes Rauschen und einen hohen Widerstand der PN- -Sperrschicht ergibt.
Diese Ziele lassen sich nach dem Verfahren der vorliegenden Erfindung erreichen, indem man den Halbleiter in eine Lösung eines Ohelatisiermittels taucht, das aus der aus vp-Pyronen,
? 5 5 1 8 O
- 3 - M 3645
nitrierten Catecholen, Flavon und deren Kombinationen bestell
lienden Gruppe gewählt ist.
Diese und andere Ziele und Merkmale der vorliegenden Erfindung sollen nun in der folgenden Beschreibung anhand der beigefügten Zeichnungen erläutert werden.
Fig. 1 zeigt den Zusammenhang zwischen der Kollektor-Basis- -Spannung und dem Kollektorstrom eines Transistors zwecks Erläuterung der Wirkung des Verfahrens nach der vorliegenden Erfindung;
Jig. 2 zeigt die zeitliche änderung des Verstärkungsfaktors zur Erläuterung der Wirkung des"Verfahrens nach der vorliegenden Erfindung;
Eig. 3 zeigt den Zusammenhang des Verstärkungsfaktors (Iw.) eines Transistors und der Vorhalttemperatur und -dauer "nach dem Verfahren der vorliegenden Erfindung;
I1Ig. 4 stellt den Verstärkungsfaktor (Iw) ei. ^ansistors als Funktion der Konzentration des der Lösung nach der vorliegenden Erfindung "zugefügten Harzträgers dar;
Fig. 5 stellt den Verstärkungsfaktor (h™) als Funktion der Konzentration des öhelatisiermittels nach dem Verfahren der vorliegenden Erfindung dar.
609822/0732
- 4 - M 3645
Das Verfahren nach der Erfindung läßt sich für jede Art von Halbleiteranordnungen anwenden, und die Wirkung zeigt sich besonders stark bei Germaniumtransistoren und Verbundhalbleiteranordnungen, bei denen es. schwierig ist, eine stabile Oxidschutzschicht auszubilden. Im folgenden soll nun eine Ausführungsform der Erfindung an einem Germaniumtransistor wie bspw. dem Ge-PNP-Legierungstransistor 2SB-172 der Matsushita Electronics Corp., Japan, erläutert werden.
Der Transistor 2SB-172 besteht im wesentlichen aus n-dotiertem Germanium und Indium als Haupt element en sowie Zusätzen von Antimon und Garium' ('garium") und wird nach einem Legxerungsverf ahren hergestellt." S1Ur einen derartigen Ge-Transistor ist es schwierig, ohne eine Oberflächenbehandlung stabile elektrische Eigenschaften zu erreichen. Bei derartigen Transistoren handelt es sich bei den Minoritätsträgern um Löcher, deren Lebensdauer eng mit dem Oberflächenzustand des Transistors zusammenhängt.
Es :'ist bekannt, daß öhelatisiermittel in Form der ^ der Flavonoide· und der Oatechole, die angrenzende Substituenten wie -OH und -OH bzw. -OH und 0=0 aufweisen, sehr leicht mit dem Germaniumion reagieren.' Bei Versuchen haben die Erfinder der vorliegenden Anmeldung herausgefunden, daß eine Oberflächenbehandlung des Transistors mit diesen Chelatisiermitteln einen höheren Verstärkungsgrad (L·™) bewirkt; Das heißt, daß sich πι it einer Oberflächenbehandlung ,nach der vorliegenden Erfindung ein Verstärkungsfaktor OwO erreichen läßt, der mehr als doppelt so hoch ist wie der eines Transistors ohne die Oberflächenbe-
609822/Om
2B.S18Q8
- 5 - M 3645
handlung. Weiterhin läßt sich diese Erhöhung des Verstärkungsfaktors ohne Beeinträchtigung der anderen elektrischen Eigenschaften des Transistors erreichen. Weiterhin hat sich herausgestellt, daß für die Oberflächenbehandlung mit diesen Ohelatisiermitteln das Vorliegen einer bestimmten Konzentration von H+-Ionen erwünscht ist. Bspw. im Fall der /"-Pyrone liegt der günstigste pH-Wert für die Oberflächenbehandlung des Transistors unter 7 5 weswegen man die ^Pyrone zusammen mit Oleinsäure auf den Transistor einwirken läßt. Für einige Flavonoide wie Rutin, Haringenin und Hesperidin ist erwünscht, diese Substanzen in alkalischer Umgebung zu verarbeiten.
Die Oberflächenbehandlung der Ge-Transistoren mit den oben beschriebenen Chelatisiermitteln läßt sich wirkungsvoll durch anodische Elektrolyse des Transistors in einem Ealiumhydroxidlösung vor der eigentlichen Behandlung durchführen." Danach spült man den Transistor ab, taucht ihn in Alkohol und dann in eine Alkohollösung des Ohelatisiermittels, während die Transistoroberfläche noch naß ist.
Die Chelatisiermittel reagieren vermutlich deshalb sehr leicht mit der anodengeätzten Ge-Oberfläche, da der Ätzvorgang auf der Transistoroberfläche viele Reaktionsorte erzeugt. Es wird angenommen, daß die so umgesetzten Chelatisiermittel Ge-Elektronen anziehen, positive Ladungen erzeugen und die Oberflächen- -Rekombinationsgeschwindigkeit der Träger (Löcher) reduzieren, wodurch sich ein hoher Verstärkungsgrad des Transistors ergibt.
609822/0732
95-S18Q8
- 6 - M 3645.
Der Verstärkungsfaktor (h-p-g) des derart einer chemisehen Reaktion ausgesetzten Ge-Transistors ist höher als 90 und der PN-Sperrschichtwiderstand des Transistors bleibt auf Werten in der Größenordnung von 120 V. Bei einem Ge-Transistor ohne Oberflächenbehandlung bleibt der Verstärkungsfaktor h™ "bei 35 un<i äer PN-Sperrschichtwiderstand bei 80 V. Der Verstärkungsgrad -OwO des Transistors ist dabei durch die Beziehung h-^-g = I0/!^ definiert, in der I-, der Basisstrom und I der Kollektor strom sind. Für den Ge-PMP-Legierungstransistor 2SB-172 wurde der Verstärkungsfaktor h-cvg für einen Basisstrom von 2 mA (-Iv = 2 mA) und eine Spannung von 1 V zwischen Emitter und Kollektor (-V0-J3 = 1 V) definiert. Als Maß für den PN-Sperrschichtwiderstand dient diejenige angelegte Spannung, bei der ein Strom von -100/uA aufgenommen wird.
Die Fig. 1 und 2 sind Diagrammkurven der Eigenschaften des Ge-Transistors 2SB-172 nach der Oberflächenbehandlung der vorliegenden Erfindung im Vergleich mit einem Transistor des gleichen Typs ohne diese Oberflächenbehandlung. Die Fig. 1 stellt dabei den Zusammenhang zwischen der zwischen Kollektor und Basis auftretenden Spannung (-VqBq) "und dem Kollektorstrom (-Iq-dq) dieser Transistoren dar, die Fig. 2 die .änderung des Verstärkungsfaktors dieser Transistoren bei Raumtemperatur.
Wie ersichtlich, ist der Verstärkungsfaktor nach der Behandlung fast um das Doppelte höher und die Alterungsänderung gering. Weiterhin ist die Spannungsfestigkeit erheblich erhöht.
609822/0732
- 7 - M 364-5
KLr die Oberflächenbehandlung nach der vorliegenden Erfindung ist erwünscht, daß die Lösung des Chelatisiermittels weiterhin Träger in Form wärmehärtender Silikonharze enthält. Nach dem Eintauchen des Transistors in diese lösung wird er zum Aushärten des Harzes erwärmt. In diesem Fall wird vorzugsweise als lösungsmittel für die Träger-Siliconharze Methylalkohol, Toluol oder Xylol eingesetzt. Als Lösungsmittel für das Chelatisiermittel setzt man "bevorzugt Dioxan ein, da es nach dem Verfahren der vorliegenden Erfindung verwendete Ghelatisiermittel gut löst und gleichzeitig eine gute Spannungsfestigkeit des Germaniumtransistors "bewirkt.
Beispielhafte Anwendungsmöglichkeiten der vorliegenden Erfindung sollen nun in den folgenden Beispielen erläutert werden, in denen es sich "bei dem eingesetzten Transistor, wie oben, um einen G-e-PKP-Legierungstransistor des Typs 2SB-172 der Matsushita Electronics Corporation handelt.'Die zur Bewertung der elektrischen Eigenschaften angegebenen ¥erte des Verstärkungsfaktors, des Basis-Kollektorwiderstandes und des Rauschpegels sind jeweils die Mittelwerte über 10 Proben.
Beispiel 1
Der Transistor 2Sb172 wurde in einer 5%-igen Kaliumhydroxidlösung eine Minute lang mit einer Stromdichte von 20 mA/om anodisch elektrolysiert, unter fließendem destilliertem Wasser abgespült und dann in eine Lösung folgender Zusammensetzung getaucht:
609822/0735
- 8 - M 364-5
Oxalsäure 3 G-ew.-Teile
Kojisäure
( 5-Hydr oxy-2-hydroxy-
methyl- ")p-pyron) 1 " "
Dioxan 54· " n
Methylalkohol 6 π π
ES-IOOlF (Mt Epoxyharz " " modifiziertes Silikonharz) 20 " "
Der so behandelte Transistor wurde vier Stunden auf 900G vorgehalten. Der resultierende Transistor hatte einen Verstärkungsfaktor von 100, der Basis-Kollektor-Widerstand blieb bei 130 V. Der Rauschpegel des Transistors lag unter 2 mV. Ein Transistor des gleichen Typs, der nicht in die Lösung getaucht worden war, hatte einen Verstärkungsfaktor von 35* einen Basis-Kollektor- -Widerstand von weniger als 80 V und einen Rauschpegel von etwa 30 mV.
Beispiel 2
Ein Transistor 2SB172 wurde eine Minute in einer 5%-igen Kaliumhydroxidlösung mit einer Stromdichte von 20 mA/cm 'anodisch elektrolysiert, mit fließendem destilliertem Wässer abgespült und dann in eine Lösung der folgenden Zusammensetzung getaucht:
3,4-Dinitrocatechol 2 Gew. -Teile
Dioxan 54- ti Il
Xylol 6 π π
ES-1001N 20 π π
609822/0732
75Β18Π8 - 9 - M 3645
Der so behandelte Transistor wurde 4 Std. auf 120 G vorgehalten und hatte dann einen Verstärkungsgrad von 85 und einen Basis- -Eollektor-Widerstand von 120 V. Sein Rauschpegel lag unter 3
Beispiel 3
Ein Transistor 2SB172 wurde eine Minute lang in einer 5%-igeE·
Ealiumhydroxidlösung mit einer Stromdichte von 20 mA/cm elektrolysiert, in fließendem destilliertem Wasser abgespült und dann in eine Lösung folgender Zusammensetzung getaucht:
4-Nitrocatechol 0,5 Gew.-Teile
Dioxan ' 54 " "
Xylol 6 n "
ES-1001N 20 n "
Der so erhaltene Transistor wurde 4 Std. auf 1000O vorgehalten und hatte dann einen Verstärkungsgrad von 80, einen Basis-Kollektor-Widerstand von 110 V und einen Rauschpegel von unter 5 tnV.
Beispiel 4
Ein Transistor des Typs 2SB172 wurde eine Minute lang mit einer
Stromdichte von 20 mA/cm in einer 5%rigen Ealiumlaugenlösung anodisch elektrolysiert, mit fließendem destilliertem Wasser abgespült und dann in eine Lösung der folgenden Zusammensetzung getaucht:
609822/0732
- 10 - M 3645
3-Bitrocatechol 3 Gew.-Teile
Dioxan 54 " "
Xylol 6 n "
ES-1OO1N 20 n "
Der so behandelte Transistor wurde 4 Std. auf 80 0 vorgehalten und hatte dann einen Verstärkungsfaktor von 75 ? einen Basis- -Kollektor-Widerstand von 110 V und einen Rauschpegel von weniger als 3 mV.
Beispiel 5
Der Transistor 2SB172 wurde eine Minute mit einer Stromdichte
von 20 mA/cm in einer 5%-igen Ealiumhydroxidlösung anodisch elektrolysiert, mit fließendem destilliertem Wasser abgespült und dann in eine Lösung der folgenden Zusammensetzung getaucht:
Quercetin 0,4 Gew.-Teile
Methylalkohol 80 " ' "
FS-1065A
(wärmehärtende s
Silikon) 20 " »
Der so behandelte Transistor wurde 4 Std. bei 80°0 vorgehalten und wies dann einen Verstärkungsfaktor von 80, einen Basis-Kollektor-Widerstand von 125 V und einen Rauschpegel von unter 10 mV auf.
609822/0732
25-S1808
- 11 - M 3645
Beispiel 6
Ein Transistor 2SB172 wurde eine Minute lang mit einer Stromes
diente von 20 mA/cm in einer 5%-igen Ealiumlaugenlösung anodisch elektrolysiert, mit fließendem destilliertem Wasser abgespült und dann in eine Lösung folgender Zusammensetzung getaucht:
Rutin 0,4 Gew.-Teile
Methylalkohol 80 " "
FS-1065A 20 π π
Der so behandelte Transistor wurde 4 Std. auf 9O0C vorgehalten und wies dann einen Verstärkungsfaktor von 65, eine Basis-Eollektor-Widerstand von 65 V und einen Bauschpegel von unter 6 mV auf.
Beispiel 7
Die Transistoren 2SB172 wurden eine Minute lang mit einer Stromdichte von 20 mA/cm in einer 5%-igen Ealiumhydroxidlösung anodisch elektrolysiert, dann mit fließendem destilliertem Wasser abgespült und in eine Lösung folgender Zusammensetzung getaucht:
llavonol ' 0,4 Gew.-Teile
Methylalkohol 80 " ' "
ES-IOOdN 20 π π
Der so behandelte Transistor wurde 4 Std. auf 1000C vorgehalten und wies dann einen Verstärkungsfaktor von 65, einen auf 60 V
6 0 98 22/073 2
- 12 - M 3645
stabilen Basis-Kollektor-Widerstand "und einen Rauschpegel von unter 8 mV auf.
Die auf diese Weise hergestellten Transistoren hatten Verstärkungsfaktoren vom 1,0- bis 2,6-fachen Verstärkungsfaktor eines Transistors, der nicht die Oberflächenbehandlung nach der vorliegenden Erfindung erfahren hatte.
In den oben beschriebenen Beispielen wurden auch die Auswirkungen der Behandlungsbedingungen wie Vorhalttemperatur und Konzentration untersucht. Die S1Ig. 3 zeigt den Verstärkungsfaktor (h-gm) als Funktion'der Vorhalttemperatur und -dauer. Wie in der Fig. 3 ersichtlich, hat die Vorhalttemperatur einen Einfluß auf die Stabilität des Verstärkungsfaktors (!wO und liegt vorzugsweise im Bereich von 80 ... 1200C.
Die Fig. 4 zeigt den Verstärkungsfaktor (h™,) als Funktion der Konzentration des der Lösung zugefügten Trägerharzes und der Vorhaltzeit bei einer Vorhalttemperatur von 12O0C. Wie aus Fig. 2 ersichtlich," liegt die Vorzugskonzentration für die Trägerharzsubstanz im Bereich von 5 ··· 20 % der Lösung.
Die Fig. 5 zeigt den Zusammenhang zwischen dem iUrg-Wert -und der. Konzentration des Chelatisiermittels für die Trägerharze. Wie in Fig. 3 gezeigt, liegt die Vorzugskonzentration des Chelatisiermittels bei mehr als 2 % der Trägerharze. Die in den Fig. - 5 gezeigten Zusammenhänge' gelten genau für 354-Dinitrocätechol als Chelatisiermittel; andere Chelatisiermittel zeigen die gleiche Tendenz.
609822/0732

Claims (11)

- 13 - M 3645 Patentansprüche
1../Verfahren zur Behandlung einer Halbleiteranordnung, dadurch gekennzeichnet, daß man die Halbleiteranordnung in eine Lösung eines Ohelatisiermittels taucht, das aus der aus den -(^Pyronen, den nitrierten Catecholen, den Flavonen und deren Kombinationen bestehenden Gruppe gewählt ist.
2. Verfahren zur Behandlung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß man zusätzlich vor dem Eintauchen die Halbleiteranordnung in einer Alkalilösung anodisch elektrblysiert.
3. Verfahren zur Behandlung einer Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß man das anodische Elektrolysieren mit einer Stromdichte von etwa 20 mA/cm einige Minuten lang durchführt.
4-. Verfahren zur Behandlung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem Ohelatisiermittel um ein Ortho-keto-ol-Derivat von "jf^Pyron ■ handelt.
5· Verfahren zur Behandlung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem Chelatisiermittel in Form eines nitrierten Gatechols um ein Mitglied der aus 3-Nitrocatechol, 4,litrocatechol, 3j4~Dinitrocatechol, 4-,5-Dinitrocatechol und deren Kombinationen be-
609822/0732
- 14 - M 364?
stehenden Gruppe handelt.
6. Verfahren zur Behandlung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Lösung Dioxan als Lösungsmittel für das Chelatisiermittel enthält.
7· Verfahren zur Behandlung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Lösung Trägersubstanzen in Form wärmehärtender Silikonharze enthält und man nach dem Eintauchen die Halbleiteranordnung bei erhöhter Temperatur vorhält, um das Trägersilikonharz zu härten.
8. Verfahren zur Behandlung einer Halbleiteranordnung nach Anspruch 7j dadurch gekennzeichnet, daß man der Lösung ein Lösungsmittel aus der aus Methylalkohol, Toluol und Xylol bestehenden Gruppe hinzufügt, um das Trägersilikon zu lösen.
9· Verfahren zur Behandlung einer Halbleiteranordnung nach Anspruch 7j dadurch gekennzeichnet, daß die Konzentration des Trägersilikons 5 ··· 20% der Lösung beträgt.
10. Verfahren zur Behandlung einer Halbleiteranordnung nach Anspruch 7j dadurch gekennzeichnet, daß die Konzentration des Chelatisiermittels höher ist als 2 % der Silikonträger.
11. Verfahren zur Behandlung einer Halbleiteranordnung nach Anspruch 7j dadurch gekennzeichnet, daß man die Halbleiteranordnung bei 80 bis 1200C vorhält.
O1/Za 609822/0732
DE19752551808 1974-11-20 1975-11-14 Verfahren zur erhoehung des verstaerkungsfaktors von transistoren unter verwendung einer organischen verbindung Ceased DE2551808A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP13402774A JPS5159272A (en) 1974-11-20 1974-11-20 Handotaisochino seizohoho
JP6039475A JPS51135369A (en) 1975-05-19 1975-05-19 Method of treating surfaces of semiconductor element
JP6074875A JPS51135470A (en) 1975-05-20 1975-05-20 Semi-conductor unit
JP6074775A JPS51135473A (en) 1975-05-20 1975-05-20 Surface treatment agent of semi- conductor elements

Publications (1)

Publication Number Publication Date
DE2551808A1 true DE2551808A1 (de) 1976-05-26

Family

ID=27463910

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752551808 Ceased DE2551808A1 (de) 1974-11-20 1975-11-14 Verfahren zur erhoehung des verstaerkungsfaktors von transistoren unter verwendung einer organischen verbindung

Country Status (4)

Country Link
US (1) US4210498A (de)
DE (1) DE2551808A1 (de)
FR (1) FR2292334A1 (de)
GB (1) GB1492207A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3608604A1 (de) * 1986-03-14 1987-09-17 Siemens Ag Strukturierbares fotoelektrochemisches abtragen
JP2548703B2 (ja) * 1986-07-11 1996-10-30 三菱電機株式会社 論理回路
US7432233B2 (en) * 2003-12-18 2008-10-07 Interuniversitair Microelektronica Centrum (Imec) Composition and method for treating a semiconductor substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3284202A (en) * 1961-08-11 1966-11-08 Litho Chemical And Supply Co I Lithographic plate, its preparation and treatment solution therefor
US3853593A (en) * 1971-07-31 1974-12-10 Centro Speriment Metallurg Process for improving the protective properties of chromium-oxide based compound coatings, by means of stabilization of the chromium ion
DE2155849C3 (de) * 1971-11-10 1979-07-26 Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg Verfahren zur Herstellung eines stabilisierenden und/oder isolierenden Überzuges auf Halbleiteroberflächen
DE2164100A1 (de) * 1971-12-23 1973-06-28 Semikron Gleichrichterbau Elektrisch isolierende einkapselungsmasse fuer halbleiteranordnungen

Also Published As

Publication number Publication date
FR2292334B1 (de) 1979-04-27
FR2292334A1 (fr) 1976-06-18
US4210498A (en) 1980-07-01
GB1492207A (en) 1977-11-16

Similar Documents

Publication Publication Date Title
DE2259829C3 (de) Verfahren zur anodischen Bildung einer Oxidschicht auf mindestens 5% Gallium enthaltenden Verbindungshalbleitern, insbesondere GaP1GaAs, AlGaP, InGaP und InGaAs in einem wässrigen Elektrolyten
DE1182353B (de) Verfahren zum Herstellen eines Halbleiter-bauelements, wie Halbleiterstromtor oder Flaechentransistor, mit einer hochohmigen n-Zone zwischen zwei p-Zonen im Halbleiter-koerper
DE1037016B (de) Halbleitereinrichtung, wie Transistor, Legierungsdiode od. dgl. und Verfahren zu deren Herstellung
DE2539690A1 (de) Verfahren zum entwickeln von resistfilmen
DE1026874B (de) Selengleichrichter mit Kunststoff-Zwischenschicht zwischen Selen und Gegenelektrode
DE1156978B (de) Verfahren zum Veredeln von Polyamidgut
DE2551808A1 (de) Verfahren zur erhoehung des verstaerkungsfaktors von transistoren unter verwendung einer organischen verbindung
DE2155849C3 (de) Verfahren zur Herstellung eines stabilisierenden und/oder isolierenden Überzuges auf Halbleiteroberflächen
DE1126516B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang
DE4333127A1 (de) Verfahren zum Schutz von lötfähigen Kupfer- und Kupferlegierungsoberflächen vor Korrosion
DE1109133B (de) Verfahren zum Antistatischmaschen von synthetischen Fasern
DE1002472B (de) Verfahren zum Anloeten von Elektroden an einen Halbleiter
DE102014224401A1 (de) Verfahren zum Oberflächenbehandeln von Aluminiummaterial zum Abführen von Wärme
DE2545471C3 (de) Epoxydharzmasse zum Umhüllen von Germaniumtransistoren
DE1126513B (de) Verfahren zur Bearbeitung von Halbleiteranordnungen
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE1194064B (de) Verfahren zum elektrolytischen AEtzen der Ober-flaeche eines mit Legierungselektroden aus einer Bleilegierung versehenen npn-Transistors mit einem Halbleiterkoerper aus Germanium
DE2452865A1 (de) Verfahren zur stabilisierung von aluminium und stabilisierungsloesung zur durchfuehrung des verfahrens
DE2750805A1 (de) Verfahren zur herstellung metallhaltiger schichten auf oberflaechen von halbleiterbauelementen
DE2524750B2 (de) Verfahren zum Stabilisieren einer Siliziumoxydschicht
DE1614058A1 (de) Hochspannungs-Wicklungsisolation
DE468270C (de) Verfahren zur Herstellung von vergossenen elektrischen Kondensatoren mit schwefelgetraenktem Isolierstoff
AT234152B (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DD224153A1 (de) Verfahren zur herstellung von chemisch sensitiven membranen
DE1269738B (de) Verfahren zur Stabilisierung von Halbleiterbauelementen

Legal Events

Date Code Title Description
8131 Rejection