DE1774948B2

DE1774948B2 - Wortorganisierter speicher

Info

Publication number: DE1774948B2
Application number: DE19661774948
Authority: DE
Inventors: Joseph Richard Trenton NJ. Bums (V.StA.)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1966-02-16
Filing date: 1966-07-15
Publication date: 1973-07-12
Also published as: DE1774948C3; DE1774948A1

Description

cherzelle enthält einen ersten und einen zweiten Feldeffekttransistor 10 bzw. 20, die als N-leitende Transistoren dargestellt sind und deren Abflußelektrode D jeweils über eine vernachlässigbare Impedanz mit der Steuerelektrode G des anderen Transistors gekoppelt ist. Die Quellenelektroden 5 des ersten und zweiten Transistors sind jeweils mit einem ersten Schaltungspunkt verbunden, der hier Masse ist. Der Abfluß des ersten Transistors 10 ist über ein Impedanzelement 12 mit einem zweiten Schaltungspunkt 16 verbunden, an dem eine Spannung von + V_a Volt von einer Spannung 14 liegt, deren positive Klemme mit dem zweiten Schaltungspunkt 16 und deren negative Klemme mit Masse verbunden sind. Ein zweites Impedanzelement 22 ist zwischen die Abflußelektrode des zweiten Transistors 20 und den zweiten Schaltungspunkt 16 geschaltet.

Damit das Flipflop im Ruhezustand einen möglichst geringen Leistungsverbrauch hat, sind die Werte der Spannung V_B und der Impedanzelemente 12, 22 so gewählt, daß sich die kleinste Ruheleistung ergibt, die sich mit der Stabilität des Flipflops als ganzes vereinbaren läßt. V_a soll also so klein wie möglich und die Werte der Impedanzelemente 12, 22 sollen so groß wie möglich sein. Das Impedanzelement 12 kann beispielsweise ein weiterer Feldeffekttransistor 24 sein, der in der inFig. 2 dargestellten Weise geschaltet ist, d. h., die Quellenelektrode ist mit dem Verbindungspunkt A und die Abflußelektrode ist mit dem zweiten Schaltungspunkt 16 verbunden, während die Steuerelektrode direkt an den Abfluß angeschlossen ist. Auch das andere Impedanzelement 22 kann aus einem Feldeffekttransistor bestehen, der in entsprechender Weise zwischen einen Ausgangs-Verbindungspunkt B und dem zweiten Schaltungspunkt 16 geschaltet ist.

Wenn die Arbeitsimpedanzelemente 12, 22 eines konventionellen Flipflops sehr hohe Werte haben, ist die Umschaltgeschwindigkeit des Flipflops entsprechend klein. Der Grund hierfür liegt darin, daß die zwischen Masse und den Ausgangs-Verbindungspunkt A bzw. B liegenden Kapazitäten durch die Arbeitsimpedanzen aufgeladen werden müssen. Um eine hohe Umschaltgeschwindigkeit zu erreichen, sind bei der in Fig. 1 dargestellten Schaltungsanordnung Parallelschaltungen niedriger Impedanz vorgesehen, die durch eine Kombination anderer N-leitender Feldeffekttransistoren gebildet werden, wie im folgenden erläutert wird.

Der Strompfad eines dritten Transistors 30 ist in Reihe mit dem Strompfad eines vierten Transistors 40 in der genannten Reihenfolge zwischen den Verbindungspunkt A und Masse geschaltet. Zwischen dem Verbindungspunkt B und Masse liegen der Strompfad eines fünften Transistors 50 in Reihe mit dem Strompfad des vierten Transistors 40 in dieser Reihenfolge. Der Strompfad eines sechsten Transistors 60 ist in Reihe mit dem Strompfad eines siebten Transistors 70 zwischen den Verbindungspunkt A und die positive Klemme der Spannungsquelle 14 geschaltet, und der Strompfad eines achten Transistors 80 liegt in Reihe mit dem Strompfad des siebten Transistors 70 zwischen dem Verbindungspunkt B und dem Pluspol der Spannungsquelle 14.

Die Steuerelektroden des dritten Transistors 30 und des achten Transistors 80 sind elektrisch zusammen an einen ersten Eingangssignalanschluß 82 angeschlossen. Die Steuerelektroden des fünften Transistors 50 und des sechsten Transistors 60 sind elektrisch zusammen an einen zweiten Eingangssignalanschluß 84 angeschlossen, und die Steuerelektroden des vierten Transistors 40 und des siebten Transistors 70 sind elektrisch zusammen an einen dritten Eingangssignalanschluß 86 angeschlossen.

Ein noch schnelleres Arbeiten des Flipflops ist möglich, wenn das hochpegelige Eingangssignal positiver ist als V_a Volt, d.h., wenn die Spannungsdifferenz zwischen dem ersten und zweiten Eingangssignal größer als V_a Volt ist. In diesem Falle bleiben die Quellenverstärkertransistoren 60, 70, 80 in den Zustand niedriger Impedanz vorgespannt und lassen die Ausgangsspannungen an den zugehörigen Punkten A und B auf den vollen Endwert V_a ansteigen. Außerdem ist die Impedanz des Parallelstromweges unter diesen Umständen wesentlich kleiner, da die Impedanz des Strompfades eines Transistors eine inverse Funktion der Spannung zwischen Quelle und Steuerelektrode ist. Aus dieser Tatsache wird bei Verwendung der Speicherzelle als Speicherelement in einem Speicher Nutzen gezogen, wie im folgenden erläutert wird.

Fig. 3 zeigt ein Blockschaltbild eines wortorganisierten Speichersystems gemäß der Erfindung, in dem Speicherzellen des oben erläuterten Typs Verwendung finden können. Der Block 100 symbolisiert eine Anordnung von Speicherzellen 102, die funktionell in Zeilen und Spalten angeordnet sind. Jede Zeile des Speichers 100 vermag ein anderes Informationswort zu speichern. Links in F i g. 3 ist ein erster Decoder 104 dargestellt, der eine Anzahl von Zeilen- oder Wortleitungen W₁, W₂---W_x aufweist, die jeweils verschiedenen Zeilen der Speicherzellen zugeordnet sind, für jede Zeile des Speichers ist also eine Wortleitung vorhanden. Rechts befindet sich ein zweiter Decoder 106 mit einer Anzahl von Ausgangs-Wortleitungen W₁, W₂... W_x. Jede dieser letztgenannten Leitungen ist einer anderen Speicherzellenzeile zugeordnet, und wieder ist für jede Zeile eine Leitung vorhanden. Jeder Speicherzellenzeile sind also zwei Wortleitungen zugeordnet, eine vom Decoder 104 und eine zweite vom Decoder 106.

Bei dem Speicher müssen in bekannter Weise für jede Spalte des Speichers zwei Ziffernleitungen vorgesehen sein. Die Ziffemleitung D_la ist also die erste Ziffernleitung der Spalte 1 und die Leitung D₁₆ ist die zweite Ziffernleitung der Spalte 1. Alle Ziffernleitungen sind mit einem Block 110 verbunden, der Schaltungsanordnungen zum Einspeichern und Auswerten von gelesenen Daten enthält. Diese Schaltungen liefern also im Speicher zu speichernde Dateneingangssignale und sie enthalten außerdem Leseschaltungen für abgefragte Signale. Ein Speicher der beschriebenen Art hat den Vorteil, daß zum Speichern und Lesen von Information in einer Speicherzelle dieselbe Ziffernleitung verwendet werden kann, was besonders bei integrierten Speichern von Vorteil ist, da die Anzahl von Leitungen hier möglichst niedrig gehalten werden muß. Das erfindungswesentliche Merkmal, auf das noch eingegangen wird, besteht darin, daß zwei Wörter im Speicher, also zwei Datenzeilen, gleichzeitig aus dem Speicher herausgelesen werden können, wobei das eine Wort durch den Decoder 104 und das andere Wort durch den Decoder 106 adressiert wird.

Die einzelnen Speicherzellen können der an Hand von F i g. 1 beschriebenen Speicherzelle entsprechen.

Zur Erläuterung sei angenommen, daß die in Fig. 1 dargestellte Zelle der am Schnittpunkt der Wortleitung W_x und der Ziffernleitungen D_la und D_lb befindlichen Speicherzelle entspricht. In diesem Falle können dann der erste Eingangssignalanschluß 82 (Fig. 1) mit dem Eingangsende der Ziffernleitung D₁₆ und der zweite Eingangssignalanschluß 84 mit dem Eingangsende der Ziffernleitung D_ia verbunden sein. Wie erwähnt, sind diese Ziffernleitungen allen Speicherzellen der ersten Spalte gemeinsam. Der dritte Eingangssignalanschluß 86 kann sich am Eingangsende der Wortleitung W_x befinden, die vom Decoder 104 kommt, und bei der Signalquelle 88 kann es sich dann um eine Treiberstufe des Decoders handeln.

Der zweite Eingangssignalanschluß 84 ist an den Ausgang eines Kreises 120a angeschlossen, der eine kombinierte Zifferneingang/Leseausgangsschaltung darstellt. Diese Schaltung enthält einen ersten bipolaren PNP-Transistor 122a und einen zweiten bipolaren NPN-Transistor 124a, deren Emitterelektroden beide mit dem zweiten Eingangssignalanschluß 84 verbunden sind. Der Kollektor des Transistors 124a ist direkt mit einer positiven Klemme einer Spannungsquelle 126a, die eine Spannung von V_b Volt liefert, verbunden, die negative Klemme dieser Spannungsquelle liegt an Masse. Der Kollektor des Transistors 122a ist über einen Widerstand 128a an die negative Klemme einer Spannungsquelle 130a angeschlossen, deren positive Klemme an Masse liegt. Mit dem Kollektor des ersten bipolaren Transistors 122a ist eine Ausgangsklemme 132a verbunden. An die Basiselektroden des ersten und zweiten bipolaren Transistors 182a, 124a ist eine gemeinsame Eingangssignalquelle 134a, z.B. eine Treiberstufe, angeschlossen.

Für die andere Ziffernleitung D_lb ist eine entsprechende Zifferneingang/Leseausgangsschaltung 120 b vorgesehen. Entsprechende Schaltungselemente der Schaltungen 120a, 120b sind mit gleichen Bezugszahlen versehen, wobei die Schaltungselemente der Schaltung 120 b durch den Index b unterschieden sind.

Die Eingangssignalquellen 134a, 134b liefern solche Ausgangssignale, daß die an einer Ziffernleitung . auftretende Spannung entweder annähernd Massepotential ist oder einen Wert hat, der vorzugsweise positiver als V_a ist. Es sei beispielsweise die Schaltung 120a betrachtet. Wenn die durch die Quelle 134a gelieferte Spannung ihren niedrigeren Pegel annimmt, sind der erste bipolare Transistor 122a in den Flußbereich und der zweite bipolare Transistor 124ö in den Sperrbereich vorgespannt. Die Spannung an der Ziffernleitung D_la ist dann etwa gleich Massepotential. Wenn die durch die Eingangssignalquelle 134a gelieferte Spannung ihren höheren Pegel annimmt, leitet der zweite Transistor 124a, während der erste Transistor 122a sperrt. Die Spannung an der Ziffernleitung D_la ist dann positiver als V_a Volt.

Die in der Zelle gespeicherte Information kann mittels zweier Transistoren 140,142 vom N-Typ herausgelesen werden, deren Strompfade in der angegebenen Reihenfolge zwischen den zweiten Schaltungspunkt 16 und die Ziffernleitung D_la geschaltet sind. Die Steuerelektrode des Transistors 140 ist an den Schaltungspunkt B angeschlossen, während die Steuerelektrode des Transistors 142 mit der Wortleitung W_x verbunden ist. Um ein gleichzeitiges Abfragen zweier Zeilen des Speichers zu ermöglichen, ist der Strompfad eines zusätzlichen Transistors 144 zwischen den Verbindungspunkt der Transistoren 140, 142 und die andere Ziffernleitung D_lb geschaltet. Die Steuerelektrode dieses letztgenannten Transistors ist mit der Wortleitung W_x verbunden.

Die Zelle des Speichers arbeitet folgendermaßen: Wenn die Binärziffer 1 in der Zelle gespeichert werden soll, liefert die Eingangssignalquelle 134b eine Spannung hohen Pegels an die Basiselektroden der ίο Transistoren 122b, 124b. Gleichzeitig liefert die Eingangssignalquelle 134a ein Signal niedrigen Pegels. Die Spannung an der Ziffernleitung D_la ist dementsprechend annähernd Massepotential, während die Spannung an der Ziffernleitung D_lb positiver ist als V_a. Um die Information in der Speicherzelle zu speichern, wird die Spannung auf der Wortleitung W_x von Massepotential auf einen Wert erhöht, der positiver ist als V_a Volt. Die Transistoren 30,40,70,80 werden dadurch in den leitenden Zustand vorgespannt und bilden Stromwege niedriger Impedanz parallel zum Impedanzelement 82 und zum ersten Transistor 10. Als Folge davon fällt die Spannung am Punkt A rasch auf Massepotential, wenn sie nicht schon vorher diesen Wert hatte, und die Spannung am Punkt B steigt rasch auf + V_a Volt an, wenn sie nicht schon vorher diesen Wert hatte.

Wenn andererseits die Eingangssignalquelle 134a ein Signal hohen Pegels und die Eingangssignalquelle 134 b ein Signal niedrigen Pegels liefern, werden die Transistoren 40, 50, 60 und 70 beim Auftreten eines Wortimpulses in den leitenden Zustand ausgesteuert. In diesem Falle werden dann Stromwege niedriger Impedanz parallel zum zweiten Transistor 20 und zum Ausgangsimpedanzweg 12 gebildet. Die Spannung am Punkt A steigt dann rasch auf 4- V_a Volt an, während die Spannung am Punkt B rasch auf Massepotential abfällt.

Zum Abfragen der in der Zelle des Speichers gespeicherten Daten kann entweder der Wortleitung W_x oder der Wortleitung W_x ein positiver Spannungspegel in einem Zeitpunkt zugeführt werden, in dem die Ausgänge der beiden Eingangssignalquellen 134a, 134b Signale niedrigen Pegels liefern. Wenn diese Quellen Ausgangssignale niedrigen Pegels liefern, 4.5 werden die Spannungen auf den beiden Ziffernleitungen D_la, D_lb durch die Emitterverstärkerwirkung der Transistoren 122a, 122 b ungefähr auf Massepotential geklemmt. Die Transistoren 30, 50, 60 und 80 der Speicherzelle werden dementsprechend gesperrt, und der Zustand der Speicherzelle kann sich nicht ändern.

Wenn in der Speicherzelle in diesem Zeitpunkt die Binärziffer 1 gespeichert ist, hat die Spannung am Verbindungspunkt B den Wert + V_a Volt. Diese Spannung läßt den Transistor 140 im Lesekreis leiten. Wenn die Spannung auf der Wortleitung W_x zu diesem Zeitpunkt ihren hohen Pegel annimmt, leitet auch der Transistor 142. Es fließt dann ein Strom von der positiven Klemme der Spannungsquelle 14 durch die Strompfade der Transistoren 140, 142, über die Ziffernleitung D_la und durch den Transistor 122a und den Kollektorwiderstand 128a zur Spannungsquelle 130a. Dieser Stromflüß läßt am Kollektorwiderstand 128a einen Spannungsabfall entstehen, der an der Ausgangsklemme 132 wahrgenommen und als Anzeige einer gespeicherten 1 ausgewertet werden kann. Wenn andererseits im Flipflop eine 0 gespeichert ist, liegt am Verbindungspunkt B Massepotential, der

Transistor 140 sperrt, und es fließt kein Strom durch den Kollektorwiderstand 128a.

Die in der Zelle gespeicherte Information kann auch durch Anlegen einer Spannung hohen Pegels an die Wortleitung W_x herausgelesen werden. In diesem Falle fließt Strom von der Spannungsquelle 14 durch die Transistoren 140, 144, den Transistor 122b und den Kollektorwiderstand 128 b in der zweiten Schaltung 120b, wenn das Flipflop eine 1 speichert. Der Stromfluß durch den Widerstand 128b erzeugt einen Spannungsabfall, der an der Ausgangsklemme 132 & wahrgenommen werden kann. Wenn die Zelle andererseits eine 0 speichert, befindet sich der Verbindungspunkt B auf Massepotential, der Transistor 140 sperrt, und am Kollektorwiderstand 1286 tritt kein Spannungsabfall auf.

Beim Betrieb der in Fig. 1 dargestellten Speicherzelle in einem Speicher der beschriebenen Art werden Wortleitungen einer vorgegebenen Zeile von den beiden Decodern 104,106 (Fig. 3) bei einem Lesevorgang nie gleichzeitig erregt. Wenn zwei Wörter gleichzeitig aus dem Speicher herausgelesen werden sollen, wird die Wörtleitung für die eine Zeile durch den Decoder 104 erregt, und die Information wird durch den den ersten Ziffernleitungen D_la, D_2a... zugeordneten Leseverstärker wahrgenommen. Die Wortleitung der anderen abzufragenden Zeile wird durch den Decoder 106 erregt, und die Information für dieses Wort wird von dem Leseverstärker wahrgenommen, der den anderen Ziffernleitungen D_lb, D₂₆... zugeordnet ist. Durch die Möglichkeit, zwei Wörter gleichzeitig aus dem Speicher herauslesen zu können, lassen sich viele Operationen in einer Datenverarbeitungsanlage in wesentlich kürzerer Zeit als bisher durchführen.

Bei Fig. 1 sind die Transistoren 142, 144 mit den gemeinsamen Ziffernleitungen D_la bzw. D_lb verbunden. Selbstverständlich könnten die Ausgänge dieser Transistoren an Leseschaltungen anderer Art, die unabhängig von den Zifferntreibern sind, angeschlossen sein. Statt der dargestellten Feldeffekttransistoren vom N-Typ können selbstverständlich auch solche Transistoren vom P-Typ verwendet werden, vorausgesetzt daß die üblichen Änderungen in den Anschlüssen zu den Spannungsquellen, den Pegeln der Eingangssignale usw. vorgenommen werden und die Schreibe/Lese-Schaltungen an die Steuerung von Transistoren des P-Leitungstyps angepaßt werden. Gewünschtenf alls, ζ. B. im Hinblick auf den Aufbau als integrierte Schaltung, können statt der Transistoren 40, 70 jeweils zwei getrennte Transistoren verwendet werden, die dann jeweils in Reihe mit einem der Transistoren 30,50,60 und 80 liegen. Die Steuerelektroden dieser getrennten Transistoren werden alle miteinander verbunden.

Hierzu 1 Blatt Zeichnungen

309528/393

Claims

Patentansprüche:

1. Wortorganisierter Speicher mit Speicherzellen, die funktionell in Zeilen und Spalten angeordnet sind, ferner mit zwei Leseleitern für jede Speicherzellenspalte, mit einem Satz von ersten Zeilenleitern zur Schreib- bzw. Abfrage-Ansteuerung der Speicherzellenzeilen und einer ersten Adressierschaltung, durch die die ersten Zeilenleitungen wahlweise adressierbar sind, dadurch gekennzeichnet, daß der Speicher einen Satz von zweiten Zeilenleitern ( W₁, W₂... W_x) zur Abfrage-Ansteuerung hat, daß eine zusätzliche Adressierschaltung (106) vorgesehen ist und daß der Leseausgang (B) jeder Speicherzelle in allen Spalten über erste und zweite Schalter (142,144)

je einen Leseleiter (D₁₀, D_2a...D_na; D

'16'

26·

D_nb) angeschlossen ist und die Steuerein-

lenleiter (W₁, W₂... W_x) des ersten Zeilenleitersatzes und die Steuereingänge der jeweils einer Zeile zugehörigen zweiten Schalter (144) mit dem der Zeile zugehörigen Zeilenleiter (W₁, W₂... W_x) des zweiten Zeilenleitersatzes verbunden sind.

2. Wortorganisiserter Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die jeder Speicherzelle (Fig. 1) zugeordneten Schalter (142, 144) aus Torschaltungen aufgebaut sind.

Die vorliegende Erfindung betrifft einen wortorganisierten Speicher mit Speicherzellen, die funktionell in Zeilen und Spalten angeordnet sind, ferner mit zwei Leseleitern für jede Speicherzellenspalte, mit einem Satz von ersten Zeilenleitern zur Schreib- bzw. Abfrage-Ansteuerung der Speicherzellenzeilen, und einer ersten Adressierschaltung, durch die die ersten Zeilenleitungen wahlweise adressierbar sind.

Zerstörungsfrei auslesbare Speicheranordnungen haben bekanntlich gegenüber Speichern, die mit zerstörender Abfrage arbeiten, den Vorteil, daß der zeitaufwendige Rückschreibzyklus vermieden wird.

Es sind ferner sogenannte wortorganisierte Speicher bekannt, bei denen ein Abfrageimpuls auf einer wählbaren Zeilen-Abfrageleitung gestattet, die einzelnen Informationsbits eines adressierten Wortes über in den Spalten liegende Leseleitungen gleichzeitig auszulesen. Die gespeicherten Wörter können jedoch nur nacheinander mit entsprechendem Zeitaufwand gelesen werden.

Aus der USA.-Patentschrift 3 218 613 ist ferner eine aus Speicherzellen aufgebaute Speicheranordnung mit zwei Leseleitungen pro Spalte bekannt, die zur Bildung eines kontradiktorischen Lesesignals dienen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Arbeitsgeschwindigkeit eines wortorganisierten Speichers der eingangs angegebenen Gattung zu erhöhen.

Gemäß der Erfindung wird diese Aufgabe bei einem wortorganisierten Speicher dadurch gelöst, daß der Speicher einen Satz von zweiten Zeilenleitern zur dem vorliegenden wortorganisierten Speicher verwendet werden kann,

Fig. 2 ein Schaltbild eines Feldeffekttransistors, der als Arbeitsimpedanz für ein aktives Flipflopelement der in Fig. 1 dargestellten Speicherzelle geschaltet ist, und

Fig. 3 ein Blockschaltbild eines wortorganisierten , Speichers gemäß einem Ausführungsbeispiel der Erfindung, bei dem Speicherzellen des in Fig. 1 dargestellten Typs verwendet und jeweils zwei Informationswörter gleichzeitig herausgelesen werden können.

Als erstes soll die in Fig. 1 dargestellte Speicherzelle beschrieben werden. Anschließend wird ein Ausführungsbeispiel des vorliegenden wortorganisierten Speichers erläutert.

Die Speicherzelle gemäß Fig. 1 enthält eine Anzahl aktiver Einrichtungen, z.B. Transistoren. Bei dem dargestellten Ausführungsbeispiel werden Feldeffekttransistoren, insbesondere Feldeffekttransistoren mit isolierter Steuerelektrode verwendet, die sich besonders für integrierte Schaltungen eignen.

Zwei Typen von Feldeffekttransistoren mit isolierter Steuerelektrode sind für die in Fig. 1 dargestellte Speicherzelle besonders geeignet, nämlich Dünnschichttransistoren (TFT) und Metall-Oxyd-Transistoren (MOS-FET).

Es gibt Feldeffekttransistoren mit isolierter Steuerelektrode, die dem Stromerhöhungstyp und solche; die dem Stromdrosselungstyp angehören. Bei der dargestellten Speicherzelle sind Transistoren des Stromerhöhungstyps besonders interessant. Bei einem Transistor des Stromerhöhungstyps fließt im Strompfad zwischen Quelle und Abfluß nur ein kleiner Strom, wenn Steuerelektrode und Quelle auf der gleichen Spannung liegen. Zwischen Quelle und Abfluß fließt dagegen ein nennenswerter Strom, wenn die Spannung an der Steuerelektrode in einem bestimmten Sinne bezüglich der Quelle vergrößert wird.

Im wesentlichen wird die Leitfähigkeit des Halbleitermaterials im leitenden Strompfad zwischen Quelle und Abfluß durch die zwischen Steuerelektrode und Quelle liegende Spannung gesteuert. Wenn der HaIbleiter aus N-leitendem Material besteht, fließt der Strom zwischen Quelle und Abfluß, wenn die Steuerelektrode bezüglich der Quelle positiv ist.

Der Flipflop-Teil der in Fig. 1 dargestellten Spei-