DE1762940A1 - Schaltungsanordnung zur Durchfuehrung logischer Verknuepfungen - Google Patents

Description

Patentanwalt

Anmetder: Philips Patonivorwalfung GmbH.

Akte No.. PTTT)-1 32?
Anmeldung vom: 24. Sent. 1968

Philips Patentverwaltung GmbH,- Hamburg 1, Mönckebergstraße

"SohaltungsanOrdnung zur Durchführung logischer Verknüpfungen" (Zusat ι 7ΛΧ ■Patentanmeldung P 17 6.2 436.1)

Die Erfindung "betrifft eine Schaltungsanordnung zur Durchführung logischer Verknüpfungen zur Verwendung in integrierten Schaltungen, die in TiEL-Technik aufgebaut sind, bei der ein VerVrüpfungs.fatter durch einen MuIti-Emitter-Transistör realisiert ist, dessen Basis über einen Widerstand mit der Speisespannung und dessen Kollektor mit der Basis eines weiteren Transistorπ verbunden ist und bei dem Verknüpfungsein-■gänge von außerhalb der integrierten Schaltung über Dioden mit ä<*n Knilektoren der die internen Verknüpfungseingänge enthaltenden Multi-Emitter-Transistoren verbunden sind.

Die TTT-Technik besitzt verschiedene Vorteile, u.a. bezüglich der Sehalt^eschwindigkeit, hat jedoch den Uachte.il, daß der Eulärrai^e Signal^pannungshub gering ist. Daher ist die TTL-Techni.]': empfindlicher .freien Störsignale und kann auch nicht ohne weiteres in Systemen mit höherer Betriebsspannung verwendet werden. IjnVlIauptpatent »--*-λ»- /-Patanfanmeldung P

5?3 - 2 -

-G/Mtf/ -

009844/14 8.9-

17 6 2 9 A O

ist nun eine Möglichkeit angegeben, die TTI-Technik trotzdem in Systemen mit höherer Betriebsspannung und großem Signalspannungshub einzusetzen, wenn durch entsprechende Dimensionierung bzw. Schaltungsauslegung innerhalb der integrierten Schaltung dafür gesorgt wird, daß der Signalspannungshub stets genügend klein bleibt.

Eine derartige Schaltungsauslegung ist auf mehrere verschiedene Arten möglich. Sie sollte jedoch möglichst geringen Aufwand erfordern, aber trotzdem eine genaue und zuverlässige Begrenzung der Signalspannung bewirken. Hierfür gibt die Erfindung eine Lösung, die dadurch gekennzeichnet ist, daß zur Verminderung des Signalspannungshubes innerhalb des Bausteins die Kollektorarbeitswiderstände aller die Eingangs-Emitter der Multi-Emitter-Transistoren ansteuernder Transistoren mit einer Spannungsquelle verbunden sind, die durch eine mit der Speisespannung verbundene, dauernd in Durchlaßrichtung betriebene Diode oder Reihenschaltung von mehreren Dioden gebildet ist.

Diese lösung hat außerdem noch die Vorteile, daß die Kollektorarbeitswiderstände bei gleichem Kollektorstrom kleiner sind, so daß sich bei gleicher Streukapazität eine kleine Zeitkonstante und damit eine kürzere Schaltzeit ergibt, und die kleineren Kollektorarbeitswiderstände benötigen weniger Kristallfläche.

Einzelheiten der Erfindung werden anhand der Zeichnung erläutert. Es zeigen:

^009844/1489

Ί7629 40

Fig. 1 das Logik-Schaltbild eines D-Flip-Flops,

Fig. 2 den Aufbau dieses Flip-Flops in erweit'erer ITIj-Teehnik,

Fig. ? die Ausnutzung einer Diode als Iieitungsbahnkreuzimg.

Das D-Auffang-Flip-Flop in Fig. 1 "besteht aus den Gattern 1 bis 5f während die Inverter 6 bis 9 vor allem als Verstärker dienen. Nur der Inverter 6 bewirkt, daß für das Flip-Flop sowohl das Taktsignal CP als auch das Signal CP zur Verfügung stehen.

Zur Erläuterung der Funktion sei angenommen, daß der Eingang R das Signal "1" und damit der Ausgang des Inverters 9 das Signal "O" habe. Wenn nun der Eingang CP das Signal "1" erhält, liefert auch der Inverter 7 das Signal "1", so daß der Ausgang des Gatters 2 über das Gatter 3 mit einem Eingang des Gatters 1 verbunden ist. Dadurch ist der Zuptond der beiden Gatter 1 und 2 und dar.it der Ausgänge Qt und Q2 zueinander komplementär und .stabil.

Der Eingang D hat in diesem Fall Iceinen Einfluß auf äen ^!Δη-stand der Ausgänge Q1 und Q2, äa das Gatter 5 durch dB? Signal "0" am Ausgang des Inverters 6 gesperrt- ist und das Gatter 4 bei einem Signal "1" *m Ein rang- D nur einen weiteren Weg vor. Ausgang des Gatter? ? ^n einen Eingang dee Gatters 1 freigibt.

009844/1489

Wechselt das Signal am Eingang CP nun von "1" auf "0", wird das Gatter 3 gesperrt und das Gatter 5 freigegeben, so daß das Signal am Eingang D auf das Gatter 1 und damit auf den Zustand der Ausgänge Q1 bzw. Q2 übertragen wird. Wenn der Ausgang Q1 das Signal "1" hat, wird ein Signal "1" am Eingang D über das Gatter 5 auf einen Eingang des Gatters 1 gelangen und damit am Ausgang dieses Gatters bzw. Q1 das Signal "O" bewirken, d.h. das Flip-Flop kippt um. Wenn jedoch der Ausgang Q1 das Signal "0" hat und der Eingang D ebenfalls das Signal "0", führen nach dem Wechsel des Eingangs CP von "1" auf "0" die Ausgänge aller Gatter 3 bis 5 das Signal "0", so daß der Ausgang Q1 das Signal "1" annimmt, d.h. das Flip-Flop kippt ebenfalls um. Falls jedoch der Signalzustand sin Ausgang Q1 und am Eingang D schon vor dem Wechsel des Signals nn Eingang CP verschieden waren, ändert sich das Ausgangssignal nicht. In jedem Fall führt der andere Ausgang Q2 dasselbe Signal wie der Eingang D, und das Gatter 4 soll diesen Zustand für die Zeit des Wechsels des Eingangs CP von "0" auf "1" stabil erhalten, unabhängig von Signallaufzeiten in den Gattern oder Invertern, solange das Signal am Eingang D während dieses Wechsels nicht ebenfalls genau gleichzeitig wechselt.

Über den Eingang R kann das Flip-Flop unabhängig von den anderen Eingängen in den Grundzustand gebracht werden, in dem der Ausgang Q1 das Signal "0" und der Ausgang Q2 das Signal

der

"1" führen. Auch läßt sich das Flip-Flop in jeder/beiden Zustände stabil umkippen, indem an den entsprechenden Ausgang von außen das Signal "0" gelegt wird.

009844/ 1 489

BAD

Pig. 2 zeigt den Aufbau des D-Auffang-Plip-Plops in abgewandelter TTL-Technik. Die Punktion dieses Aufbaus ist direkt der Beschreibung der Pig. 1 zu entnehmen, wobei das Gatter 2 durch die Transistoren T₁, T₂ und die Dioden D₂, D- gebildet wird, der Gatterausgang 1 durch die Transistoren T,, T, und die Diode D- sowie die Eingänge des Gatters 1 durch die Transistoren T₁- bis To gebildet werden, das Gatter 3 durch den Transistor T₁₁, das Gatter 4 durch den Transistor T., und die Diode D_c und das Gatter 5 durch den Tran-

IO O

sistor Tg und die Diode D₆ gebildet wird. Die Inverter 6 bis 9 werden durch die Transistoren T._o bis T_{4 c} sowie die Dioden Drj bis D₁ gebildet.

Der gesamte Baustein enthält vier solcher D-Auffang-Plip-Plops, denen jedoch die Inverter 6 bis 9 gemeinsam sind. Die Verbindungen der Ausgänge dieser Inverter zu den anderen drei, nicht dargestellten Plip-Flops, sind in Pig. 2 durch die gestrichelten Linien angedeutet.

Der TTL-Transistor Tq, der in diesem Pail nur einen Emitter benötigt, wird von dem Transistor T₁- angesteuert, dessen Kollektorarbeitswiderstand R₂ mit der Hilfsspannung U¹ verbunden ist, die in diesem Beispiel durch eine mit der Speisespannung U verbundene Diode D₁ erzeugt wird. Dadurch kann bei gesperrtem Transistor T₁,, dessen Kollektor spannung nicht größer werden als U' . Die TTL-Transistoren T_{1 Q} und T₁₁ werden zum einen gemeinsam vom Transistor T₂ angesteuert, dessen Kollektorarbeitswiderstand Rj- ebenfalls mit der Hilfsspannung U' verbunden ist. Der TTL-Transistor T₁₁ wird außerdem noch von dem Transistor T₁J- angesteuert, der hier keinen Kollektorarbeitswiderstand benötigt und dessen Kollektorspannung im gesperrten Zustand daher ohnehin klein iat.

■ ■■':'; :■ . : - 6 0098 AA/14 8 9

Die Diode D₁₁ in der gemeinsamen Emitterleitung der Transistoren T₁₂, T₁₅, T₁J₅, T₁₆ "bewirkt einerseits eine definierte Erhöhung der Schwellspannung der Eingänge GP und R und verringert andererseits ebenfalls den Spannungshub an den Kollektoren dieser Transistoren durch die höhere "niedrige" Signalspannung.

Eine etwa notwendige weitere Verkleinerung des Spannungshubs, z.B. bei höherer Betriebsspannung, kann sehr leicht durch Verkleinerung der Hilfsspannung U¹ erreicht werden, indem mehrere Dioden in Reihe geschaltet werden. Damit ist eine nahezu beliebige Beeinflussung des Signalspannungshubs innerhalb der integrierten Schaltung möglich, ohne daß andere Eigenschaften verschlechtert werden, sondern es entstehen sogar noch die erwähnten Vorteile, daß bei kleinerer Hilfsspannung die Arbeitswiderstände bei gleichem Strom kleiner sind und somit kürzere Schaltzeiten ergeben. Innerhalb der integrierten Schal tung werden Dioden häufig als Transistoren ausgeführt, deren Basis und Kollektor verbunden sind. Diese Ausführung ist für die Diode D₁ in Pig. 2 ebenfalls möglich.

Die Diode bzw. die Dioden können auch besonders vorteilhaft als Kreuzung für leitungsbahnen ausgenutzt werden. Da auf integrierten Schaltungen eine mehrlagige Verdrahtung sehr problematisch ist, muß die Anordnung der einzelnen Schaltungselemente so getroffen werden, daß möglichst wenige Überkreuzungen von Leitungszügen auftreten. Die unvermeidbaren Kreuzungen werden dann so ausgeführt, daß eine der beiden kreuzenden Leitungen im Bereich der Kreuzung als Widerstand in der Kristallfläche geführt wird. Dieser Widerstand wird mög-

mit
liehst/kleinem Widerstandswert ausgeführt, jedoch ist der

— 7 —

0098U/U89

BAD ORIGINAL

unvermeidbare Restwert immer noch in vielen Fällen störend. Wenn jedoch die Diode D₁ als Kreuzung ausgenutzt wird, wie Fig. 3 zeigt, entfallen derartige störende Auswirkungen. In dem Ausschnitt 11 der Kristallfläche, die hier η - leitend sei, liegt der ρ - leitende Bereich 15 und darin wieder der η - leitende Bereich 16. Der ρ - leitende Bereich 15 sei an der Kontaktstelle- 17 über die Leitungsbahn 13 mit der Speisespannung U verbunden, während der η - leitende Bereich 16 λ an der Kontaktstelle 18 mit der Leitungsbahn 14 verbunden ist, die die Hilfsspannung U¹ liefert. Zwischen beiden Anschlußstellen 17 und 18 kann soviel Abstand gewählt werden, daß eine oder sogar mehrere Leitungsbahnen dazwischen geführt werden können. Da die Lage der Diode ziemlich frei wählbar ist, kann sie also an die für Kreuzungen günstigste Stelle angeordnet sein. Besonders gilt dies, falls statt der einen Diode D₁ eine Reihenschaltung aus mehreren Dioden vorhanden ist.

Falls mehrere Kreuzungen notwendig sind, können auch mehrere Dioden entsprechend der Diode D₁ verwendet werden, die je nur für einen Teil der Gesaratschaltung wirksam sind, d.h. es wer- \ den mehrere voneinander unabhängige, aber im Wert etwa gleiche Hilfsspannungen U'_ erzeugt. Dies erseheint zunächst als Mehraufwand, der aber durch die dann eingesparten Überkreuzungen von Leitungszügen in anderer Technik mehr als ausgeglichen wird.

Patentansprüche:

0098 44/U 89 _BAD ORIGINAL

Claims (1)

Patentansprüche:

1.j Schaltungsanordnung, zur Durchführung logischer Verknüpfungen zur Verwendung in integrierten Schaltungen, die in ITL-Technik aufgebaut sind, hei der ein Verknüpfungsgatter durch einen Multi-Eraitter-Transi-

fe stör realisiert ist, dessen Basis über einen Wider

stand mit der Speisespannung und dessen Kollektor mit der Basis einep weiteren !Transistors -verbunden ist, und bei der Verknüpfungseingänge von außerhalb der integrierten Schaltung über Dioden mit den Kollektoren der die internen Verknüpfungseingänge enthaltenden Multi-Emitter-Transistören verbunden sind, nach #β-^βί*%· ^,.^r-^-»- ^Patentanmeldung P 17 6? 4 36.1^, dadurch ;: ek e nn ze i ch η et, daß zur* Verminderung des Signal spannungshu.bes innerhalb des Bausteins ^e Kollektora""beitswideT"stände all^r <iie "Ririgangsemittpr der Mu 1 ·*".■* -"Βΐτ<1 t^or-Tra^fi. stnren a^ptonornden Transi stören ""it einer Spnrnimgrnuelle verbunden sind, die durch eine mit d^rar Sp^isespannun^ vp^burdone, dauernd in

i-urchlaßrichtung betriebene Diode oder Reihenschal-Tig "^ror> "!^chreren Dijder. gebilrOt ist.

SohaltungparOrdnung nfloh Anspruch 1, dadurch gekennzeichnet, daß lie mit der Sp p.i se spannung verbundene Diode ¹^w. Dioden gleichzeitig als leitungskreuzungen für Verbir-luri-^Hieiturigen auf r»^r· integrierten Schaltung dienen.

Q —

98A4/Hfcö

BAD ORIGINAL

Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die mit der Speisespannung verbundene Diode "bzw. Reihenschaltung von Dioden ganz oder teilweise mehrfach vorhanden sind und jeweils nur für einen Seil der integrierten Schaltung wirksam sind.

00 98U/1489

BAD ORIGINAL