DE1762697B2

DE1762697B2 - Analog/Digital-Umsetzer

Info

Publication number: DE1762697B2
Application number: DE1762697A
Authority: DE
Inventors: John Pine Brook Brinkman; Bob N. Wyckoff Naydan
Original assignee: Singer Co
Current assignee: Singer Co
Priority date: 1967-04-13
Filing date: 1968-08-07
Publication date: 1978-08-24
Also published as: DE1762697C3; US3541315A; GB1168047A; DE1762697A1; FR1586885A

Description

oder die äquivalente, binäre digitale Größe

Diese wird zu einem analogen Signal zurückumgesetzt, welches mit dem analogen Eingangssignal verglichen, in

diesem Fall vom Eingangssignal abgezogen wird, um ein analoges Differenzsignal von —27 Volt zu erhalten. Wenn dieses Differenzsignal unter Verwendung des gleichen fünfstelligen Umsetzers umgesetzt wird, jedoch mit einem entsprechend höheren Maßstabsfaktor, so ergibt sich die binäre digitale Größe — xxxl 1011. Diese wird mit der ersten binären digitalen Größe kombiniert, wie folgt:

1. Größe

2. Größe -

1 0 0 0 Qx χ χ
λ χ χ 1 10 11

Endgröße 0 11 0 0 10 1

(Logik erfordert Subtraktion)

Diese Endgröße 01100101 stellt das binäre Äquivalent der analogen Eingangsspannung von 101 Volt dar.

Wenn eine analoge Spannung von 77 Volt in eine binäre digitale Größe gemäß dem obigen System umgesetzt werden soll, dann erfolgt eine erste Umsetzung unter Anwendung des ersten Maßstabsfaktors entsprechend dem vorstehend geschilderten Beispiel, so daß sich die erste, grobe binäre digitale Größe 0\0Q0xxx ergibt Diese wird in ein analoges Signal umgesetzt, nämlich eine entsprechende Spannung von 64 Volt. Die Differenz von 13 Volt wird festgestellt und mit dem Umsetzer unter Anwendung eines entsprechend höheren Maßstabsfaktors in die entsprechende binäre, digitale Größe xxxOHOl umgesetzt. Die beiden so erhaltenen binären digitalen Größen werden dann folgendermaßen verglichen:

1. Größe¹

2. Größe

0 1 0 0 0 χ \χ χ χ χ 0 1 1 0 1

Endgröße 0 10 0 110 1

(Logik erfordert Addition)

Die Endgröße 01001101 stellt das binäre Äquivalent der analogen Eingangsspannung von 77 Volt dar.

Nachstehend ist die Erfindung an Hand der Zeichnung näher erläutert. Darin zeigt

F i g. 1 ein Blockschema zur Veranschaulichung der allgemeinen Wirkungsweise,

F i g. 2 ein Blockschema zur weiteren Verdeutlichung der allgemeinen Wirkungsweise und

Fig.3a sowie 3b jeweils ein Schaltbild einer Ausführungsform des erfindungsgemäßen Analog/Digital-Umsetzers.

Gemäß F i g. 1 wird ein analoges Eingangssignal E_x einem Umsetzer eingegeben, welcher das analoge Eingangssignal E_x in eine binäre digitale Größe mit π Bits umsetzen soll. Drei Schalter 51, 52 und 53 sind jeweils einer Schaltung SQ bzw. SC₂ bzw. SC₃ zugeordnet, welche den Maßstabsfaktor 1 bzw. 2"-' bzw. 2"-¹ bewirkt Die Schaltungen 5Ci, SC₂ und SC₃ sind ausgangsseitig jeweils mit einer Addierschaltung »+« verbunden, welche ihrerseits an einen Eingang eines A/D-Umsetzers angeschlossen ist Dieser ist ausgangsseitig mit zwei Speichern A und B verbunden, welche jeweils 2" Bits speichern können und vom A/D-Umsetzer mit einer binären, digitalen Größe beaufschlagbar sind, und zwar der eine oder der andere Speicher A bzw. B in Abhängigkeit von dem Signal an den Und-Gattern Ga und Gb.

Zunächst wird das analoge Eingangssignal E_x im A/D-Umsetzer bei geschlossenem Schalter Si und geöffneten Schaltern S₂ sowie S3 in eine erste, grobe binäre digitale Größe umgesetzt, welche im Speicher A gespeichert wird. Die gespeicherte Größe wird mittels eines D/A-Umsetzers in ein Analogsignal rückumgesetzt Danach wird der Schalter Si geöffnet und werden die Schalter 52 sowie S3 geschlossen, um sowohl das analoge Eingangssignal E_x als auch das der im Speicher A gespeicherten, groben binären digitalen Größe entsprechende analoge Ausgangssignal des D/A-Umsetzers im A/D-Umsetzer zu verarbeiten. Diese beiden analogen Signale gelangen über die beiden den jeweils geeigneten Maßstabsfaktor gewährleistenden Schaltungen SC2 und SC3 zur Addierschaltung » + «, welche die analogen Signale zu einem analogen Differenzsignal kombiniert. Dieses geht dem A/D-Umsetzer zu. Die aus dieser zweiten Umsetzung resultierende binäre digitale Größe wird im Speicher B aufgenommen.

Bei der ersten Umsetzung des unbekannten analogen Eingangssignals E_x allein im A/D-Umsetzer zur ersten, groben binären digitalen Größe A mit einem auf Ebez bezogenen Maßstabsfaktor ist der Fehler im A/D-Umsetzer also gleich

A ■ Ebez — E_x.

Wenn der Fehler im A/D-Umsetzer als ein positives oder negatives Vielfaches des kleinsten Auflösungsbits angenommen wird, zweckmäßigerweise bezeichnet als ± M\, wobei M\ jeden Wert annehmen kann, dann gilt weiterhin:

A = EJE₁₁,, ± Λί,/2-.

Wenn der D/A-Umsetzer mit einem analogen Fehler N-i behaftet ist, dann liefert er bei Beaufschlagung mit der im Speicher A gespeicherten, groben binären digitalen Größe A das folgende analoge Signal:

- (A ■ E_HEZ ± N, ■ E_BEZ/2") = - E_BEZ(A ± N₁/!").

w Wie erwähnt, wird dieses analoge Ausgangssignal des D/A-Umsetzers nach Verarbeitung mit dem Maßstabsfaktor 2"-' in der Schaltung SC3 mit dem unbekannten, analogen Eingangssignal E_x nach Verarbeitung desselben mit dem Maßstabsfaktor 2"-' in der Schaltung SC₂ in der Addierschaltung » + « kombiniert, dessen Ausgangssignal dem A/D-Umsetzer zugeht Dieser liefert die folgende, binäre digitale Größe:

B = LE_x - E_BEX(A ± NJ2")-] · 2"7E_BE2
+ Fehler/E_BEZ .

Da der gleiche A/D-Umsetzer verwendet wird, ist der Fehler gleich ± Mi · Ebez/2", so daß sich für die zweite binäre digitale Größe Bergibt:

B = \_EJE_BEZ - A ±

2-

Die grobe, binäre digitale Größe A wird dann zur binären, digitalen Größe ß/2"-' addiert, so daß sich die folgende binäre digitale Größe Cergibt:

C= EJE_BEZ ± NJl" ± MJT'¹--" .

Mit η = 5. M\ = 1 und Ni = 0 ergibt sich aus der vorstehenden Gleichung für die Endgröße

C = EJE_BEZ ± 1/2* .
= EJE_BEZ ± 1/512.

Es zeigt sich also, daß mit einem A/D-Umsetzer mit einer Genauigkeit von lediglich 1/2" = 1/32 oder etwa

3% eine Umsetzung mit einer Genauigkeit von etwa 0,2% erzielbar ist.

Gemäß Fig.2 wird ein analoges Eingangssignal E einem A/D-Umsetzer 13 zugeführt, bei dem es sich um einen Umsetzer gemäß US-PS 30 71 324, jedoch wegen der geradlinigen Umsetzung in sehr viel einfacherer Ausgestaltung, oder um einen Sägezahnumsetzer mit Integrationsverstärker und Vergleichsverstärker handeln kann. Im letztgenannten Fall liefert der Umsetzer 13 eine Reihe von Impulsen, die einem Zähler zugehen, dessen Inhalt am Ende der ersten A/D-Umsetzung auf den Eingang eines D/A-Umsetzers 19 übertragen wird. Diesem ist ein Summierverstärker 20 nachgeschaltet, welcher das analoge Signal V vom D/A-Umsetzer 19 und das über eine Leitung 11 zugeführte, analoge Eingangssignal E addiert. Der Summierverstärker 20 gewährleistet ferner einen Maßstabsfaktor 2⁵, hat atso eine Verstärkung von 32. Das Ausgangssignal E' = (E- V) ■ 32 des Summierverstärkers 20 geht einem zweiten A/D-Umsetzer 12 zu. Dieser ist ausgangsseitig mit dem Eingang eines Zählers 27 verbunden, bei dem es sich ebenso wie beim Zähler 17 um einen 6-Bit-Speicher handelt Während der Zähler 17 die groben binären digitalen Größen liefert, vermittelt der Zähler 27 die feinen binären digitalen Größen. Auf Grund des Maßstabsfaktorunterschiedes von 2⁵ haben die beiden Zähler 17 und 27 ein gemeinsames Bit, und zwar entspricht das niedrigstwertige Bit 29 des Zählers 17 dem höchstwertigen Bit 31 des Zählers 27. Die groben und feinen Größen in den jo Zählern 17 und 27 werden kombiniert, indem man den Inhalt des Zählers 27 zum Inhalt des Zählers 17 addiert. Die im niedrigstwertigen Bit 29 und im höchstwertigen Bit 31 enthaltenen Informationen werden in der Logik 33 dazu verwendet, um einen Übertrag zu erzeugen, wie erforderlich. Es ergibt sich eine binäre, digitale Größe mit elf Bits, welche aus dem Inhalt des Zählers 27 ohne das höchstwertige Bit 31 und dem durch die Logik 33 modifizierten Inhalt des Zählers 17 besteht, wobei das höchstwertige Bit dem höchstwertigen Bit des Zählers 17 entspricht, das niedrigstwertige Bit dem niedrigstwertigen Bit des Zählers 27.

Es wird also in einem ersten Zyklus eine grobe, binäre digitale Größe und in einem zweiten Zyklus eine feine, binäre digitale Größe erhalten. Es ist eine Wiederholung dergestalt möglich, daß die Größe der ersten beiden Zyklen rückumgesetzt und mit dem analogen Eingangssignal E verglichen wird, um eine noch feinere, binäre digitale Größe zu erhalten, welche ebenso verarbeitet wird, wie bezüglich der nach den ersten beiden Zyklen erhaltenen Größen geschildert.

Bei der Schaltung gemäß F i g. 2 sind einige Einstellungen erforderlich. So ist bezüglich des Vergleichs zwischen der Eingangsspannung E und dem analogen Signal V dafür Vorsorge getroffen, daß das analoge Signal V stets kleiner als das analoge Eingangssignal E ist, so daß der Inhalt des Feinzählers 27 stets zum Inhalt des Grobzählers 17 addiert wird.

Eine Ausführungsform des erfindungsgemäßen Analog/Digital-Umsetzers ist in F i g. 3a und 3b dargestellt. t,o Das analoge Eingangssignal E wird einer A/D-Umsetzungsschaltung 43 und einem Kleinsignaldetektor 45 gemäß F i g. 3a über einen Eingang 41 zugeführt. Die von der A/D-Umsetzungsschaltung 43 abgegebene, binäre digitale Größe geht einem Zähler 47 zu und wird b5 zu einem Speicher 49 gemäß F i g. 3b übertragen. Die binäre, digitale Größe im Speicher 49 wird dann in einem D/A-Umsetzer 50 gemäß F i g. 3b in ein analoges Signal rückumgesetzt, welches vom analogen Eingangssignal E subtrahiert wird. Das analoge Differenzsignal wird mit dem Faktor 2⁵ multipliziert, so daß sich das Signal E' ergibt. Dieses gelangt zur A/D-Umsetzungsschaltung 43, welche auch mit dem analogen Eingangssignal E beaufschlagt worden ist. Das binäre, digitale Äquivalent des analogen Signals E' wird dem Zähler 47 eingegeben. Das höchstwertige Bit im Zähler 47 wird mit dem niedrigstwertigen Bit im Speicher 49 verglichen. Sind die beiden Bits nicht gleich, dann wird das niedrigstwertige Bit des Speichers 49 auf 0 zurückgesetzt, und im Speicher 49 läuft erforderlichenfalls ein Übertrag ab. Die binäre, digitale Summe der Inhalte des Speichers 49 und des Zählers 47 wird auf einen Speicher 51 gemäß F i g. 3b übertragen, wo diese binäre, digitale Endgröße zur Einspeisung in einen digitalen Rechner zur Verfügung steht.

Die Schaltung gemäß F i g. 3a und 3b wird von außen gestartet, beispielsweise von einer Navigationseinrichtung her, was durch den das Startsignal »Se« abgebenden Block 53 veranschaulicht ist. Das Startsignal »Se« gelangt zu einem Zeitgeber 55 und setzt diesen in Gang, normalerweise in Mikrosekunden, welcher seinerseits zu zählen beginnt und einen Umsetzungsstartimpuls SOC erzeugt, wie durch den Block 57 veranschaulicht. Dadurch wird ein Schalter 59 geschlossen, so daß ein Integrationsverstärker 65 beginnt, auf einer Leitung 67 eine positiv verlaufende Sägezahnspannung abzugeben.

Die A/D-Umsetzungsschaltung 43, welche als Sägezahnumsetzer ausgebildet und vom Zeitgeber 55 gesteuert ist, setzt das analoge Eingangssignal £über eine Impulszählung zwischen den Nulldurchgängen eines Vergleichsverstärkers 69 in eine binäre, digitale Größe um. Die Umwandlung des analogen Eingangssignals Ein Impulse P₀, P_u Pi... P_n, welche dem Zähler 47 zugeführt werden, wird dadurch bewirkt, daß das analoge Eingangssignal E dem Vergleichsverstärker 69 zugeführt wird, während der Integrationsverstärker 65 mit einem Bezugssignal von —4 Volt beaufschlagt wird. Der Integrationsverstärker 65 beaufschlagt über die Leitung 67 und Widerstände 71 den Vergleichsverstärker 69. Die Widerstände 71 addieren das Ausgangssignal des Integrationsverstärkers 65 zu einem Signal, welches entweder von einem Schalter 77 oder einem Schalter 79 kommt. Anfänglich ist die Spannung in der Leitung 67 negativ und sind die Schalter 77 sowie 79 geöffnet, so daß der Vergleichsverstärker 69 ein positives Ausgangssignal abgibt.

Wie erwähnt, bewirkt das Schließen des Schalters 59 die Abgabe einer positiv verlaufenden Sägezahnspannung durch den Integrationsverstärker 65. Beim Nulldurchgang dieser Spannung fällt das Ausgangssignal des Vergleichsverstärkers 69 auf einen negativen Wert. Dadurch wird ein Flip-Flop 75 wirksam, so daß der Schalter 77 schließt und das analoge Eingangssignal E zum Vergleichsverstärker 69 gelangt. Weiterhin hat das Wirksamwerden des Flip-Flops 75 zur Folge, daß ein Gatter 81 aktiviert wird, um Taktimpulse zum Zähler 47 gelangen zu lassen. Da der Schalter 77 bei einem negativen Signal geschlossen wurde, während das Signal in der Leitung 67 gleich 0 war, wird das Eingangssignal zum Vergleichsverstärker 69 negativ, Das Ausgangssignal des Vergleichsverstärkers 69 wird positiv, ohne jedoch das Flip-Flop 75 zu stören.

Wenn das Ausgangssignal des Integrationsverstärkers 65 in positiver Richtung zunimmt, wird die Summe des Signals in der Leitung 67 und des negativen Signals

vom Schalter 77 immer weniger negativ, um schließlich gleich O zu werden. Dann wechselt das Ausgangssignal des Vergleichsverstärkers 69 vom Positiven zum Negativen, so daß das Flip-Flop 75 den Zustand ändert, also durch diesen zweiten Wechsel rückgestellt wird, da es beim ersten Wechsel wirksam gemacht wurde. Das Zurücksetzen des Flip-Flops 75 unterbricht die Impulszufuhr zum Zähler 47, da das Gatter 81 sperrend geschaltet wird, ferner öffnen die Schalter 77 und 59, während ein Schalter 73 schließt.

Mit dem Schließen des Schalters 73 erzeugt der Integrationsverstärker 65 eine negativ verlaufende Sägezahnspannung der Leitung 67, so daß also der Integrationsverstärker 65 in den Ausgangszustand mit kleiner negativer Spannung zurückgesetzt wird. Sobald diese kleine negative Spannung erreicht wird, wird das Ausgangssignal des Vergleichsverstärkers 69 positiv, so daß der Schalter 73 über Gatter 76 und 78 geöffnet wird.

Inzwischen wird nach dem zweiten Wechsel der Inhalt des Zählers 47 zum Speicher 49 übertragen, und zwar über eine logische Schaltung 83, welche vom Zeitgeber 55 ein Signal empfängt. Der Speicher 49 treibt seinerseits den D/A-Umsetzer 50, welcher ein Leiternetzwerk mit Widerständen 85 und Steuerschalter 87 aufweist. Jedes Flip-Flop im Speicher 49, welches ein Bit repräsentiert, steuert einen Schalter 87. Das analoge Eingangssignal E geht einem Summierverstärker 89 zu, in welchem es mit dem analogen Ausgangssignal Eb des D/A-Umsetzers 50 summiert wird. Das analoge Differenzsignal zwischen den beiden Signalen £und Eb wird durch einen Inverter 93 umgekehrt und verstärkt, um das negative, analoge Signal E' zu erhalten. Dieses geht über eine Leitung 95 der A/D-Umsetzungsschaltung 43 zu. Zu diesem Zeitpunkt hat der Zyklus wieder begonnen, und der Zeitgeber 55 bewirkt, daß das Signal E' zur A/D-Umsetzungsschaltung 43 gelangt, und zwar in der gleichen Weise, wie das analoge Eingangssignal E, abgesehen davon, daß nunmehr der Schalter 79 statt des Schalters 77 geschlossen ist Auf diese Weise wird das analoge Signal E'in Impulse Pa, P\, P₂... P_n umgesetzt und dem Zähler 47 zugeführt. Das niedrigstwertige Bit 101 des Speichers 49 wird dann zum höchstwertigen Bit 103 des Zählers 47 addiert, und zwar über eine logische Schaltung 105, und erforderlichenfalls läuft ein Übertrag '■> ab.

Bis zu diesem Augenblick sind kleine Signale noch nicht berücksichtigt worden. Diese werden in dem Kleinsignaldetektor 45 erfaßt, dem entweder das analoge Eingangssignal E oder das analoge Signal E'

κι zugeführt wird, und zwar durch Zuschalten des Analogeingangs 41 bzw. des Feinwerteingangs 95 mittels eines Schalters 107 bzw. 109, welcher zur richtigen Zeit geschlossen wird.

Das Eingangssignal E bzw. das Signal E' gelangt zu

ι5 einem Vergleichsverstärker 111, um mit einem vorgegebenen Bezugssignal bzw. einer vorgegebenen Bezugsspannung verglichen zu werden. Stellt der Vergleichsverstärker 111 ein kleines Signal fest, dann wird ein Schalter 117 gleichzeitig mit dem Schalter 77 bzw. 79 geschlossen. Das durch den Schalter 117 zugeführte Signal stellt das analoge Äquivalent des Bits 103 des Zählers 47 dar. Gleichzeitig schaltet eine logische Schaltung 115 das höchstwertige Bit 103 aus. Hierdurch werden gleichzeitig gleiche Größen addiert und subtrahiert, und zwar auf der analogen und der digitalen Seite, so daß sich nichts ändert. Das um das analoge Äquivalent des höchstwertigen Bits 103 vergrößerte, analoge Signal E bzw. E' wird der A/D-Umsetzungsschaltung 43 zugeführt und in eine binäre, digitale

jo Größe umgesetzt, wobei der hinzugefügte Zusatz durch das vorherige Löschen des höchstwertigen Bits 103 berücksichtigt ist. Auf diese Weise sind die Schwierigkeiten vermieden, welche mit zwei sehr eng aneinanderliegenden Nulldurchgangsfeststellungen bei Eingabe sehr kleiner Eingangssignale verbunden sind.

Auf die geschilderten, ersten beiden Zyklen können weitere Zyklen folgen, um mit jedem weiteren Zyklus ein noch genaueres Umsetzungsergebnis zu erzielen. Dabei wird jeweils so vorgegangen, wie vorstehend an Hand der ersten beiden Zyklen geschildert.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Analog/Digital-Umsetzer mit einem schaltergesteuerten Analogeingang, welcher an einer Umsetzungsschaltung derart anliegt, daß ein erster Grobwertausgang nach einer Rücksetzungsstufe mit dem Analogeingang an eine Subtraktionsstufe angeschaltet und der Ausgang der Subtraktionsstufe über einen Verstärker und einen Schalter auf die Umsetzungsschaltung rückgekoppelt ist, welche einen Feinwertausgang liefert, der mit dem Grobwertausgang zum endgültigen digitalen Ausgang zusammengefaßt wird, dadurch gekennzeichnet, daß ein KJeinsignaldetektor (45) vorgesehen ist, der einen widerstandsrückgekoppelten Verstärker (111) mit mindestens zwei Eingängen aufweist, wobei der zweite Eingang über einen Widerstand an einer Bezugsspannung liegt und wahlweise über einen zweiten Widerstand und über zwei Schalter (107 und 109) an den Analogeingang (41) oder an einen Feinwerteingang (95) derart anschaltbar ist, daß der Ausgang über eine logische Schaltung (115,83,105) an der Umsetzungsschaltung (43) und an mindestens einer Bitstelle (103) eines Zählers (47) anliegt, wobei Signale, die unter einem vorbestimmten Grenzwert liegen, um den in der bzw. den Bitstellen (103) enthaltenen Wert unter gleichzeitiger Löschung dieses Wertes vergrößert werden. jo

2. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Umsetzungsschaltung (43) ein Sägezahnumsetzer ist, der beim Nulldurchgang der Sägezahnspannung Impulse am Ausgang abgibt.

3. Umsetzer nach Anspruch 1 oder 2, gekennzeichnet durch eine solche Ausgestaltung, daß die Umsetzung zur Steigerung der Genauigkeit in mehr als zwei Zyklen erfolgt.

•10

Die Erfindung bezieht sich auf einen Analog/Digital-Umsetzer der im Oberbegriff des Hauptanspruchs angegebenen Gattung.

Es ist ein Verfahren bekannt, bei welchem ein analoges Eingangssignal in digitale Werte mit einer einzigen Quantisierungs- und Kodierungseinrichtung für beliebig häufige Durchläufe des bereits quantisierten Ausgangswertes umgesetzt wird. Das Eingangssignal wird dabei in einer Quantisierungsanordnung mit nachgeschaltetem Kodierer quantisiert und kodiert. In

einer Rückkopplungsschleife wird das quantisierte Signal einem Sekundärsignalgenerator zugeführt, der es in analoge Form rückumsetzt, worauf es in einer Subtraktionsschaltung vom Eingangssignal abgezogen wird. Das entstehende Differenzsignal wird dann entsprechend verstärkt und der ersten Quantisierungsund Kodierungseinrichtung wieder zugeführt Die beiden kodierten Ausgangswerte werden dann zusammengefaßt und als Kodewerte des analogen Eingangssignals übertragen. Die Genauigkeit der Quantisierung hängt somit nicht von der Anzahl der Schaltstufen, sondern von der Anzahl der Durchläufe ab. Dem bekannten Verfahren ist somit nur ein prinzipieller Ablauf, nicht jedoch eine detaillierte Funktionsweise entnehmbar (DT-AS 12 29 583).

Aufgabe der Erfindung ist es daher, einen verbesserten Analog/Digital-Umsetzer zu schaffen, bei welchem mit einfachen Mitteln die Genauigkeit der Umsetzung von analogen Signalen¹ in digitale Größen erhöht ist. Diese Aufgabe ist durch die im kennzeichnenden Teil des Hauptanspruchs angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen der Erfindung sind den restlichen Ansprüchen zu entnehmen.

Bei dem erfindungsgemäßen Analog/Digital-Umsetzer wird nach einer ersten Grobumsetzung die erhaltene, grobe digitale Größe in ein analoges Signal rückumgesetzt und mit dem ursprünglichen, analogen Eingangssignal verglichen. Das analoge, mit einem bestimmten Maßstabsfaktor verstärkte Differenzsignal wird dann in eine zweite digitale Größe umgesetzt, welche zusammen mit der ersten, groben digitalen Größe die endgültige digitale Größe ergibt, wobei auch bei sehr kleinen analogen Eingangssignalen eine sehr genaue Umsetzung möglich ist und der Genauigkeitsfaktor mittels des Maßstabsfaktors bestimmt werden kann.

Soll beispielsweise ein analoges Eingangssignal in eine achtstellige binäre digitale Größe mittels eines Grobumsetzers umgewandelt werden, dann kann das analoge Eingangssignal zunächst im Grobumsetzer unter Anwendung eines niedrigen Maßstabsfaktors in eine erste, grobe fünfstellige binäre digitale Größe transformiert werden. Diese kann dann in ein analoges Signal rückumgesetzt werden, welches mit dem analogen Eingangssignal verglichen wird. Das analoge bifferenzsignal kann wiederum in eine zweite, fünfstellige binäre digitale Größe umgesetzt werden, wobei ein höherer Maßstabsfaktor angewendet wird. Die erste und die zweite binäre digitale Größe können dann zu der gewünschten, achtstelligen binären digitalen Größe verknüpft werden.

Wenn beispielsweise eine analoge Spannung von 101 Volt in eine binäre digitale Größe gemäß folgendem System

Wert der Bits der binären digitalen Größe
2?**) 2⁶ 2⁵ t

2^Ü*)

Äquivalenter Spannungswert
(Maßstabsfaktor)

*) Niedrigstwertiges Bit (LSB).
**) Höchstwertiges Bit (MSB).

mit einem Umsetzer umgewandelt wird, der nur eine fünfstellige Genauigkeit hat, dann ist da:s Ergebnis (einschließlich Auflösung und anderer Fehler) 128 Volt

128 (V) 64 (V) 32 (V) 16 (V) 8 (V) 4 (V) 2 (V) 1 (V)