DE1639052A1

DE1639052A1 - MOS-Halbleiteranordnung mit Durchschlagschutz

Info

Publication number: DE1639052A1
Application number: DE19671639052
Authority: DE
Inventors: Van Beek Herman William
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1966-09-23
Filing date: 1967-09-20
Publication date: 1969-10-02
Also published as: US3469155A; FR1551956A; BE703937A; GB1166568A

Description

München, den 4 0, Sap,

yaß» 40

TeLsssiae W 519 - Dr.

Westinghouse Electric Corporation, East Pittsburgh_f Pa« V. St. A,

MOS-Halbleiteranordnung mit Durchschlagschutz

Die Erfindung betrifft eine Halbleiteranordnung vom MOS-Typ

's.

(Metall-Oxyd-Halbleiter), bei der erfindungsgemäß Vorkehrungen getroffen sind, um die Isolierschicht gegen einen zerstörenden Durchschlag zu schützen.

MOS-Transistoren werden häufig durch elektrischen Durchschlag der Isolierschicht zerstört, der oft allein von angesammelten statischen Aufladungen herrührt. Bereits beim Einführen einer derartigen Halbleiteranordnung in eine Fassung kann durch Reibungselektrizität ein Durchschlag verursacht werden. Das gleiche gilt für MOS-rondensatoren.

Ein solcher Durchschlag kann unabhängig von der Art der verwendeten Isolierschicht auftreten. Die Isolierschicht kann wie meist aus Siliziumdioxyd bestehen, aber auch aus anderen feuerfesten Oxyden, Nitriden oder dgl.

MOS-Transistoren werden häufig in logischen Schaltungen für

909840/0877

^ ^l ^ WiäMii Äpected

digitale Rechenanlagen verwendet. Man setzt hier vorzugsweise MOS-Transistoren vom Anreicherungstyp ein, bei denen ohne eine Spannung an der Steuerelektrode nur ein vernachlässigbarer Strom zwischen Zuleitungs- und Ableitungselektrode fließt, weil die Anordnung so getroffen ist, daß keine Inversionsschicht zwischen Zuleitung- und Ableitungselektrode auftritt, wenn an der Steuerelektrode keine Spannung liegt. Unter Verwendung integrierter Schaltungstechnik können große Mengen solcher Anordnungen gleichzeitig auf einem einzigen Halbleiterkörper ausgebildet werden und es können zugleich Verbindungen zwischen ihnen hergestellt werden. Die hohe Packungsdichte der MOS-Anordnung ist einer ihrer Hauptvorteile. Jeder einzelne dieser MOS-Schalter ist durch einen Durchschlag gefährdet.

Aufgabe der Erfindung ist es, die MOS-Halbleiteranordnungen, beispielsweise MOS-Transistoren vom Anreicherungstyp, derart auszubilden, daß sie in großer Anzahl gleichzeitig hergestellt werden können und daß jede einzelne MOS-Anordnung gegen unbeabsichtigte Zerstörung ihrer Isolierschicht durch elektrischen Durchschlag geschützt ist.

Die erfindungsgemäße MOS-Halbleiteranordnung mit einem Halbleiterkörper, der auf mindestens einem Teil seiner Oberfläche

909840/0877

mit einer Isolierschicht bedeckt ist, die eine bestimmte Durchschlagspannung hat, und ..' einer auf der Isolierschicht angeordneten, als Elektrode dienenden leitenden Schicht ist dadurch gekennzeichnet, daß zur Verhinderung eines Durchschlags der Isolierschicht zwei Halbleiterbereiche eines Leitfähigkeitstyps derart als Einschlüsse in der Halbleiteroberfläche ausgebildet sind, daß der zwischen ihnen liegende Halbleiterbereich vom entgegengesetzten Leitfähigkeitstyp einen Kanal darstellt, dessen Sperrschichtberührungsspannung kleiner als die Durchschlagspannung der Isolierschicht ist, wennn der eine der beiden Halbleiterbereiche leitend mit der auf der Isolierschicht angeordneten Elektrode verb, dem ist.

Der erste Bereich bildetpeinen p-n-üebergang mit dem benachbarten Material des Halbleiterkörpers, der vorzugsweise das gemeinsame Substrat der MOS-Anordnung ist. An diesem p-n— Uebergang entsteht eine Sperrschicht, sobald eine Spannung an der äußeren Elektrode auftritt. Diese Sperrschicht dringt bei einer bestimmten Spannung, die erfindungsgemäß unterhalb der Durchschlagspannung der Isolierschicht liegt, bis zu dem zweiten Halbleiterbereich vor, da dieser einen bestimmten Abstand von dem ersten Halbleiterbereich hat. Dieser Vorgang ist als Sperrschichtberührung (punch-through) bekannt.

909840/0877

BAD ORIGINAL

Einige Ausführungsbeispiele der Erfindung verden nachstehend anhand der Zeichnung beschrieben. Hierin sind:

Fig. 1 ein fragmentarischer Schnitt einer erfindungsgemäß

mit üeberschlagschutz versehenen M^üS-Transistoranordnung;

fc Pig. 2 und 3 graphische Darstellungen des Verlaufs der

Durchschlagspannung bzw. der Sperrschichtberührungsspannung in Abhängigkeit von der Dicke der Oxydschicht bzv. der ranalbreite;

Fig. 4 ein Ersatzschaltbild der Anordnung nach Fig. 1 und

Fig. 5 und 6 schematische Darstellungen veiterer Ausführungsbei spiele der Erfindung.

Bei der Anordnung nach Fig. 1 ist rechts ein MOS-Transistor dargestellt, der auf einem η-leitenden Substrat 10 ausgebildet ist« Im Anschluß an die Oberfläche der Halbleiterscheibe 10 sind in derselben diep>-Bereiche 12 und 13 ausgebildet, die als Zu- und Ableitungen dienen sollen. Die Zu- und Ableitungsbereiche 12 und 13 haben einen bestimmten Abstand voneinander und definieren einen ranal 15, über dem eine Isolierschicht 17 angeordnet ist, auf der sich eine Steuerelektrode 19 befindet.

909840/0877

Diese Anordnung ist beispielsweise aus Silizium, wobei die Zu- und Ableitungsbereiche durch selektive Diffusion mit Oxydpassivierung ausgebildet werden. Die Qxydschicht bedeckt nicht nur den Kanal, sondern auch die übrige Oberfläche der Anordnung, soweit keine Kontakte erforderlich sind. Die Steuerelektrode 19 kann wie die anderen Kontakte durch Metallisierung mit Aluminium gebildet werden.

Bei den hier betrachteten Halbleiteranordnungen ist der spezifische Widerstand der Substrat 10 vom η-Typ so gering, daß keine Inversionsschicht vom p-Typ an der Oberfläche im Kanal 15 auftritt, wenn kein Potential an der Steuerelektrode 19 liegt.

Die Steuerelektrode 19 ist über den Leiter JO mit einem weiteren p+-Bereich 21 verbunden, der ebenfalls an der Oberfläche des Substrats ausgebildet ist und vorzugsweise die gleichen Eigenschaften wie die Zu- und Ableitbereiche 12 und 13 hat. Der Bereich 21 hat von einem weiteren p+-Bereich 22 einen vorbestimmten Abstand und bildet mit diesem einen Kanal 24 bestimmter Länge. Herrscht nun an der Steuerelektrode 19 eine äußere Spannung oder eine elektrostatische Aufladung, so bildet sich an der Grenzschicht 23 zwischen dem p+-Bereich 21 und dem Substrat 10 eine Sperrschicht, die bei einem bestimmten Spannungswert bis zum p+-Bereich 22 reicht und diesen c-»rührt. Dieser Spannung ;7«rt i ;:t so gewählt, daß die Sperrschicht-

BAD ORIGINAL

w 6 -

berührung eintritt, bevor ein zerstörender Durchschlag durch die Oxydschicht 17 auftreten kann. Dadurch eröffnet sich ein Strompfad zu Erde (Substrat 10) unter Umgehung der Oxyd schicht 17. Der zusätzliche p+-Bereich 22 wird auf dem gleichen Potential wie das Substrat 10 gehalten.

Das Wesen der Erfindung durfte anhand derPiguren 2 und 3 deutlicher hervortreten. Figur 2 zeigt die Durchschlagspannung von Siliziumdioxydschichten für verschiedene Dichten. Die Schichten wurden so hergestellt, daß während eines gewissen Zeitintervalls Sauerstoffgas über das Siliziumscheibchen geleitet wurde, das eine hohe Umgebungstemperatur (115O°C) aufwies. Aehnliche Ergebnisse können natürlich für ändere Isoliersc-hichten bzw. Herstellungstechniken gewonnen werden. Beispielsweise sei angenommen, daß eine Schichtdicke von etwa 1200 Angström gewünscht wird. Fig. 2 zeigt am Punkt A, daß die Durchschlagspannung der Siliziumdioxydschicht mit einer Dicke von 1200 Angström etwa 100 Volt beträgt. Jede Ladungsansammlung, die zu diesem Spannungsabfall an der Oxydschicht führt, reicht also aus, um dieselbe dauernd zu zerstören.

Fig. 3 zeigt, wie für Halbleitermaterial mit verschiedenen spezifischen Widerständen die Speirschichtberührungsspannung ^ von der Länge des Schutzkanals 24 abhängt. Die Kurve 30 gilt für η-Material mit einem Widerstand von 10 0hm-cm und die Kurve 31 für η-Material mit einem spezifischen '.Ji"erstand

909840/0877

BAO ORIGINAL

von 40 Ohm-cm. Diese Kurven gentigen zur Konstruktion des UeberschlagSchutzes.

Um beispielsweise eine Sperrschichtbertihrung unterhalb des erwähnten Spannungsniveaus von 100 Volt, bei dem die Oxydschicht durchschlägt, herbeizuführen,ist es beim Vorliegen eines Halbleitermaterials mit einem Widerstand von 10 Ohm-cm erforderlich, daß gemäß Punkt B in Fig. 3 die Kanallänge kleiner als etwa 16 Mikron ist. Da die aktiven MOS-Elemente üblicherweise mit einer Kanailänge von etwa 12,5 Mikron ausgebildet werden, empfiehlt es sich, den Schutzkanal ebenfalls mit dieser Länge zu wählen, um einen ausreichenden Sicherheitsabstand zwischen der Sperrschichtberührungsspannung und der Durchschlagspannung einzuhalten. Wie Fig. 3 zeigt, beträgt bei einer Kanallänge von 12,5 Mikron die Sperrschichtberührungsspannung etwa 60 YoIt. Das reicht aus, um einen Durchschlag mit Sicherheit auszuschließen. Gegebenenfalls kann dieselbe Kanallänge von 12,5 Mikron in allen Fällen verwendet werden, in welchen die Oxydschicht mindestens etwa 1000 Angström dick ist.

Der Stromfluß durch Sperrschichtberührung ist bekanntlich nicht zerstörend und reproduzierbar. Andere Durchbruchsarten sind für die Zwecke der Erfindung nicht so gut geeignet. Wenn man sich beispielsweise auf einen Lawinendurchbruch zwischen den Bereichen 21 und 10 verlassen vtirde, um die Oxydschicht 17 zu schützen, so wäre eine weit sorgfältigere Bemessung erforderlich

909840/0877

und der Sicherheitsabstand könnte weniger frei gewählt werden, wei^. die Lawinendurchbruchsspannung eines pn-Uebergangs leicht in der gleichen Größenordnung oder sogar größer als die Durchschlagspannung einer Oxydschicht sein kann.

Bei Anordnungen vom Verarmungstyp, bei denen die Inversionsschicht im Kanal auch bei Abwesenheit einer Spannung an der Steuerelektrode auftritt, ist im allgemeinen die erfindungsgemäße Schutzart nicht so empfehlenswert, weil der Kanalwiderstand der Schutzvorrichtung stets einen Nebenschluß darstellen würde. In Anwendung auf Anordnungen vom Anreicherungstyp, bei denen keine Inversionsschicht vorhanden ist, wird dagegen der Eidschluß nur zu denjenigen Zeiten hergestellt, in denen es erforderlich ist, die Isolierschicht zu schützen.

Die erfindungsgemäße Schutzvorrichtung benötigt sehr wenig Platz und erhöht den Aufwand für die Ausbildung einer größeren Anzahl von MOS- Schaltern nicht tibernmäßig. Wie erwähnt wird als Kanallänge der Schutzvorrichtungen ein Wert von etwa 12,5 Mikron empfohlen. Die JCanalbreite kann etwa die gleiche Größe haben. Es empfiehlt sich, die Kanalbreite möglichst klein zu machen, um die Sperrschichtkapazität der Schutzvorrichtung herabzusetzen. Jedes aktive Schaltelement in einer integrierten Schaltung, das mit äußeren Schaltungselementen in Verbindung steht, ist elektrischen Aufladungen ausgesetzt

909840/0877

BAO ORfQiNAL

und sollte deshalb erfindungsgemäß geschützt werden. So ist es unschädlich, wenn Spannungsspitzen in der B_fttriebsspannug die Durchschlagspannung der Isolierschicht übersteigen. Sind die Steuerelektroden mehrerer MOS-Transistoren miteinander verbinden, so können diese mittels einer einigen Schutzvorrichtung geschützt werden.

Fig. 4 zeigt ein vereinfachtes Ersatzschaltbild der Anordnung nach Fig. 1 mit den gleichen Bezugszeichen. Die Schutzvorrichtung erfüllt ihre Aufgabe, solange die an die Steuerelektrode angelegten Spannungen die gleiche (hier negative) Polarität hinsichtlich der Masse und des Substrats haben. Positive Signale führen dagegen zu einem Durchlaß der Schutzvorrichtung_e Selbstverständlich können die Leitfähigkeitstypen de/einzelnen Bereiche und die erforderliche Polarität der S teuer spannung en umgekehrt werden.

Fig. 5 zeigt ein anderes Ausführungsbeispiel der Erfindung. Bei vielen Anwendungen ist die SuloituFigsslektiOäe 12 mit dem geerdeten Substrat 10 verbunden, wie Fig. 5 zeigt, la diesen Faälen ist es nicht erforderlich, einen gesonderen zusätzliches Halbleiterbereich 22 in Fig. 1 in der Schutzvorrichtung vorzusehen, um die Sperrschichtberührung eintreten zu lassen. Der rait der Steuerelektrode 19 verbundene Halbleiterbereich 21 wird einfach in einem passenden Abstand von dem Zuleitungsbereiek 12 angeordnet,

9ü98i0/0877
-...-■;.,-■- -,λ- BAD ORIGINAL

- ίο -

um die Sperrschichtberührung bei der gewünschten Spannung eintreten zu lassen. Bei dem Ausführungsbeispiel nach Fig. 1 müssen dagegen die beiden Bereiche 21 und 22 der Schutzvorrichtung soweit von den Zu- und Ableitungsbereichen 12 und 13 entfernt sein, daß eine Sperrschichtberührung mit diesen Bereichen nicht eintritt. Ausführungsformen wie in Fig. 5 führen natürlich zu einer weiteren Verringerung der erforderlichen Halbleiterfläche.

Fig. β zeigt ein weiteres Ausführungsbaispiel der Erfindung, bei dem nicht ein Transistor, sondern ein MOS-Kondensator geschützt werden soll. Der Kondensator besteht hierbei aus einem p+-Bereich 35, einem Substrat 30 vom η-Typ, einer Isolierschicht 37 und einer Elektrode 39. Die Isolierschicht 37 ist in gleicher Weise wie die Isolierschicht 17 in Fig. 1 und 5 durchschlagsgefährdet. Die erfindungsgemäße Schutzvorrichtung besteht aus den Halbleiterbereichen 41 und 42, die zwischen sich einen Kanal 44 bestimmter Länge definieren, so daß die Sperrschichtberührung in diesem Kanal stattfindet, bevor die Isolierschicht 37 durchschlagen wird. Der Bereich 41 ist über einen Leiter 40 mit der Steuerelektrode 39 verbunden. Der Bereich ist ebenso wie das Substrat 30 geerdet.

Wenn der Kondensatorbereich 35 geerdet ist, kann er ähnlich wie bei der Anordnung nach Fig. 5 im Zusammenwirken mit dem Bereich zur Schutzaufgabe herangezogen werden, so daß in diesem Falle der Bereich 42 entbehrlich wird. Der Kanal bildet sich dann zwischen den Bereichen 35 und 41 aus. 9 0 9 8 4 0/0877

. ::-,:- BAD ORIGINAL

Claims

Q-- . - - :a München, den Z Ö, bep, 1967

er»rriayarst.'B:3e 4β ,

Tel. 2β ει sä W 519 - Dr. Hk/P

Westinghouse Electric Corporation, East Pittsburgh , Pa. V. St.A,

Patentansprüche

.) MOS-Halbleiteranordnung mit einem Halbleiterkörper, der auf ™

mindestens einem Teil seiner Oberfläche mit einer Isolierschicht bedeckt ist, die eine bestimmte Durchschlagsapnnung hat, und einer auf der Isolierschicht angeordneten, als Elektrode dienenden leitenden Schicht, dadurch gekennzeichnet, daß zur Verhinderung eines Durchschlags der Isolierschicht (17) zwei Halbleiterbereiche (21, 22)^ von denen der eine (21) leitend mit der Elektrode (19) auf der Isolierschicht verbunden ist, als Einschlüsse in der Halbleiteroberfläche ausgebildet sind, und daß der Zwischenraum (24) der beiden Halbleiterbe- j

reiche vom entgegengesetzten Leitfähigkeitstyp so bemessen ist, daß seine Sperrschichtberührungsspannung kleiner als die Durchschlagspannung der Isolierschicht ist.
2. Anordnung nach Anspruch 1, dadurch gäcennzeichnet, daß die Elektrode (39) und der Halbleiterkörper (35) mit der Isolierschicht (37) einen MOS-Iondensator bilden._

909840/0877

BAD ORIGINAL
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß gegenüber der Elektrode (19) im Halbleiterkörper (10) ein Kanal (15) vom entgegengesetzten Leitfähigkeitstyp ausgebildet ist, der mit der Isolierschicht (17) und der Elektrode (19) einen MOS-Transistor bildet.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Sperrschichtberührungsspannung des Schutzkanals (24) kleiner als die Lavinendurchbruchsspannung des pn-Ueberganges zwischen dem ersten Halbleiterbereich (21) und dem benachbarten Halbleitermaterial von entgegengesetztem Leitfähigkeitstyp ist.
5. Anordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der zveite Halbleiterbereich (12) gleichzeitig die Zu- oder Ableitungselektrode, des MOS-Transistors darstellt und daß der pn-üebergang ζvischen dieser Elektrode und dem umgebenden Halbleitermaterial vom entgegengesetzten Leitfähigkeit styp durch eine leitende Verbindung kurzgeschlossen ist.
6. Anordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Abstand zwischen den beiden Halbleiterbereichen (21, 22) kleiner als der geringste Abstand zwischen den

Zu- und Ableitungsbereichen (12, 13) des MOS-Transistors ist.

909840/0877

BAD ORIGINAL

7« Mordnungen nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet» daß ohne eine an die Steuerelektrode des MOS-Transistors angelegte Spannung der Canal swi sehen den Zu- und Ableitbereichen keine Inversionsschicht aufweist,

8· Anordnung nach einem der Ansprüche 3 bis ?, dadurch gekennseichnet, daß die beiden Halbleiterbereiche (21,22) und die Zu» und Ableitungsbereiche (12»13) den gleichen spezifischen Widerstand» den gleichen Konzentrationsgradienten des Dotierungswitteis und die gleiche Dicke haben*

9Q984Q/Q877

: ;H· -, BAOORlGtNAL

le

erseite