DE1614385B1 - Verfahren zum herstellen einer halbleiteranordnung - Google Patents

Verfahren zum herstellen einer halbleiteranordnung

Info

Publication number
DE1614385B1
DE1614385B1 DE1967R0046891 DER0046891A DE1614385B1 DE 1614385 B1 DE1614385 B1 DE 1614385B1 DE 1967R0046891 DE1967R0046891 DE 1967R0046891 DE R0046891 A DER0046891 A DE R0046891A DE 1614385 B1 DE1614385 B1 DE 1614385B1
Authority
DE
Germany
Prior art keywords
layer
semiconductor wafer
dopant
doped
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1967R0046891
Other languages
English (en)
Inventor
Andrew Gordon Francis Dingwall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1614385B1 publication Critical patent/DE1614385B1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Description

1 2
Die Erfindung betrifft ein Verfahren zum Herstellen Verfahrensschritte entsprechend zwei Ausführungseiner Halbleiteranordnung, bei welchem auf einer formen der Erfindung erkennen.
Oberfläche einer Halbleiterscheibe eine Abdeckschicht In F i g. 1 ist eine Halbleiterscheibe mit 10 beaufgebracht wird, die statistisch verteilte durch- zeichnet, auf welcher sich eine Make 12 befindet. Die gehende Poren enthält und zur Freilegung eines zu 5 Scheibe 10 besteht aus N-Silicium und die Maske 12 dotierenden Teiles der Oberfläche teilweise entfernt aus Siliciumdioxyd. Verfahren zur Herstellung einer wird. Schicht aus Siliciumdioxyd sind ebenso bekannt wie
Bei der Herstellung gewisser Arten von Halbleiter- Verfahren zur Hersellung von anderen diffusionsver-
anordnungen, beispielsweise von integrierten Schal- hindernden Masken oder Schichten, beispielsweise
tungen, ist es bekannt, Gebiete verschiedener Leit- io von Siliciumnitrid-Schichten. Vorzugsweise soll die
fähigkeit innerhalb einer Halbleiterscheibe durch eine Schicht 12 aus Siliciumdioxyd bestehen, welches auf
Kombination von photolithographischen Prozessen, sogenanntem thermischem Wege auf der Halbleiter-
von Ätzprozessen und von Diffusionsprozessen herzu- scheibe 10 mit einer Dicke von etwa 11 000 Angström
stellen. Hierbei wird eine Oberfläche einer Halbleiter- angebracht worden ist. Beispielsweise kann eine
scheibe zunächst mit einer Maske oder Abdeckschicht 15 Mischung von Stickstoffdampf und Sauerstoffdampf
versehen, welche eine Eindiffusion eines Dotierungs- ditrch auf 9O0C erhitztes Wasser hindurchperlen, und
stoffes in die Halbleiterscheibe verhindert. Sodann die Halbleiterscheibe 10 kann in den so hergestellten
wird auf dieser Abdeckschicht ein photoempfindlicher Dämpfen für etwa 2 Stunden auf eine Temperatur
Überzug angebracht. Dieser Überzug wird durch eine von 1200° C erhitzt werden.
Photomaske hindurch belichtet. Die unbelichteten 20 Wie in Fig. 1 dargestellt, besitzt die Maske 12 eine
Teile des Überzugs werden dann in einem Entwickler Öffnung oder ein Fenster 14, so daß also ein Teil 15
entfeint, worauf eine Fixierung der belichteten Teile der Oberfläche der Halbleiterscheibe freigegeben wird.
der Schicht stattfindet, so daß also Teile der Abdeck- Das Fenster 14 kann auf behebige Weise hergestellt
schicht freigelegt werden und sodann in einem Ätz- werden, beispielsweie durch einen ersten photolitho-
prozeß entfernt werden. Sodann wird ein Leitfähig- 25 graphischen Prozeß und Ätzprozeß der oben beschrie-
keitsmodifikator oder Dotierungsstoff durch die durch benen Art.
Ätzung gebildeten Öffnungen in der Abdeckschicht Die Maske 12 besitzt außerdem noch ein uner-
in die Halbleiterscheibe eindiffundiert. wünschtes Pinhole 16, welches einen Teil 17 der
Eine schon lange bestehende Schwierigkeit liegt Oberfläche der Halbleiterscheibe 10 freilegt. Bekannt-
darin, daß es so gut wie unmöglich war, Abdeck- 30 lieh ist das Auftreten derartiger Pinholes praktisch
schichten herzustellen, welche einen vollkommen unvermeidlich.
homogenen Überzug der Halbleiterscheibe bilden und Die Scheibe 10 wird dann gemäß F i g. 2 mit einer
völlig frei von winzigen Poren sind, wie sie üblicher- Schicht 18 eines Dotierungsstoffs überzogen,
weise als sogenannte »Pinholes« bezeichnet werden Diese Schicht 18 kann lediglich aus einem Do-
(vgl. »Scientia Electrica«, Bd. 10, 1964, H. 4, S. 107 35 tierungsstoff, d. h. aus einem Leitfähigkeitsmodifikator,
und 108). Derartige Poren durchsetzen die Abdeck- bestehen oder einen solchen Modifikator in Mischung
schicht vollständig. Bei dem Eindiffusionsprozeß mit einem anderen Medium enthalten. Beispielsweise
dringt der Leitfähigkeitsmodifikator durch die Poren können die Dotierungsstoffe, wie Aluminium, Arsen,
in die Halbleiterscheibe ein, so daß kleine Teile der Antimon od. dgl. auf der Scheibe 10 als eine Schicht 18
Halbleiterscheibe in einer statistischen Verteilung und 40 in elementarer Form angebracht werden. Die Do-
in häufig unerwünschter Weise dotiert werden. tierungsstoffe, wie Bor, Phosphor u. dgl., können auf
Der Erfindung liegt die Aufgabe zugrunde, diese der Halbleiterscheibe als Oxyde angebracht werden.
Schwierigkeiten zu vermeiden und ein Verfahren Ferner können verschiedene Dotierungsstoffe auf der
anzugeben, durch welches verhindert wird, daß die Scheibe in Form von Gläsern, beispielsweise Bor in
Halbleiterscheibe unter den Pinholes dotiert wird. 45 der Form von Borsilikatglas, Phosphor in der Form
Die Erfindung löst diese Aufgabe dadurch, daß bei von Phosphorsilikatglas u. dgl., angebracht werden, einem Verfahren der eingangs genannten Art ein Bei einer bevorzugten Ausführungsform enthält die einen Dotierungsstoff enthaltendes Material auf die Schicht 18 Siliciumdioxyd, das beispielsweise mit Bor, Abdeckschicht und den frei liegenden Teil der Ober- Aluminium, Kalium, Phosphor, Arsen, Antimon fläche sowie innerhalb der Poren niedergeschlagen so od. dgl. dotiert ist. Der Dotierungsstoff ist entsprewird, daß dieses Material von allen Teilen der Abdeck- chend der Art der in der Scheibe gewünschten Leitschicht und aus den Poren, nicht jedoch vom zu fähigkeitszone zu wählen.
dotierenden frei liegenden Teil der Oberfläche der Der Dotierungsstoff in Form einer Schicht wird
Halbleiterscheibe wieder entfernt wird, und daß der vorzugsweise durch einen Prozeß hergestellt, durch
Dotierungsstoff des auf diesem zu dotierenden Teil -55 welchen auf der Oberfläche der Scheibe 10 eine
verbliebenen Material dann in die Halbleiterscheibe Dotierungsstoffmenge verbleibt und während des Ab-
eindiffundiert wird. lagerungsvorgangs auf den frei liegenden Flächen-
Vorzugsweise wird das den Dotierungsstoff enthal- bezirken 15 und 17 der Halbleiterscheibe nicht tende Material auf die Halbleiterscheibe derart nieder- eindiffundiert. Eine derartige Ablagerung (ohne Eingeschlagen, daß während dieses Vorganges praktisch 60 diffusion) wird dadurch erzielt, daß die Temperatur der keine Eindiffusion des Dotierungsstoffes stattfindet. Halbleiterscheibe genügend, tief und die Dauer der Dies läßt sich dadurch erreichen, daß die Dauer der Ablagerung genügend kurz gewählt werden, um ein Ablagerung genügend kurz und die Temperatur Eindiffundieren des Dotierungsstoffes in die Halbgenügend tief gewählt werden. leiterscheibe zu vermeiden. Mit Ausnahme des
An Hand der Zeichnung wird die Erfindung näher 65 Dotierungsstoffes Aluminium läßt sich eine Einerläutert, diffusion des Dotierungsstoffes in die Halbleiterscheibe
Die F i g. 1 bis 8 stellen Schnittbilder von Halb- dadurch verhindern, daß man für eine Temperatur
leiterscheiben dar und lassen die verschiedenen unter 5000C sorgt und für eine Dauer des Prozesses
3 4
unterhalb einer Stunde. Mit Aluminium als Dotie- stellt. Gemäß F i g. 3 trägt also die Scheibe 10 rungsstoff ist die maximal zulässige Temperatur der abdeckende Dotierungsstoffschichten 12 und 18 sowie Halbleiterscheibe vorzugsweise unterhalb von 300° C. einen photoempfindlichen Überzug 28 auf der Schicht Geeignete Mittel zur Erzeugung von Niederschlagen 18 und schließlich eine Photomaske 30 auf der Schicht der beiden obenerwähnten Dotierungsstoffe sind an 5 28. Die Photomaske 30 enthält ein lichtundurchlässiges sich bekannt. Beispielsweise kann man eine Schicht 18 und das Bild darstellendes Element 32, welches die aus Aluminium, Arsen, Antimon od. dgl. durch Auf- ganze Scheibe 10 mit Ausnahme lediglich des Scheibendampf en dieser Stoff e im Vakuum erzielen. Die Tempe- teiles 15 bedeckt.
ratur der Halbleiterscheibe kann dabei dadurch genü- Der Teil des photoempfindlichen Überzugs 28,
gend tief gehalten werden, daß man die Verdampf ungs- io welcher den Teil 15 bedeckt, wird sodann polymerisiert,
geschwindigkeit entsprechend wählt. Borsilikat- und und zwar durch eine Lichtquelle, deren Licht die
Phosphorsilikatgläser od. dgl. können auf der Halb- Photomaske 30 durchsetzt. Der photoempfindliche
leiterscheibe bei tiefen Temperaturen der Scheibe Überzug 28 wird sodann in an sich bekannter Weise
unter Benutzung von Aufspritzverfahren angebracht entwickelt und fixiert, so daß mit Ausnahme des
werden. Eine Schicht aus verschiedenen als Dotierungs- 15 polymerisierten Teils der ganze Überzug entfernt
stoff dienenden Oxyden, beispielsweise aus den wird. Das Ergebnis ist in F i g. 4 dargestellt. Es
Oxyden von Bor, Phosphor, Silicium od. dgl., kann wird also lediglich der Teil 15 durch den polymerisier-
durch Dampfniederschlag erzeugt werden, wenn man ten Überzug 28 abgedeckt.
eine Reaktion dieser Stoffe mit Sauerstoff in Anwesen- Sodann werden die nicht abgedeckten Teile der heit der Scheibe durchführt. Beispielsweise kann eine 20 Dotierungsstoffschicht 18 beispielsweise durch Ätzung Schicht 18 aus Boroxyd durch Herbeiführung einer entfernt. Es lassen sich nämlich Boroxyd und Phos-Reaktion von Diboran (B2H6) mit Sauerstoff in einer phoroxyd durch Flußsäure entfernen,
neutralen Atmosphäre, beispielsweise in Stickstoff Zum Zwecke der manchmal gewünschten Beioder Argon, erzielt werden, Phosphoroxydschichten behaltung der Maskenschicht 12 kann ein Ätzmittel oder Siliciumdioxydschichten 18 können ebenfalls 25 benutzt werden, welches die Maskenschicht wenig durch Reaktion von Phosphin (PH3) oder von Silan oder gar nicht angreift, und/oder die Dotierungs-(SiH4) mit Sauerstoff erzeugt werden. Eine dotierte schicht 18 kann dünner gewählt werden als die AbSchicht 18 aus Siliciumdioxyd läßt sich dadurch deckschicht 12.
herstellen, daß man einen Dotierungsstoff, beispiels- Bei einer Ausführungsform der Erfindung wird die weise Phosphin oder Diboran od. dgl., dem Silan 30 Abdeckschicht 12 aus einer thermisch gezüchteten zusetzt und die Mischung mit Sauerstoff in Anwesen- Siliciumdioxydschicht aufgebaut, die eine Dicke von heit der Halbleiterscheibe reagieren läßt, so daß eine der Größenordnung von 11 000 Ängströmeinheiten dotierte Schicht aus Siliciumdioxyd gebildet wird. besitzt, und die Dotierungsstoffschicht 18 enthält eine Ferner kann eine dotierte Schicht aus Siliciumnitrid aufgedampfte Schicht von dotiertem Siliciumdioxyd dadurch hergestellt werden, daß man Silan mit 35 mit einer Dicke in der Größenordnung von 2000 bis Ammonium (NH3) nach der folgenden Formel 5000 Ängströmeinheiten. Als Ätzmittel dienen 15 Gereagieren läßt: wichtsteile entionisiertes Wasser mit 8 Gewichtsteilen 700°C . Ammoniumfluorid und 2 Gewichtsteilen Flußsäure. 4 JNH3 + i !51H4 >] 6I3JN4 + 12 H2 Dieses Ätzmittel greift die aufgedampfte Silicium-
Der Siliciumnitriddampf wird auf beispielsweise etwa 40 dioxydschicht 18 mit etwa dreimal größerer Ge-400 0C abgekühlt, und der gekühlte Dampf wird schwindigkeit an, als es die Siliciumdioxydschicht 12 sodann mit einem geeigneten Dotierungsstoff gemischt, angreift.
beispielsweise mit Phosphin oder Diboran od. dgl. Bei einer anderen Ausführungsform enthält die
und die Mischung mit Sauerstoff in Anwesenheit der Schicht 12 Siliciumnitrid und die Schicht 18 Silicium-Halbleiterscheibe zur Reaktion gebracht. 45 dioxyd. In diesem Fall kann ebenfalls das obenge-
Nachdem die Dotierungsstoffschicht 18 auf der nannte Ätzmittel mit Ammoniumfluorid und Flußganzen Oberfläche der Halbleiterscheibe angebracht säure verwendet werden, wobei das Ätzmittel praktisch worden ist, wie es F i g. 2 zeigt, wird die Schicht 18 die Siliciumnitridschicht 12 nicht angreift,
von allen Teilen der Scheibe mit Ausnahme des Die Wirkung des Ätzprozesses ist in F i g. 7 dar-
Teiles 15 entfernt, in welchen der Dotierungsstoff 5° gestellt. Wie diese Figur erkennenläßt, wird die ganze später eindiffundiert werden soll. Der Grund für Schicht 18 mit Einschluß ihrer in die Pinholes 16 eindie Entfernung der Schicht 18 von Teilen der Ober- gedrungenen Schichtteile, jedoch mit Ausschluß des fläche besteht nach F i g. 2 darin, daß die Schicht 18 Teiles der Schicht 18, welcher die öffnungen 15 nicht nur den Teil 15 bedeckt, der absichtlich bei dem bedeckt, entfernt. In diesem Zeitpunkt hat noch keine ersten photolithographischen Prozeß und Ätzprozeß 55 oder nur eine geringe Eindiffusion des Dotierungsausgespart wurde, sondern auch den Teil 17 bedeckt, Stoffs in die Halbleiterscheibe stattgefunden,
der innerhalb des Pinholes 16 liegt. Wie bereits oben Es ist nicht unbedingt notwendig, jedoch emp-
bemerkt, sind derartige Pinholes 16 unregelmäßig fehlenswert, eine Eindiffusion des Dotierungsstoffes oder zufällig verteilt, und die Eindiffusion eines in die Halbleiterscheibe während des Aufdampfens Dotierungsstoffs in die Scheibe über solche kleinen 5O der Schicht 18 zu vermeiden. Dies bedeutet, daß bei Löcher führt häufig zu Kurzschlüssen in der aufzu- einer Ausführungsform, die in F i g. 5 dargestellt ist, bauenden elektrischen Schaltung. die Eindiffusion des Dotierungsstoffs in die Scheibe 10
Um die selektive Entfernung der Dotierungsschicht zur Bildung der Leitfähigkeitszonen 36 und 38 wäh-18 zu bewerkstelligen, wird ein zweiter photolitho- rend des Aufdampfens der Schicht 18 stattfindet, graphischer Prozeß und ein zweiter Ätzprozeß ange- 65 Mittel zur Durchführung dieses Verfahrens sind wendet, bei welchem eine Photomaske benutzt wird, bekannt. Sodann wird die Dotierungsstoffschicht 18 die ihrerseits ein Negativ des Bildes der Photomaske selektiv entfernt, wie es bei der bevorzugten Ausbeim ersten photolithographischen Ätzprozeß dar- führungsform geschehen soll, und es wird ein zusatz-
licher Ätzprozeß durchgeführt (Fig. 6), so daß der Teil 36 der Scheibe 10 abgeätzt wird, in den die unerwünschte Eindiffusion stattgefunden hat. Beispielsweise kann, mit einer Siliciumscheibe 10 mit thermisch niedergeschlagner Siliciumdioxydmaske 12 und einer aufgedampften Siliciumdioxydschicht 28 ein Ätzmittel, bestehend aus Salpetersäure und 1% Flußsäure, benutzt werden, welches Silicium viel schneller als die Siliciumdioxydschichten 12 und 18 angreift.
Bei der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird nach der selektiven Entfernung von Teilen der Schicht 18 die Scheibe 10 so behandelt, daß der Dotierungsstoff innerhalb der Schicht 18 in die Scheibe 10 eindiffundiert, wie in Fig. 8 dargestellt ist, und dort die Leitfähigkeitszone 40 bildet. Das dabei benutzte Verfahren wird durch den speziellen dabei benutzten Dotierungsstoff bestimmt, ferner durch die gewünschte Konzentration des Dotierungsstoffs innerhalb der Halbleiterscheibe und schließlich durch die Tiefe der Eindiffusion. Geeignete Verfahrensregeln hierfür sind an sich bekannt. Man kann beispielsweise zur Herstellung einer p-leitenden Zone 40 mit einer Tiefe von 10 000 Ängströmeinheiten und einer Oberflächenkonzentration von 5 · 1020 Atomen/cm3 eine Dotierungsschicht 18 aus mit 1 bis 2% Bor dotiertem Siliciumdioxyd verwenden. Die Scheibe 10 wird dabei in Stickstoff auf eine Temperatur von 1165° C, und zwar für die Dauer von 16 Stunden erhitzt. Zur Herstellung einer N-leitenden Zone 40 mit einer Tiefe von 30 000 Äng-Strömeinheiten verwendet man eine Oberflächenkonzentration von 5 · 1019 Atomen/cm3 und benutzt eine Dotierungsschicht 18 aus mit 0,5 % Arsen dotiertem Siliciumdioxyd. Dabei wird die Scheibe in Sauerstoff auf 1250° C erhitzt, und zwar für die Dauer von 3 Stunden.
Bei einer Versuchsreihe unter Benutzung von einer Scheibe 10 von 3 cm2 Fläche betrug die durchschnittliche Zahl von unerwünschten Eindiffusionsstellen bei dem bisher bekannten Verfahren 150. Bei dem erfindungsgemäßen Verfahren konnte diese Zahl jedoch auf Null reduziert werden. Je nach der Art der jeweils herzustellenden Halbleiteranordnung führt diese starke Reduktion zu einer Zunahme des Ausstoßes in der Größenordnung von 10%·

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung, bei welchem auf einer Oberfläche einer Halbleiterscheibe eine Abdeckschicht aufgebracht wird, die statistisch verteilte durchgehende Poren enthält und zur Freilegung eines zu dotierenden Teiles der Oberfläche teilweise entfernt wird, dadurch gekennzeichnet, daß ein einen Dotierungsstoff enthaltendes Material auf die Abdeckschicht und den frei liegenden Teil der Oberfläche sowie innerhalb der Poren niedergeschlagen wird, daß dieses Material von allen Teilen der Abdeckschicht und aus den Poren, nicht jedoch vom zu dotierenden, frei liegenden Teil der Oberfläche der Halbleiterscheibe wieder entfernt wird, und daß der Dotierungsstoff des auf diesem zu dotierenden Teil verbliebenen Materials dann in die Halbleiterscheibe eindiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das den Dotierungsstoff enthaltende Material auf die Halbleiterscheibe derart niedergeschlagen wird, daß während dieses Vorganges praktisch keine Eindiffusion des Dotierungsstoffes stattfindet.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine dotierte Schicht von Siliciumdioxyd auf die Scheibe aufgedampft wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eine thermisch gezüchtete Abdeckschicht aus Siliciumdioxyd auf der Halbleiterscheibe gebildet wird.
Hierzu 1 Blatt Zeichnungen
DE1967R0046891 1966-12-13 1967-09-12 Verfahren zum herstellen einer halbleiteranordnung Pending DE1614385B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US60147966A 1966-12-13 1966-12-13

Publications (1)

Publication Number Publication Date
DE1614385B1 true DE1614385B1 (de) 1971-12-30

Family

ID=24407637

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1967R0046891 Pending DE1614385B1 (de) 1966-12-13 1967-09-12 Verfahren zum herstellen einer halbleiteranordnung

Country Status (5)

Country Link
US (1) US3437533A (de)
DE (1) DE1614385B1 (de)
ES (1) ES344523A1 (de)
GB (1) GB1177759A (de)
SE (1) SE317746B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3532574A (en) * 1966-06-22 1970-10-06 Compac Corp Method for the application of friable,pressure sensitive adhesive coated laminates
DE1614435B2 (de) * 1967-02-23 1979-05-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen
USRE28653E (en) * 1968-04-23 1975-12-16 Method of fabricating semiconductor devices
US3923562A (en) * 1968-10-07 1975-12-02 Ibm Process for producing monolithic circuits
DE1812059A1 (de) * 1968-12-02 1971-06-09 Telefunken Patent Verfahren zum Herstellen einer Halbleiteranordnung
US3879230A (en) * 1970-02-07 1975-04-22 Tokyo Shibaura Electric Co Semiconductor device diffusion source containing as impurities AS and P or B
JPS495668B1 (de) * 1970-04-03 1974-02-08
DE2032838A1 (de) * 1970-07-02 1972-01-13 Licentia Gmbh Verfahren zum Herstellen einer Halb leiterzone durch Diffusion
US3728784A (en) * 1971-04-15 1973-04-24 Monsanto Co Fabrication of semiconductor devices
US3728785A (en) * 1971-04-15 1973-04-24 Monsanto Co Fabrication of semiconductor devices
US3798083A (en) * 1971-04-15 1974-03-19 Monsanto Co Fabrication of semiconductor devices
US3971860A (en) * 1973-05-07 1976-07-27 International Business Machines Corporation Method for making device for high resolution electron beam fabrication
US4102715A (en) * 1975-12-19 1978-07-25 Matsushita Electric Industrial Co., Ltd. Method for diffusing an impurity into a semiconductor body
US4029528A (en) * 1976-08-30 1977-06-14 Rca Corporation Method of selectively doping a semiconductor body
US4213807A (en) * 1979-04-20 1980-07-22 Rca Corporation Method of fabricating semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2804405A (en) * 1954-12-24 1957-08-27 Bell Telephone Labor Inc Manufacture of silicon devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL246742A (de) * 1958-12-24
GB1053406A (de) * 1963-05-18

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2804405A (en) * 1954-12-24 1957-08-27 Bell Telephone Labor Inc Manufacture of silicon devices

Also Published As

Publication number Publication date
US3437533A (en) 1969-04-08
ES344523A1 (es) 1968-10-01
GB1177759A (en) 1970-01-14
SE317746B (de) 1969-11-24

Similar Documents

Publication Publication Date Title
DE1614385B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2745857C2 (de)
DE2462644C2 (de) Verfahren zur Herstellung eines Transistors
DE2419030A1 (de) Integrierte optische vorrichtung mit lichtwellenleiter und photodetektor, sowie verfahren zu ihrer herstellung
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE1287009B (de) Verfahren zur herstellung von halbleiterkoerpern
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1621477B2 (de) Waessrige aetzloesung zum selektiven aetzen von silicium dioxid und phosphatglasschichten auf halbleiterkoerpern und verwendung der loesung zur reinigenden aetzung von halbleiterkoerpern
DE3016749A1 (de) Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE3340874A1 (de) Verfahren zum herstellen einer solarzelle
DE3030660C2 (de) Verfahren zur selektiven Diffusion eines Dotierstoffes in ein Halbleitersubstrat
DE3122771A1 (de) "verfahren zur herstellung von sonnenzellen"
DE3024295C2 (de) Ionenmessfühler und Verfahren zu dessen Herstellung
DE3016050C2 (de) Verfahren zur Herstellung von Fotolackstrukturen für integrierte Halbleiterschaltungsanordnungen
DE3312701A1 (de) Lithographisches verfahren zur herstellung von bauelementen
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
EP0028786B1 (de) Ionenimplantationsverfahren
DE2658304C2 (de) Halbleitervorrichtung
DE19859090A1 (de) Verfahren zum Aufwachsen von Gateoxiden
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE19703223A1 (de) Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung