DE1549105B2 - Codeprufanordnung fur die Korrektur fehlerhaft übertragener Zeichen - Google Patents

Description

me der jeweiligen numerischen Werte der Zahlenreihe mit den entsprechenden Werten der Koeffizientenreihe III l.bis 15. Ordnung bestimmt.

Es sei angenommen, daß während der Übertragung der Zeilenreihe, zu der drei Prüfziffern Ci, Cz und C3, die wie oben bestimmt sind, addiert wurden, die Zahlenwerte der 2. und 9. Ordnung zurückgewiesen werden. Wenn diese unbekannten Zahlen durch χ und y ausgedrückt werden, kann man folgende Gleichungen von der Berechnung der ersten und zweiten Prüfziffer Ci und C2 her ableiten, in dem auf der linken Seite der Gleichung die Produktsumme aus den Unbekannten multipliziert mit den entsprechenden Werten der zugeordneten Koeffizientenreihe steht, während auf der rechten Seite der Gleichung eine Subtraktion vom Modul 10 der Produktsumme aus der Zahlenreihe außer den Unbekannten multipliziert mit den entsprechenden Werten der zugeordneten Koeffizientenreihe plus dem Wert der Prüfziffer unter Bildung von Modul 10 vorgenommen wird, also:

mod 10
= 9modl0,

2.x+ 9j> = 10-(l -6 + 3-4 + 4-9+ 5-2 + 6-2 + 7-9+8-0+0-0+1 -8 + 2-8 + 3-3+4-6 + 5-6+4)
mod 10=0 mod 10. (2)

Da χ — 3 und y = 6 diesen Gleichungen genügen, nen Zahlen an zwei Stellen aufzuarbeiten. Es sei

werden diese Werte als zurückgewiesene Zahlen beispielsweise angenommen, daß Zahlen der 1. und

interpretiert. In diesem Beispiel kann jedoch ein Fall 20 6. Ordnung^ zurückgewiesen sind, wie in Tabelle 4

auftreten, bei dem es unmöglich ist, die zurückgewiese- dargestellt.

Tabelle 4	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
Ordnung	?	3	4	9	2	1	9	0	6	0	8	8	3	6	6	8	4	9
Zahlenreihe

Unter Bezeichnung dieser unbekannten Zahlen mit χ und y können folgende Gleichungen ähnlich dem obigen Beispiel erhalten werden:

x + y = 10-(3+4+...+6 +8) mod 10

= 8 mod 10, (3a)

x + 6y= 10-(3-2+4-3 + ... 6-5+4)mod 10 = 8 mod 10. . (3b)

Es gibt für diese Gleichungen zwei Lösungen, und zwar x= 6, Y=I und x=8, Y=O, was bedeutet, daß die richtige Aufarbeitung der zurückgewiesenen Zahlen nicht möglich ist. Ein solcher Fall kann unabhängig von der Koeffizientenreihe auftreten. Wenn die Koeffizienten in allgemeiner Weise gewählt werden, ergeben sich

- Tabelle 5

Simultan-Gleichungen für unbekannte Zahlen durch
ax + by = /mod 10, (4)

ex + dy = /mod 10. ' (5)

Durch Subtraktion nach vorheriger Multiplikation mit dbzw. b wird erhalten

(ad - cb) χ = (ld -fb) mod 10. (6)

Durch Modifizierung dieser Gleichung, indem ad— be = m, ld— fb = η gesetzt wird, gilt

40 mx = η · mod 10.

Werte von x, die der obigen Gleichung für verschiedene Werte m und η genügen, sind in Tabelle 5 dargestellt.

ν. η m N^	0	1	2	3	4	5	6	7	8	9
1	0	1	2	3	4	5	6	7	8	9
2	0		1,6		2,7		3,8		4,9
3	0	7	4	1	8	5	2	9	6	3
4	0,5		3,8		1,6		4,9		2,7
5	0,2,4,6,8						1,3,5,7,9
6	0,5		2,7		4,9		1,6		3,8
7	0	3	6	9	2	5	8	1	4	7
8	0,5		4,9		3,8		2,7		1,6
9	0	9	8	7	6	5	4	3	2	1

809 538/3

In der obigen Tabelle 5 treten an der gleichen Stelle mehr als eine Zahl auf, die nicht voneinander unterschieden werden können, selbst wenn m und η gegeben sind. Andererseits zeigen freie Stellen, daß ein x, das solchen Fällen genügt, nicht existiert, um die unbekannten Zahlen aufzuarbeiten. Das ist ebenfalls der Fall, wenn die Korrektur von Fehlern ausgeführt wird.

Somit ist die Bestimmung von Prüfziffern durch rechnerische Ermittlung unter Verwendung von 10 als Modul lückenhaft. Um m zu lösen, erfolgt die Bestimmung der Prüfziffer entsprechend der Erfindung durch Verwendung einer besonderen Primzahl, die

10

10

größer als 10 ist, im Dezimalsystem als Modul, wodurch man in der Lage ist, leicht fehlerhafte oder zurückgewiesene Zeichen so aufzuarbeiten, daß sie eindeutig gelesen werden können.

Unter den Primzahlen, die größer als 10 sind, ist 11 die kleinste Zahl, die in der folgenden Beschreibung verwendet wird. In diesem Falle wird gegebenenfalls, um die Prüfziffern durch das Elfersystem darzustellen, ein Zeichen entsprechend der Zahl 10 neu zu den Zahlen 0 bis 9 hinzugefügt, wobei dieses neue Zeichen in der nachfolgenden Beschreibung durch A dargestellt ist.

Tabelle 6
Ordnung

Zahlenreihe

Koeffizientenreihe I

Koeffizientenreihe II

Koeffizientenreihe III

634922906 111111111 10 11 12 13 14 15 16 17 18

088366535 1 ,1 1 1 1 1

123456789 0123456 000000000 11111111

(1) Aufarbeitung einer zurückgewiesenen Zahl

In diesem Falle wird die Summe aller Zahlen von der ersten bis zur 16. Ordnung außer der zurückgewiesenen Zahl, also einschließlich der ersten Prüfziffer, unter Verwendung von 11 als Modul errechnet und daraus das Komplement zu 11 erhalten. Das Komplement stellt die gesuchte, nicht eindeutige Zahl dar.

J5

40

In Tabelle 6 werden die gleiche Zahlenreihe und die jo gleichen Koeffizientenreihen wie oben zur Bestimmung der ersten bis dritten Prüf ziffer Q, C₂ und Cj verwendet, die in der 16. bis 18. Ordnung gezeigt wird. Dabei wird die erste Prüf ziffer Q (16. Ordnung) durch das Komplement der Gewichtssumme aus den jeweiligen numerischen Werten der Zahlenreihe mit den entsprechenden Werten der Koeffizientenreihe 11. bis 15. Ordnung unter Verwendung von 11 als Modul bestimmt. Analog ergibt sich die zweite Prüfziffer C₂ (17. Ordnung) als das Komplement der Produktsumme (Gewichtssumme) aus den jeweiligen numerischen Werten der Zahlenreihe einschließlich der ersten Prüfziffer mit den entsprechenden Werten der Koeffizientenreihe II 1. bis 16. Ordnung. Auf ähnliche Weise erhält man die dritte Prüfziffer Q (18. Ordnung) als Komplement der Produktsumme aus den jeweiligen numerischen Werten der Zahlenreihe, einschließlich der ersten und zweiten Prüfziffer mit den entsprechenden Werten der Koeffizientenreihe III I. bis 17. Ordnung.

Somit ist jede Prüfziffer derart bestimmt, daß die Gewichtssumme der Zahlenreihen einschließlich aller Zahlen bis zur vorausgehenden Ordnung 0 ist, wenn 11 als Modul verwendet wird. Beispiele für die Aufarbeitung von zurückgewiesenen Zeichen bei Informationsdaten aus Zahlenreihen, denen ausgewählte Prüfziffern in der oben beschriebenen Weise zugefügt wurden, sowie die Erfassung und Korrektur von Fehlern sind nachstehend dargestellt:

(2) Aufarbeitung
von zwei zurückgewiesenen Zahlen

Angenommen die Zahlen der 1. und 6. Ordnung seien nicht eindeutig und durch χ bzw. y dargestellt Unter Verwendung der Berechnung für die erste und zweite Prüfziffer erhält man analog den Gleichungen (1) und (2), indem auf der linken Seite der Gleichung die Produktsumme aus den Unbekannten multipliziert mit den entsprechenden Werten der zugeordneten Koeffizientenreihe steht, während auf der rechten Seite der Gleichung eine Subtraktion vom Modul 11 der Produktsumme aus der Zahlenreihe, einschließlich zu berücksichtigender Prüfziffern, aber außer den Unbekannten, multipliziert mit den entsprechenden Werten der zugeordneten Koeffizientenreihe plus dem Wert der zugeordneten Prüfziffer unter Bildung von Modul 11 vorgenommen wird, also:
x + y = 11- (3 + 4+. ..6 + 6 + 5) mod 11

= 11 - 69 mod 11

= 8 mod 11, (8)

x + 6y = 11-(2-3+ 3-4+... 5-6+ 6-5+ 3) mod 11 = 11-301 mod 11
= 7 mod 11. (9)

50

60

65 Durch Subtraktion erhält man

5^ = 7 mod 11-8 mod 11
= l0(=A)mod 11.

(10)

Daraus ergibt sich y = 2 und durch Einsetzen des Wertes y in der vorausgegangenen Gleichung erhält man ^r= 6.

Unten zeigt Tabelle 7 Werte von χ für verschiedene Werte von m und n, die einer Gleichung

mx = η mod 11 (11)

genügen, die dann erhalten wird, wenn die Prüfziffer nicht durch Verwendung von 10, sondern 11 als Modul

12

in ähnlicher Weise wie im vorausgegangenen Fall Tabelle 5 auftritt. Somit ist die Möglichkeit des bestimmt wird. Diese Tabelle zeigt, daß keine Aufarbeitens von ein oder zwei zurückgewiesenen Verdoppelung oder ein Fehlen des Wertes χ wie in Zahlen für alle Fälle sichergestellt.

Tabelle 7

Die Werte x, die mx = η mod 11 genügen

	O	1	2	3	4	5	6	7	8	9	OfI
1	O	1	2	3	4	Of)	6	7	8	9	7
2	O	6	1	7	2	8	3	9	4		8
3	O	4	8	1	Of)	9	2	6		3	2
4	O	3	6	9	1	4	7		2	5	9
5	O	9	7	Of)	3	1		8	6	4	3
6	O	2	4	6	8		1	3	Of)	7	4
7	O	8	Of)	2		7	4	1	9	6	6
8	O	7	3		6	2	9	5	1	8	1
9	O	Of)		4	9	3	8	2	7	1
Λ	O		9	8	7	6	Of)	4	3	2

Es ist zu beachten, daß inverse Werte von 1 bis A ebenfalls durch Zahlen 1 bis A gegeben sind, und zwar nicht durch Bruchzahlen, wie in der gewöhnlichen Arithmetik. Insbesondere stellen Zahlen der Spalte, die durch /2= 1 gekennzeichnet ist, inverse Werte der entsprechenden Werte von m dar. Der Wert x, der der obigen Gleichung genügt, wird durch Multiplikation von π mildern inversen Wert von m erhalten.

(3) Erfassen von Fehlern,

wenn eine oder zwei Zahlen und Fehler
gleichzeitig zurückgewiesen werden

Diese Bedingungen werden dadurch erfaßt, daß die Bedingung nicht erfüllt wird, bei der die Gewichtssumme entsprechend den drei Prüfziffern unter Verwendung von 11 als Modul 0 ist. Insbesondere werden ein oder zwei zurückgewiesene Zahlen entsprechend der beschriebenen Methode im Zusammenhang mit Abschnitt (1) und (2) bestimmt, und das Ergebnis dient zur Berechnung, ob die Gleichung für die Bedingung hinsichtlich der dritten Prüfziffer erfüllt ist. Wenn die dritte Gleichung nicht erfüllt ist, liegen einige Fehler vor.

(4) Erfassen und Korrektur eines Fehlers

Wenn ein Fehler in einer Zahlenreihe vorliegt, ist die Gewichtssumme entsprechend den Koeffizientenreihen I, II, III unter Verwendung von 11 als Modul nicht Null. Es sei angenommen, daß 1, m und π die Komplemente von 11 für die Gewichtssumme darstellen und dx die Differenz zwischen dem fehlerhaften und dem korrekten Wert ist, dann gelten die nachfolgenden Gleichungen für die jeweiligen Koeffizientenreihen:

dx = /mod 11, (12)

pdx = m · mod 11, (13)

qdx = η ■ mod 11, (14)

wobei ρ und q Werte der Koeffizientenreihe II und III entsprechend den Stellen sind, an denen der Fehler vorliegt. Aus diesen Gleichungen kann dx, ρ unJ q bestimmt werden, wobei diese Werte die Lage des Fehlers bestimmen. Die Summe der fehlerhaften Werte dieser Stellen dx (= I) stellt unter Verwendung von 11 als Modul die richtige Zahl dar.

Es sei beispielsweise angenommen, daß die Zahl »8« der 12. Ordnung in Tabelle 6 fehlerhaft als »3« gelesen wird. Dann gelten in ähnlicher Weise, wie im Zusammenhang mit dem Aufarbeiten von nicht eindeutig erkennbaren Zeichen beschrieben wurde, die folgenden Gleichungen:

dx =11- (6 + 3+4+. ..+8+3 + 3+. ..+5) = 5 mod 11, (15)

pdx = H-(I -6 + 2-3+ ...+ 1 -8 + 2· 3 + 2-2+ ... +6-5 + 3) = A mod 11, (16)

qdx= 11 -(0 + 8 + 3 +3 + 6 + 6 + 5 + 3 + 5) = 5 mod 11. (17)

Bei Ableitung von dx = 5 aus Gleichung (15) und dem Einsetzen in Gleichung (16) erhält man

5p = A(= 10)mod 11 (18)

Der Wert, dem diese Gleichung genügt, ist ρ=2, wie aus Tabelle 7 hervorgeht. In ähnlicher Weise kann aus Gleichung (15) und (17) bestimmt werden, daß «7=1. Somit ergibt sich, daß der Fehler bei der 12. Ordnung liegt und der korrekte Zahlenwert 3+ 5 = 8 ist.

(5) Erfassen von mehr als einem Fehler,

wenn drei Gleichungen,

die im vorausgegangenen Abschnitt (4) dargestellt sind, einander widersprechen

10

Es treten hierbei Fehler in mehr als an einer Stelle auf. Wenn zum Beispiel der Wert von q im Abschnitt (4) ein anderer Wert als 0 und 1 ist, dann bedeutet dies, daß Fehler an mehr als einer Stelle aufgetreten sind. Jedoch

ist das Erfassen von mehr als einem Fehler nicht eindeutig, so daß ein Fall auftreten kann, bei dem nicht möglich ist, die Fehler zu erfassen. Doch kann die Wahrscheinlichkeit, daß die Fehler erfaßt werden, durch zusätzliche Prüfziffern erhöht werden.

Wie aus den obigen Erläuterungen hervorgeht, ist es mit dem vorliegenden Prüfsystem möglich, wenigstens einen Fehler zu korrigieren oder eine oder zwei zurückgewiesene Zahlen aufzuarbeiten, und zwar durch Auswahl von zwei redundanten Prüfziffern für Zahlenreihen von nicht mehr als zehn Zahlen, von drei Prüfziffern für Zahlenreihen von nicht mehr als II²= 121 und allgemein von n+\ Prüfziffern für Zahlenreihen von nicht mehr als 11" Zahlen, wenn die Koeffizientenreihen von 0,1... 9 und A, wie in Tabelle 8 dargestellt ist, benutzt werden.

Tabelle 8

(Ordnung)

12 3 4 5 6 7

9 10 11 12 13 14 ... 115 116 117 118

C₂ C₃

(Zahlenreihe)

373621596 47606

(Koeffizientenreihe I)

11111111 1 1 1 1 1

(KoefFizientenreihe II)

0 12 3 4 5 6 7

9 A 0 1

(Koeffizientenreihe III)

000000000 00 1 1 6 12 3

1111

7 8

A A

Man kann daraus ableiten, daß für die Koeffizientenreihen von mehr als II"-¹ Ordnungen, jedoch nicht mehr als 11" Zahlen, die minimal erforderliche Information für die Korrektur eines Wertes eines Fehlers eine einzige Zahl und π für die Feststellung der Lage ist, an der der Fehler aufgetreten ist. Somit liefert dieses Prüf system ein optimales Fehler-Prüf- und Korrektursystem.

Obwohl in dem oben beschriebenen Prüfsystem besondere Koeffizientenreihen als Koeffizientenreihen I, II und III benutzt wurden, ist darauf hinzuweisen, daß diese Erfindung nicht auf diese besonderen Reihen beschränkt ist und daß allgemein für Zahlenreihen (einschließlich der Prüfziffern) von π Ordnungen xi

(wobei i = 1,2 n) die Prüfziffern so gewählt werden

können, daß / Gleichungen, die durch eine allgemeine Formel'"

V aijxi = Cf mod 11 (j = 1,2 ... /) (19) ■ = ι

55

dargestellt werden, π χ Koeffizientenreihen ij (i = 1, 2, .... n; j = 1, 2, ..., J) mit unterschiedlichen Spaltenvektoren und einer konstanten Reihe CiQ = 1, 2,..., /^genügen.

Ferner sind in der obigen Beschreibung Beispiele angegeben, bei denen eine Reihe von Dezimalzahlen (von 0 bis 9) als Informationsdaten verwendet werden. Diese Erfindung ist jedoch auch für jede beliebige Reihe von anderen Zeichen als numerischen Reihen anwendbar, um Fehler zu erfassen und zu korrigieren und als nicht eindeutig erkennbar zurückgewiesene Zeichen aufzuarbeiten.

Allgemein werden für Informationsdaten aus η unterschiedlichen Codes oder Zeichenreihen Primzahlen ρ größer gleich η als Modul verwendet, und wenn ρ größer als η ist, werden gegebenenfalls neue Codes oder neue Zeichen den Reihen hinzugefügt, um Reihen zu bilden, die ρ Zeichen oder Codes insgesamt enthalten. Ganze Zahlen von 0 bis ρ sind den jeweiligen Codes oder Zeichen zugeordnet, um eine Gewichtssumme aus diesen Zahlen mit den Koeffizientenreihen aij (i = 1,2, ..., n;j = 1,2,..., I) aus Zahlen mit den Werten zwischen 0 und p—l unter Verwendung von ρ als Modul zu berechnen, wobei die Prüfziffern so bestimmt sind, daß die Gewichtssumme der nachfolgenden Gleichung genügt:

Σ aijxi = ajmodpü = 1,2,...,/). (20)

Beispielsweise wird für eine Buchstabenreihe aus π = 26 Zeichen unter den Primzahlen größer gleich 26 die Primzahl 29 verwendet und drei spezielle Zeichen (beispielsweise eine Lücke, ein Punkt (.) und ein (,) hinzugefügt, um 29 Zeichen insgesamt vorzusehen. Numerische Werte von 0 bis 29 werden den jeweiligen Zeichen zugeordnet, wodurch ein Prüfsystem geschaffen wird, das Fehler erfassen und korrigieren und als nicht eindeutig erkennbar zurückgewiesene Zeichen aufarbeiten kann, und zwar auf die gleiche Weise wie im obigen Beispiel im Falle der Dezimalzahlenreihen. Die Tabelle 9 zeigt dieses Beispiel:

Tabelle 9
(Ordnung)
1 2 3 4 5 6 7 8 9 10 11 12 13 14

(Informationsreihe)
THEREbISbNObER...

Koeffizientenreihe I)

AAAAAAAAAA A A A A

(Koeffizientenreihe II)

b ABCDEF GHI J KL M

(Koeffizientenreihe III)

bbbbbbbbbb b b b b

114 115 116 117 118 C, C₂ C₃

ENCE

AAAAA

STV

A B

CCCDDDD

Nach der Beschreibung des Prinzips des neuartigen Codeprüfsystems soll nachstehend ein Ausführungsbeispiel der Erfindung für die Anwendung bei einer Zeichenlesevorrichtung oder Druckvorrichtung, wie eine Schreibmaschine und ähnliche Vorrichtungen, beschrieben werden.

F i g. 1 zeigt die Anordnung einer neuartigen Vorrich- » tung in Verbindung mit einer Druckvorrichtung, wie beispielsweise einer Schreibmaschine, zur Bestimmung von Prüfziffern entsprechend der Erfindung. Bei diesem Beispiel sind die Zeichen der Schreibmaschine durch Dezimalzahlen dargestellt. Ein Ordnungszähler 1 zählt die Ordnungen der gedruckten Zeichen, und die Ausgänge von diesem Zähler werden einem Koeffizientenschaltnetzwerk 2 zugeführt, das einen dem jeweiligen Ausgang von dem Ordnungszähler 1 entsprechenden vorbestimmten Koeffizienten erzeugt und diese Koeffizienten einem Multiplikatornetzwerk 3 einspeist. An das Multiplikatornetzwerk 3 werden Ausgangssignale von dem Koeffizientenschaltnetzwerk 2 und Signale geliefert, die gedruckte Zeichen darstellen, um die Produkte dieser Zeichen unter Verwendung von 11 als Modul zu ermitteln. Das Ergebnis der Multiplikation

Tabelle 10

Werte von m X η (mod 11)

wird in ein Additionsschaltnetzwerk 4 eingespeist, das den Inhalt einem Zwischenspeicher 5 für das Produkt und die Summe dem Ausgang des Multiplikatornetzwerkes 3 hinzufügt, wodurch der Inhalt des Zwischenspeichers für das Produkt und die Summe über eine Zeitgeberschaltung neu eingeschrieben wird, die bei jedem Ordnungsschiebesignal eingeschaltet und ausgeschaltet wird. Der Zwischenspeicher 5 wird am Anfang jeder der Zeilen stets auf »0« gesetzt, wobei die Zeilen für eine bestimmte Anzahl von die Informationsdaten enthaltenden Zeichenreihen unterteilt sind, so daß nach dem Drucken jeder Zeile die Werte der Gewichtssummen der Zeichenreihen und der Koeffizientenreihen erhalten werden können. Es ist möglich, ein Signal entsprechend der bevorzugten Prüfziffer zu erhalten, indem das Komplement des Ausgangssignals vom Zwischenspeicher 5 für das Produkt und die Summe genommen wird. Das Multiplikatornetzwerk 3 und das Additionsschaltnetzwerk 4 schließen Schaltungen ein, die Ausgangssignale entsprechend den Eingangssignalen m und η hervorrufen, wie unten in den Tabellen 10 und 11 dargestellt ist.

m Nn	O	1	2	■3	4	5	6	7	8	9	O
O	O	O	O	O	O	O	O	O	O	O	A
1	O	1	2	3	4	5	6	7	8	9	9
2	O	2	4	6	8	Λ	1	3	5	7	8
3	O	3	6	9	1	4	7	A	2	5	7
4	O	4	8	1	5	9	2	6		3	6
5	O	5		4	9	3	8	2	7	1	5
6	O	6	1	7	2	8	3	9	4	Λ	4
7	O	7	3		6	2	9	5	1	8	3
8	O	8	5	2	A	7	4	1	9	6	2
9	O	9	7	5	3	1	A	8	6	4	1
Λ	O	A	9	8	7	6	5	4	3	2

809 538/3

Tabelle 11

Werte von m + η (mod 11)

\ η m N^	0	1	2	3	4	5	6	7	8	9	/1
0	0	1	2	3	4	5	6	7	8	9	0
1	1	2	3	4	5	6	7	8	9	/4	1
2	2	3	4	5	6	7	8	9	/4	0	2
3	3	4	5	6	7	8	9		0	1	3
4	4	5	6	7	8	9	A	0	1	2	4
5	5	6	7	8	9	Λ	0	1	2	3	5
6	6	7	8	9	Λ	0	1	2	3	4	6
7	7	8	9		0	1	2	3	4	5	7
8	8	9	Λ	0	1	2	3	4	5	6	8
0	9	/4	0	1	2	3	4	5	6	7	9
A	Λ	0	1	2	3	4	5	6	7	8

F i g. 2 zeigt eine Anordnung zur Berechnung von jo Prüfziffern mit Hilfe eines Schieberegisters, wobei 11-Bit-Schieberegister 21 und 22 durch von einem gesteuerten Oszillator 23 hervorgerufene Schiebeimpulse gemäß der Zeichnung nach links verschoben werden. Das Schieberegister 21 ist ein Umlaufschieberegister, js bei dem das letzte Bit zum ersten Bit zurückgeführt wird.

Als Antwort auf ein Eingangssignal setzt das Schieberegister 22 ein entsprechendes Bit. Wenn beispielsweise das Eingangssignal gleich 5 ist, dann werden sechs Bit von links gesetzt. Wenn dann der gesteuerte Oszillator 23 zu schwingen anfängt, verschieben beide Register 21 und 22 nach links. Sobald ein in dem Register 22 gesetzes Signal das linke Ende erreicht, bringt dessen Ausgangssignal die Schwingung des gesteuerten Oszillators 23 zum Stillstand. Dadurch werden Schiebeimpulse hervorgerufen, die der Anzahl des numerischen Wertes entsprechen, der durch das Eingangssignal dargestellt wird, wodurch das Schieberegister 21 der Anzahl der Schiebeimpulse entsprechend nach links verschoben wird. Der obige Betriebszyklus wird bei jeder aufeinanderfolgenden Ordnung der Eingangsreihe wiederholt, wodurch das Schieberegister um eine Anzahl von Impulsen verschoben wird, die gleich der Summe der Werte der jeweiligen Ordnung ist. Wenn nur das rechte Bit des Schieberegisters 21 am Anfang jeder Zeile, die die Information darstellt, auf 1 gesetzt wird, dann wird der Inhalt des Schieberegisters am Ende der Zeile den Wert der Prüfziffer darstellen.

Fig.3 bis 10 stellen die Anordnung des neuartigen Codeprüfsystems dar, das in der Lage ist, Fehler zu korrigieren und als nicht eindeutig erkennbar zurückgewiesene Zeichen zu erfassen und aufzuarbeiten.

F i g. 3 zeigt das Zeitverhältnis der Steuerimpulse Pi bis P23, die in der Schaltungsanordnung nach der Erfindung verwendet werden. Diese Impulse sind geeignete Zeitsteuerimpulse, um verschiedene, später zu beschreibende Vorrichtungen gemäß der Ordnung des Signalflusses synchron zu betreiben und um die Verwendung des Additionsschaltnetzwerkes und dessen Multiplikatornetzwerkes auf der Basis der Zeitteilung zu gestatten. Diese Impulse werden durch Verwendung von Taktimpulsen als Referenzwerte hervorgerufen. Der Abstand zwischen den Taktimpulsen wird durch die Antwortzeit der Netzwerke bestimmt, und im gewöhnlichen Fall ist der minimale Abstand durch die Antwortzeit des Multiplikatornetzwerkes bestimmt. Da die Schaltung zum Hervorrufen der Impulse PO und Pi bis P 23 leicht durch die Kombination bekannter Zähler, Steuerkreise und dergleichen aufgebaut werden kann, wird auf die Beschreibung einer solchen Schaltung verzichtet.

Eine in der nachfolgenden Beschreibung als Additions-Speicherschaltung bezeichnete Schaltung läßt ein Verknüpfungsglied auf einen vorgeschriebenen Zeitsteuerimpuls ansprechen, um ein Eingangssignal aus zwei Ziffern an einen unabhängigen Addierer zu senden, der 11 als Modul verwendet, um einen Zwischenspeicher als Antwort auf das Ergebnis des Addierers zu setzen und um das Ergebnis bis zur nächsten Setzzeit zu halten.

Eine als Multiplikator-Speicherschaltung bezeichnete Schaltung ist ein Schaltkreis, der dieselbe Funktion wie die Additions-Speicherschaltung mit Hilfe eines Multiplizierers, der ebenfalls 11 als Modul verwendet, anstelle eines Addierers erfüllt Die Verdrahtungen zu und von diesem Addierer und Multiplizierer sind in der Zeichnung nicht gezeigt, um die Darstellung möglichst übersichtlich zu halten. Beim Zwischenspeicher kann der Fall auftreten, bei dem es erforderlich ist, auf 0 zurückzusetzen oder seinen Inhalt zum Zeitpunkt des Betriebsanfangs aller Vorrichtung zu löschen, jedoch sind die geeigneten Verdrahtungen, um diesen Rücksetzimpuls auszusenden, ebenfalls nicht ausgeführt, um die Schaltung möglichst einfach zu halten.

Ein in Fig.4 dargestellter Pufferspeicher 101 dient

zur Aufnahme von binären Signalen (nachfolgend sind diese Signale durch 0, 1, 2, ..., A entsprechend den jeweiligen Ziffern dargestellt) über eine Klemme A 1 entsprechend den Ziffern der jeweiligen Ordnungen, die von einer Zeichenlesevorrichtung ausgelesen werden, und zum Speichern dieser Signale. Weiterhin dient der Pufferspeicher dazu, den Inhalt an einen Ausgangsleiter 51 in der Ordnung der jeweiligen aufeinanderfolgenden Ordnungen der Eingangsziffernfolgen in Antwort auf die Ausleseimpulse Pl abzugeben, die in der gleichen Anzahl, wie die Anzahl der Ziffern der Ziffernfolge geliefert werden. In diesem Falle werden die als nicht eindeutig erkennbar zurückgewiesenen Zeichen, die während des Lesens auftreten, durch ein besonderes zugeordnetes binäres Signal R gespeichert.

Eine Verknüpfungsschaltung 104 nimmt das Signal Bi als Eingangssignal auf und sendet »0« zum Ausgangsleiter BA, wenn das Signal R ist. Gleichzeitig wird damit ein Impuls zum Ausgangsleiter B 5 gesandt. Weiter läßt die Verknüpfungsschaltung alle anderen Eingangssignale als R zum Ausgangsleiter BA hindurch, ohne einen Impuls nach B 5 zu senden. Koeffizientenschaltungen 102 und 103 erzeugen jeweils Koeffizien-JT tenreihen II und IH entsprechend den jeweiligen Ordnungen als Antwort auf den Zeitsteuerimpuls Pl und liefern diese Koeffizientenreihen aufeinanderfolgend Ausgangsleitern B 2 und B 3 gemäß den jeweiligen Ordnungen.

Eine Einstellschaltung 116 zählt die Anzahl der von dem Leiter B 5 kommenden Impulse und liefert ein Signal EIN an einen Ausgangsleiter 518, wenn die Anzahl der Zeitsteuerimpulse P 23 gleich 0 ist oder wenn die Anzahl zurückgewiesener Zeichen am Ende des Auslesens aller Ziffern 0 ist, d.h., wenn der Zeitsteuerimpuls P 23 empfangen wird oder um ein Signal EIN an einen Ausgangsleiter B17 zu liefern, wenn die Anzahl zurückgewiesener Zeichen größer als drei ist In anderen als den oben beschriebenen Fällen liefern die Leiter B17 und B18 Signale AUS. Die Einstellschaltung 116 arbeitet ebenfalls als Schalter, um ein von dem Leiter B 2 empfangenes Signal auf einen Leiter B19 zu übertragen, wenn der erste Impuls vom Leiter B 5 empfangen wird, um während der gleichen Zeit ein vom Leiter B 3 empfangenes Signal zum Leiter. B 21 zu übertragen. Weiter überträgt die Einstellschal- _ tung das Signal vom Leiter B 2 zum Leiter B 20 und das Signal vom Leiter BZ zum Leiter B 22, wenn der zweite Impuls vom Leiter B 5 empfangen wird.

Fig.5 zeigt Einzelheiten der Verknüpfungsschaltung 104 und der Einstellschaltung 116. Den jeweiligen Ziffern entsprechende binäre Signale sind durch 4-Bit-Signale dargestellt, da es nur erforderlich ist, dreizehn Ziffern zu unterscheiden, und zwar 0 bis A und zurückgewiesene Ziffern. In diesem Beispiel sei 0 durch das binäre Signal (0, 0, 0, 0) und die zurückgewiesene Ziffer durch das binäre Signal (1,1,0,0) dargestellt

Eine Gruppe von Eingangsklemmen A 201 ist entsprechend den Eingangsklemmen der Verknüpfungsschaltung 104 vorgesehen, um ein Ausgangssignal B\ vom Pufferspeicher 101 zu empfangen. Inverterschaltungen 201 und 202 liefern ein Ausgangssignal, das erhalten wird, indem 0 und 1 des an den beiden unteren Eingangsklemmen A 201 anliegenden 2-Bit-Signals invertiert wird. Ein UN D-Verknüpfungsglied 203 mit vier Eingängen ist vorgesehen, um ein an den beiden oberen Eingangsklemmen A 201 anliegendes 2-Bit-Signal und die Ausgangssignale der Inverterschaltungen 201 und 202 zu addieren, um so ein Ausgangssignal B 202 zu liefern. Wenn an den Eingangsklemmen A 201 ein Eingangssignal, das einem zurückgewiesenen Zeichen entspricht, oder das entsprechende binäre Signal (1,1,0,0) angibt, dann nimmt das Ausgangssignal 5202 den Zustand EIN oder 1 an. wodurch das zurückgewiesene Zeichen erfaßt wird. Dabei entspricht der Ausgang B 202 dem Ausgang B 5 der Verknüpfungsschaltung 104 nach Fig.4. Eine Inverterschaltung 204 liefert das invertierte Signal des Ausgangs 5202 als Ausgang

ίο 5203. Eine Gruppe UND-Verknüpfungsglieder 205 steuert das Signal von den Eingangsklemmen A 201 unter der Kontrolle des Signals 5203. Auf diese Weise lassen die UND-Verknüpfungsglieder 205 das Eingangssignal ohne weiteres hindurch, wenn sich das UND-Verknüpfungsglied 203 im Zustand EIN befindet, während die UND-Verknüpfungsglieder 205 ein Ausgangssignal von 0 oder (0, 0, 0, 0) liefern, wenn das UND-Verknüpfungsglied 203 sich im Zustand AUS oder 0 befindet. Demnach werden die Eingangssignale an den Eingangsklemmen A 201 als »0« geliefert, wenn sich das Signal

5203 im Zustand AUS befindet oder wenn ein zurückgewiesenes Zeichen erfaßt wird. Der Ausgang

5204 entspricht dem Ausgang 54 der Verknüpfungsschaltung 104 nach Fig.4. Aus der vorhergehenden Beschreibung ist ersichtlich, daß alle Funktionen der Verknüpfungsschaltung 104 dargelegt sind.

Flipflop-Schaltungen 207 und 208 des Setz-Rücksetz-Typs umfassen einen binären Zähler, der die Anzahl zurückgewiesener Zeichen zählt. In der Zeichnung stellt eine Klemme S den Setz-Eingang, eine Klemme R den Rücksetz-Eingang, eine Klemme T den Takt-Eingang, eine Klemme 0 einen 0-Ausgang, wenn sich die Flipflop-Schaltung im Rücksetz-Zustand befindet, und eine Klemme 1 einen 1-Ausgang dar, wenn sich die Flipflop-Schaltung im Setz-Zustand befindet

Es sei nun angenommen, daß beide Flipflop-Schaltungen 207 und 208 anfangs in den Zustand 0 gesetzt (oder rückgesetzt) seien. Dann sind die Ausgänge 5206 und 5208 der Flipflop-Schaltungen 207 und 208 jeweils 1, während die Ausgänge 5207 und 5209 jeweils 0 sind. Ein ODER-Verknüpfungsglied 209 mit zwei Eingängen liefert dem Ausgangsleiter 5210 ein ODER-Ausgangssignal der Ausgänge 5 206 und B 208 der Flipflop-Schaltungen 207 und 208. Demzufolge liefert das ODER-Verknüpfungsglied dem Ausgangsleiter 5210 ein 0-Signal nur dann, wenn sich beide Flipflop-Schaltungen 207 und 208 im Zustand EIN befinden. Ein UND-Verknüpfungsglied 206 erhält ein UND-Signal von den Ausgängen 5202 und 5210 und das Zeitsteuersignal P23, um ein

so Ausgangssignal 5205 zu liefern. Dabei wird das Zeitsteuersignal P 23 nur dann zum Leiter 5205 übertragen, wenn 5202 und 5210 den Zustand 1 annehmen. Eine Verzögerungsschaltung 210 verzögert den Impuls auf dem Leiter S 205, um ein Intervall, das für die invertierende Operation der Flipflopschaltungen 207 und 208 erforderlich ist, um so einen Ausgang 5 211 zu liefern. Diese Verzögerungsschaltung ist eine Hilfseinrichtung, um eine Fehloperation zu verhindern, die durch die Umschaltbedingung verursacht wird, und nicht für die Erfordernisse des neuartigen Prüfsystems vorgesehen ist. UND-Verknüpfungsglieder 211 und 212 liefern nur dann jeweils Ausgangssignale an Leiter 5212 und 5213, wenn sich die Flipflop-Schaltung 207 im Zustand EIN und die Flipflop-Schaltung 208 im Zustand A US oder umgekehrt befindet

Wenn beim Lesen kein nicht eindeutig erkennbares Zeichen festgestellt wird, nimmt der Ausgang B 202 des UND-Verknüpfungsgliedes 203 nicht den Zustand 1 an,

so daß kein Takt-Impuls 5205 hervorgerufen wird, und zwar unabhängig vom Zustand des Zeitsteuerimpulses P 23, wodurch beide Flipflop-Schaltungen 207 und 208 in ihrem Zustand A US verbleiben. Demzufolge befindet sich der Ausgang 5214 des UND-Verknüpfungsgliedes 214, der die Ausgänge 5206 und 5208 als Eingangssignale verwendet, im Zustand EIN, während sich der Ausgang 5215 des UND-Verknüpfungsgliedes 215, der die Ausgänge 5207 und 5209 als Eingangssignale verwendet, im Zustand A US befindet. Dabei entspricht der Ausgang 5214 dem Ausgang 518 und der Ausgang 5 215 dem Ausgang 517 nach F i g. 4.

Wenn das erste zurückgewiesene Zeichen von dem UND-Verknüpfungsglied 203 erfaßt wird, dann wird der Ausgang 5202 den Zustand EIN annehmen, und der Zeitsteuerimpuls P23 wird über das UND-Verknüpfungsglied 206 dem Leiter 5205 zugeleitet, wobei die Flipflop-Schaltung 209 in den Zustand EIN invertiert wird. Zu dieser Zeit befinden sich die Leiter B 206 und 5209 im Zustand »0« oder A US und die Leiter 5207 und 5208 im Zustand »1« oder EIN. Demzufolge wird der Leiter 5214 den Zustand AUS annehmen, und die Eingangsbedingungen des UND-Verknüpfungsgliedes 211 wird geöffnet, um den Ausgangsimpuls 5211 der Verzögerungsschaltung 210 hindurchzulassen, um so einen Ausgang 5212 zu liefern. Der Ausgang 5212 ruft das Koeffizientensignal 52 nach Fig.4, das im Zwischenspeicher 118 gespeichert wird, und das Koeffizientensignal 53 hervor, das im Zwischenspeicher 120 eingelesen wird.

Nach Erfassen des zweiten zurückgewiesenen Zeichens wird ein Schreibimpuls 5205 in der gleichen Weise hervorgerufen, um die Flipflop-Schaltung 207 zu invertieren, die wieder den Zustand A US annimmt. Der Ausgang 5206 der Flipflop-Schaltung 207 läßt die Flipflop-Schaltung 208 in den Zustand EIN invertieren. Demzufolge verbleiben 5214 und 5215 in ihrem Zustand A US, und es wird das UND-Verknüpfungsglied

211 geschlossen, während das UND-Verknüpfungsglied

212 geöffnet wird, so daß das Signal 5211 dem Leiter 5213 über das UND-Verknüpfungsglied 212 als Ausgang geliefert wird.

In F i g. 6 erhält eine Eingangsklemme A 220 den Ausgang 5213 nach Fig.5, um Flipflop-Schaltungen 250 und 251 einen Schreibimpuls zu liefern. Eingangsklemmen A 221 erhalten den Ausgang 5 2 der Koeffizientenschaltung 102 nach Fig.4, während Eingangsklemmen A 222 den Ausgang 53 der Koeffizientenschaltung 103 nach Fig.4 empfangen. Diese Eingangsklemmen sind mit den Eingangsklemmen der Flipflop-Schaltungen 250 und 251 jeweils direkt oder über Inverterschaltungen 252 und 253 verbunden. Wenn demzufolge eine Eingangsklemme A 220 einen Schreibimpuls empfängt, dann wird das Signal 52 nach Fig.4 in die Flipflop-Schaltung 250 eingeschrieben, während das Signal 53 in der Flipflop-Schaltung 251 gespeichert wird. Die Flipflop-Schaltungen 250 und 251 entsprechen jeweils den Zwischenspeichern 118 und 120 nach F i g. 4. Weiter entsprechen die Ausgänge 5250 und 5251 jeweils den Ausgängen 5 23 und 5 25 nach F i g. 4. Nach dieser Anordnung werden die Koeffizienten der Koeffizientenreihen II und III entsprechend der das erste zurückgewiesene Zeichen enthaltenden aufeinanderfolgenden Ordnung gespeichert. Beim Auftreten des zweiten zurückgewiesenen Zeichens wird ein Signal 521 nach Fig.4 als Schreibimpuls von einer identischen Schaltungsanordnung hervorgerufen.

Wenn zusätzliche zurückgewiesene Zeichen erfaßt werden, wird die Flipflop-Schaltung 207 den Zustand EIN in der gleichen Weise annehmen, wie bereits oben beschrieben wurde, wodurch der Ausgang 5215 vom UND-Verknüpfungsglied 215 den Zustand EIN annehmen wird. Gleichzeitig wird damit der Ausgang 5210 vom ODER-Verknüpfungsglied 209 den Zustand 0 oder A US annehmen, und das UND-Verknüpfungsglied 206 wird das Aussenden eines Schreibimpulses 5205 selbst dann verhindern, wenn zusätzliche zurückgewiesene Zeichen erfaßt werden. Danach verbleiben die Flipflop-Schaltungen 207 und 208 in ihrem Setz-Zustand (F i g. 5).

F i g. 5 und 6 zeigen danach deutlich die Einzelheiten der Verknüpfungsschaltung 104 und der Einstellschaltung 116.

Nach Fig.4 werden die Zwischenspeicher 118 und 120 zunächst auf »0« rückgesetzt und beim Auftreten der Signale 519 und 5 21 auf diese Werte gesetzt, um diese Werte beizubehalten. Auf diese Weise werden die Koeffizienten der Koeffizientenreihen II und III entsprechend einer das erste zurückgewiesene Zeichen enthaltenden Ordnung gespeichert. Der Inhalt der Koeffizienten wird jeweils den Ausgängen 523 und 525 geliefert. Auf ähnliche Weise werden die Koeffizienten der Koeffizientenreihen II und III f\ entsprechend dem zweiten zurückgewiesenen Zeichen ^ jeweils in den Zwischenspeichern 119 und 121 gespeichert. Ein Komplement-Verknüpfungsglied 122 umfaßt eine Verknüpfungsmatrix-Schaltung, die als Antwort auf das Signal 524 ein Signal entsprechend dem Komplement von 11 dieses Signal (hiernach als das Komplement-Signal bezeichnet) an einen Ausgangsleiter 527 liefert. Eine Additionsspeicherschaltung 124 berechnet die Summe der Signale 523 und 527 als Antwort auf einen Zeitsteuerimpuls P15, speichert die Summe zeitweilig und liefert die Summe dann als Signal an den Ausgang 529. Ein inverses Verknüpfungsglied

126 umfaßt eine Verknüpfungsmatrix, die einen Ausgang 536 eines dem inversen Wert des durch das Signal 529 dargestellten Zeichens entsprechenden Signals liefert (hiernach als inverses Signal bezeichnet). Solange sich jedoch das Signal 529 im Zustand »0« befindet, liefert das inverse Verknüpfungsglied 126 ein Signal »0« einem Leiter 536 als inverses Signal, während es zur gleichen Zeit ein Signal EIN dem Ausgangsleiter 535 liefert Zwischenspeicher 120 und 121, Komplement-Verknüpfungsglied 123, Additionsspeicherschaltung 125 und inverses Verknüpfungsglied

127 weisen die gleichen Funktionen wie oben für 521 und 5 22 auf.

Als Antwort auf einen Zeitsteuerimpuls PA erhält die Additionsspeicherschaltung 107 die Summe des Ausgangs 54 und des Ausgangs 58 des Inhalts ihres eigenen Speichers und speichert dann diese Summe wieder in ihrem eigenen Speicher, der zuvor auf »0« rückgesetzt wird. Aus diesem Grund werden Summen der Signale 54 aufeinanderfolgend gespeichert, und dieser Inhalt wird an den Ausgang B 8 geliefert

Eine Multiplikationsspeicherschaltung 105 berechnet das Produkt der Signale 54 und 52 als Antwort auf einen Zeitsteuerimpuls P 2 und speichert das Produkt im eigenen Zwischenspeicher, dessen Inhalt an den Ausgang P 6 geliefert wird. Als Antwort auf einen Zeitsteuerimpuls P5 berechnet eine Additionsspeicherschaltung 108 die Summe des Signals 56 und des Ausgangs B 9 ihres eigenen Speichers und speichert die Summe wieder im eigenen Zwischenspeicher, der zuvor auf »0« rückgesetzt wird. Beim Betrieb der Multiplikationsspeicherschaltung 105 und der Additionsspeicher-

schaltung 108 werden die Summen der in der Koeffizientenspeicherschaltung 102 enthaltenen Koeffizientenreihen Il und der Zahlenreihe in dem Pufferspeicher 101 aufeinanderfolgend im Zwischenspeicher der Additionsspeicherschaltung 108 gespeichert.

Als Antwort auf einen Zeitsteuerimpuls P 7 berechnet eine Multiplikationsspeicherschaltung 110 das Produkt der Signale 527 und 58, speichert die Produkte zeitweilig und liefert den Inhalt an den Ausgang β 11. Als Antwort auf einen Zeitsteuerimpuls P 9 berechnet ι ο eine Additionsspeicherschaltung 112 die Summe der Signale 59 und SIl, speichert das Berechnungsergebnis zeitweilig und liefert den Inhalt an einen Ausgang B13. Auf ähnliche Weise berechnet eine Multiplikationsspeicherschaltung 114 als Antwort auf einen Zeitsteuerimpuls Pll das Produkt der Signale B36 und B13, speichert das Berechnungsergebnis zeitweilig und liefert den Inhalt an einen Ausgang B15.

Eine Multiplikationsspeicherschaltung 106, eine Additionsspeicherschaltung 109, eine Multiplikationsspeicherschaltung 111, eine Additionsspeicherschaltung 113 und eine Multiplikationsspeicherschaltung 115 liefern identische Funktionen für die Ausgänge B 3, B 7, S10, B12, B14, B 28 und S 38, wie die Schaltelemente 105,108,110,112 und 114.

Als Antwort auf einen Zeitsteuerimpuls P13 vergleicht eine Komparatorschaltung 129 den Ausgang S15 der Multiplikationsspeicherschaltung 114 und den Ausgang B16 der Multiplikationsspeicherschaltung 115, um ein Signal an einen Ausgangsleiter B 57 zu senden, wenn die Ausgänge S15 und B16 übereinstimmen, während gleichzeitig der Ausgang 531 in den Zustand A US geschaltet wird. Wenn dagegen die Signale nicht übereinstimmen, liefert die Komparatorschaltung 129 ein Signal EIN an den Ausgangsleiter B 31. Wenn die Komparatorschaltung 129 jedoch ein Signal EIN entweder vom Ausgang S 35 oder vom Ausgang B 37 empfängt, wird das Signal B16 oder B15 direkt an den Ausgangsleiter S 57 geleitet, ohne daß ein Vergleich dieser Signale vorgenommen wird.

Fig.7 zeigt Einzelheiten der Komparatorschaltung 129 nach F ig. 4.

Eingangsklemmen A 202 und A 203 empfangen jeweils die binären Signale B15 und B16 nach F i g. 4 als Eingangssignale. Eine UND-Schaltungsgruppe 215 erfaßt die beiden an den Eingangsklemmen A 202 und A 203 anliegenden Signale entsprechender Ordnungen hinsichtlich ihres Zustandes, ob er gleich 1 ist oder nicht. Eine ODER-Schaltungsgruppe 216 und eine Inverter-Schaltungsgruppe 217 erfassen die beiden an den Eingangsklemmen A TSfI und A 203 anliegenden Signale entsprechender Ordnungen hinsichtlich ihres Zustandes, ob er gleich 0 ist oder nicht Eine weitere ODER-Schaltungsgruppe 218 erhält die Ausgangssignale von der UND-Schaltungsgruppe 215 und der Inverter-Schaltungsgruppe 217, um einen Zustand 1 als Ausgangssignal zu liefern, wenn entweder eine der Schaltungsgruppen 215 und 217 sich im Zustand EIN befindet oder die Signale der entsprechenden Signale an den Eingangsklemmen A 202 und A 203 miteinander übereinstimmen, eo Eine UND-Schaltung 219 läßt einen Ausgang B 216 einen Zustand EIN annehmen, wenn alle Ausgangssignale von der ODER-Schaltungsgruppe 218 sich im Zustand 1 befinden. Daher befindet sich der Ausgang S 216 im Zustand EIN, wenn die Eingangssignale an den Eingangsklemmen A 202 und A 203 genau übereinstimmen. Das Signal B 216 wird durch eine Inverterschaltung 220 invertiert, die ein Ausgangssignal S 217 liefert, das dem Ausgangssignal .831 der Komparatorschaltung 129 nach F i g. 4 liefert.

Eine Eingangsklemme A 204 erhält das Ausgangssignal B 37 der inversen Verknüpfungsschaltung 127 nach F i g. 4. Wenn das Ausgangssignal B 37 sich im Zustand EIN oder 1 befindet, dann wird das Ausgangssignal 5218' infolge einer Inverterschaltung 221 in den Zustand 0 geschaltet. Eine UND-Schaltungsgruppe 222 steuert die Signale von Eingangsklemmen A 203 unter der Kontrolle des Ausgangssignals S 218'. Wenn das Ausgangssignal B 218' sich im Zustand 0 befindet, dann werden alle Ausgangssignale 0.

Eine Eingangsklemme A 205 erhält ein Ausgangssignal 535 von dem inversen Verknüpfungsglied 126 nach Fig.4. Eine Inverterschaltung 223 und eine UND-Schaltungsgruppe 224 wirken auf die Eingangsklemmen A 202 auf die gleiche Weise ein wie die Inverterschaltung 221 und die UND-Schaltungsgruppe 222. Eine ODER-Schaltungsgruppe 225 liefert ein Ausgangssignal 5218, indem die Ausgangssignale der Ordnungen,'die den UN D-Schaltungsgruppen 222 und 224 jeweils entsprechen, einer ODER-Funktion unterworfen werden.

Mit der oben beschriebenen Schaltungsanordnung wird das Ausgangssignal S 218 von den Eingangsklemmen A 202 dann erhalten, wenn sich das Signal an der Eingangsklemme A 204 im Zustand EflVund das an der Eingangsklemme A 205 im Zustand AUS befindet, während im umgekehrten Fall das Ausgangssignal B 218 von den Eingangsklemmen A 203 erhalten wird. Wenn die Eingangssignale an den Eingangsklemmen A 204 und Λ 205 sich beide im Zustand A US befinden, dann wird das gleiche Signal als Eingangssignal erhalten, und zwar als Ausgangssignal B 218, wenn die Eingangssignale von den Eingangsklemmen A 202 und A 203 miteinander übereinstimmen.

Danach liefert die in F i g. 7 gezeigte Schaltung alle Funktionen der Komparatorschaltung 129 nach F i g. 4. Dabei besteht bei geeigneter Auswahl der Koeffizientenreihen II und IH keine Möglichkeit, daß die Ausgänge 535 und 537 gleichzeitig Signale JEßVliefern. Das Komplement-Verknüpfungsglied 128 liefert ein Komplementärsignal des Ausgangssignals 58 der Additionsspeicherschaltung 107 an den Ausgangsleiter 533. Als Antwort auf einen Zeitsteuerimpuls P14 berechnet eine Additionsspeicherschaltung 130 die Summe der Signale 557 und 533, speichert diese Summe zeitweilig und liefert den Inhalt an einen Ausgangsleiter 558. Komplement-Verknüpfungsglieder 150 und 151 liefern jeweils Komplementärsignale der Ausgangssignale 557 und 558 an die Leiter 532 und 5 34.

Die Arbeitsweise der oben beschriebenen Schaltungsanordnung soll nun anhand der oben angegebenen Beispiele beschrieben werden.

(1) Aufarbeitung eines zurückgewiesenen Zeichens

Es sei angenommen, daß das Zeichen 4 in der dritten Ordnung in der in Tabelle 6 gezeigten Zahlenreihe zurückgewiesen und durch χ dargestellt wird. Bei Verwendung der Koeffizientenreihe II kann der Wert für χ anhand der folgenden Gleichung

3,x=ll -(I-6+ 2-3+ 4-9-1-...-I-6-5+ 3) mod 11.

(21)

In diesem Falle wird zuerst die zurückgewiesene Ordnung der Ausgangszeichenreihe des Pufferspeichers

809 538/3

101 mit Hilfe der Verknüpfungsschaltung 104 nach Fig.4 erfaßt. Daraufhin wird der Koeffizient 3 des Ausgangs der Koeffizientenschaltung 102 entsprechend dieser Ordnung im Zwischenspeicher 118 infolge der Einstellschaltung 116 gespeichert. Gleichzeitig wird damit der entsprechende Koeffizient der Koeffizientenschaltung 103 in dem Zwischenspeicher 120 gespeichert. Das zurückgewiesene Zeichen in der Zeichenreihe aus dem Pufferspeicher 101 wird durch 0 infolge der Verknüpfungsschaltung 104 ersetzt und an die Additionsspeicherschaltung 107 und Multiplikationsspeicherschaltung 105 geliefert. Die Multiplikationsspeicherschaltung 105 erhält gleichzeitig ein Ausgangssignal von der Koeffizientenschaltung 102, um eine Multiplikation mit der Zeichenreihe hervorzurufen, während die Multiplikationsergebnisse aufeinanderfolgend an die Additionsspeicherschaltung 108 abgegeben werden, die daraus die Gewichtssumme unter Verwendung von 11 als Modul berechnet.

Auf diese Weise arbeiten die Multiplikationsspeicherschaltung 105 und die Additionsspeicherschaltung 108 zusammen, um die Gewichtssumme der Zeichenreihe und der Koeffizientenreihe II aus dem Pufferspeicher 101 zu berechnen, die in der Klammer auf der rechten Seite der Gleichung (21) gezeigt ist. Dieses Ergebnis wird an eine andere Additionsspeicherschaltung 112 geliefert, die gleichzeitig das Ausgangssignal der Multiplikationsspeicherschaltung 110 erhält, die das Produkt des Inhalts der Additionsspeicherschaltung 107 und des Inhalts des Zwischenspeichers 119 berechnet, der über das Komplement-Verknüpfungsglied 122 geliefert wird. Jedoch befindet sich dieses Ausgangssignal im Zustand Null, weil der Inhalt des Zwischenspeichers 119 Null ist. Infolgedessen erscheint das Ausgangssignal der Additionsspeicherschaltung 108 direkt am Ausgang der Additionsspeicherschaltung 112, die gleich der rechten Seite der Gleichung (21) entspricht.

Das Ausgangssignal von der Additionsspeicherschaltung 112 wird an die Multiplikationsspeicherschaltung 114 geliefert. Auf der anderen Seite wird der Inhalt »3« des Zwischenspeichers 118 dem Komplement »0« des Zwischenspeichers 119 infolge der Additionsspeicherschaltung 124 hinzugefügt. Das Additionsergebnis wird mit Hilfe des inversen Verknüpfungsgliedes 126 (in diesem Fall stellt auch der inverse Wert den Wert dar, der durch Verwendung von 11 als Modul erzielt wird, d. h., der inverse Wert von 3 ist 4, wie in Tabelle 7 gezeigt ist), in den inversen Wert umgewandelt. Der umgewandelte Reziprokwert wird der Multiplikationsspeicherschaltung 114 geliefert. Demgemäß erscheint das Ausgangssignal der Multiplikationsspeicherschaltung 114 als Quotient, der dadurch erhalten wird, daß der Teil auf der rechten Seite der Gleichung (21) durch 3 geteilt wird, oder der Wert von λ-selbst.

Auf ähnliche Weise kann das zurückgewiesene Zeichen χ aus der Koeffizientenreihe III mit einem Schaltungssystem berechnet werden, das die Koeffizientenschaltung 103, die Multiplikationsspeicherwerke 106, 111 und 115 und die Additionsspeicherschaltungen 109 und 113 umfassen. Die mit diesen beiden Systemen berechneten Ergebnisse werden mit der Komparatorschaltung 129 verglichen, und wenn beide Werte übereinstimmen, werden sie an den Ausgangsleiter 532 über ein Komplement-Verknüpfungsglied 150 geliefert. Wenn dagegen die beiden Werte nicht übereinstimmen, dann wird ein Ausgangssignal EIN an dem anderen Ausgangsleiter B 31 der Komparatorschaltung 129 hervorgerufen. In diesem Fall kann angezeigt werden, daß ein Fehler in der Ausgangszahlenreihe vom Pufferspeicher 101 vorhanden ist, und zwar zusätzlich zu zurückgewiesenen Zeichen.

(2) Aufarbeitung
von zwei zurückgewiesenen Zeichen

ίο Wenn die zurückgewiesenen Zeichen jeweils mit χ und y bezeichnet werden, wie oben beschrieben, dann wird der Wert auf der rechten Seite der Gleichung (8) am Ausgang 58 der Additionsspeicherschaltung 107 nach Fig.4 und der Wert auf der rechten Seite der

is Gleichung (9) am Ausgang 59 der Additionsspeicherschaltung 108 erhalten. Die Koeffizienten 1 und 6 der Koeffizientenreihe II der χ und /enthaltenden Ordnung werden in den Zwischenspeichern 118 und 119 gespeichert. Der Koeffizient 6 wird in ein Komplement — 6 (= 5) mit Hilfe des Komplement-Verknüpfungsgliedes 122 umgewandelt, und dieses Komplement wird mit dem Ausgang 58 mit Hilfe der Multiplikationsspeicherschaltung 110 multipliziert Das wird dadurch bewerkstelligt, daß beide Seiten der Gleichung (8) mit - 6 (= 5) _-■ multipliziert werden. Dann werden der Ausgang der I, Multiplikationsspeicherschaltung 110 und der Ausgang der Additionsspeicherschaltung 108 mit Hilfe der Additionsspeicherschaltung 112 addiert, und der Inhalt des Zwischenspeichers 118 und der Ausgang des

jo Komplement-Verknüpfungsgliedes 122 werden mit Hilfe der Additionsspeicherschaltung 124 addiert. Dadurch wird die Gleichung (9) von der Gleichung (8) subtrahiert. Das inverse Verknüpfungsglied 126 liefert einen inversen Wert der Differenz der Koeffizienten, die dadurch erhalten werden, daß die linke Seite der Gleichung (9) von der der Gleichung (8) subtrahiert wird, und das Ergebnis wird mit dem Ausgang von der Additionsspeicherschaltung 112 mit Hilfe der Multiplikationsspeicherschaltung 114 multipliziert Demzufolge wird der Wert von χ am Ausgang 515 der Multiplikationsspeicherschaltung 114 erhalten.

Die Koeffizienten der Koeffizientenreihe III entsprechend den χ und y enthaltenden Ordnungen werden in den Zwischenspeichern 120 und 121 gespeichert, und eine ähnliche Gleichung ersten Grades, ähnlich der oben beschriebenen, wird verarbeitet, indem jeweils der Inhalt der Zwischenspeicher 120 und 121 und der Inhalt der Additionsspeicherschaltung 109 verwendet wird, und der so erhaltene Wert für χ erscheint am Ausgang der Multiplikationsspeicherschaltung 115. Die Werte von χ werden mit Hilfe der Komparatorschaltung 129 verglichen, und wenn sie übereinstimmen, dann werden ihre Werte als Ausgangssignale über ein Komplement-Verknüpfungsglied 150 abgegeben, das vorgesehen ist, um positive und negative Zeichen während der Operation einzustellen. Der Wert für y wird am Ausgang 534 erhalten, indem der Wert von χ zum Komplement des Inhalts der Additionsspeicherschaltung 107 hinzugefügt wird.

(3) Erfassen von Fehlern,
wenn ein oder zwei Zeichen zurückgewiesen werden

b5 In diesem Fall sind die Ausgangssignale B17 und 518 der Einstellschaltung 116 nach Fig.4 beide Null, während die Ausgangssignale der Multiplikationsspeicherschaltungen 114 und 115 nicht übereinstimmen.

Demzufolge nimmt das Ausgangssignal 531 der Die oben beschriebene Anordnung liefert die in

Komparatorschaltung 129 den Zustand Λ i/5 an, um auf Tabelle 12 gezeigten Ausgänge, wenn die oben bediese Weise anzuzeigen, daß ein Fehler vorhanden ist. schriebene Operation durchgeführt ist.

Tabelle 12

Ausgangsbedingung B17 ßl8 5 31 5 8 B 9 Ä10 B 23 B 25 B 24 B 26 B 32 B 34

Zurückgewiesenes Zeichen:
keines AUS EIN AUS I mn ο ο ο ο ο ο

Zurückgewiesenes Zeichen:
eins AUS AUS AUS I m n

Zurückgewiesenes Zeichen:
zwei AUS AUS AUS I m η

Zurückgewiesenes Zeichen

und Fehler

AUS AUS EIN I

Zurückgewiesenes Zeichen:
mehr als drei EIN AUS * /

In dieser Tabelle stellt 1 die Gewichtssumme der numerischen Werte aller ausgelesenen Zeichenreihen unter Verwendung von 11 als Modul dar, m die Gewichtssumme der Koeffizienten der Koeffizienten der Koeffizientenreihe II ebenfalls unter Verwendung von 11 als Modul, η die Gewichtssumme der Koeffizienten der Koeffizientenreihe III, auch unter Verwendung von 11 als Modul, während a und c jeweils die Werte der Koeffizienten der Koeffizientenreihe II und III an Stellen darstellen, die den Ordnungen entsprechen, die das erste nicht eindeutig erkennbare Zeichen enthalten, wohingegen b und d jeweils Werte der Koeffizienten der Koeffizientenreihe II und III an Stellen darstellen, die den Ordnungen entsprechen, die das zweite zurückgewiesene Zeichen enthalten; χ stellt den numerischen Wert an der Stelle dar, die das erste zurückgewiesene Zeichen enthält, das aufgearbeitet wurde, und y den numerischen Wert an der Stelle, die das zweite zurückgewiesene Zeichen enthält. Ein Symbol * stellt Signale keiner besonderen Bedeutung dar, die in diesem System nicht verwendet werden. Wenn das Signal B17 sich im Zustand JEWbefindet, sind zurückgewiesene Zeichen an mehr als drei Stellen vorhanden, so daß eine solche Bedingung nicht zum Aufarbeiten von Zeichen erfüllt werden kann, und die Eingangszeichenreihe wird insgesamt zurückgewiesen. Wenn das Signal B18 sich im Zustand EIN befindet, dann liegt kein zurückgewiesenes Zeichen vor, und wenn kein Fehler von einem noch weiter unten zu beschreibenden Fehlerdetektor erfaßt wurde, dann werden alle Zeichenreihen angenommen. Wenn weiter das Signal 531 sich im Zustand EIN befindet, dann treten ein zurückgewiesenes Zeichen und ein Fehler gleichzeitig auf, und da diese Zeichenreihe nicht aufgearbeitet werden kann, wird die Zeichenreihe zurückgewiesen. In dem Fall, in dem alle Signale B17, B18 und B 31 sich im Zustand A US befinden, bedeutet dies, daß die zurückgewiesenen Zeichen aufgearbeitet werden können, so daß die Signale B 32 und 534 in eine entsprechende Stelle in der Ordnung der Zeichenreihe, m η

m η

ο ο

b d

b d

b d

35

40

45

50

55 die durch Signale B 23, 524, B 25 und 526 infolge der Schaltungsanordnung nach Fig.8 bestimmt wird, eingesetzt werden. In diesem Fall, wenn die Anzahl zurückgewiesener Zeichen lediglich eins ist, dann sind beide Signale 524 und 526 Null, so daß keine entsprechende Ordnungsstelle vorhanden ist und ein Einsetzen des Signals 534 nicht möglich ist Wenn das Signal 518 sich im Zustand EIN befindet, dann wird der Fehler mit Hilfe eines Fehlerdetektors erfaßt, der im folgenden beschrieben wird.

F i g. 9 zeigt den Fehlerdetektor, bei den Eingangsklemmen A 2, A 3 und A 4 mit den Ausgängen 58, 59 und 510 der Additionsspeicherschaltungen 107, 108, 109 jeweils verbunden sind. Als Antwort auf einen Zeitsteuerimpuls P19 liefert eine Null-Komparatorschaltung 134 ein Signal EIN an den Ausgangsleiter 542, wenn alle Signale 58, 59 und 510 »0« sind, und liefert ein Signal EIN an den Ausgangsleiter 543, wenn das Signal 58 »0« ist und entweder eines der beiden Signale 59 und 510 nicht »0« ist, während die Schaltung ein Signal AUS an die Ausgangsleiter 542 und 543 unter anderen Bedingungen als in den beiden oben beschriebenen Fällen liefert. Ein inverses Verknüpfungsglied 131 liefert einen inversen Wert des Ausgangssignals 58 an einen Ausgangsleiter 539. Eine Multiplikationsspeicherschaltung 132 erhält ein Produkt der Signale 539 und 59 als Antwort auf einen Zeitsteuerimpuls P17, speichert dieses Produkt zeitweilig und liefert den Inhalt an einen Ausgangsleiter 559. Eine andere Multiplikationsspeicherschaltung 133 .ührt eine identische Funktion bei den Signalen 539 und 510 aus und liefert die Ausgangssignale an einen Ausgangsleiter 560. Ein Leiter 544 ist lediglich eine Verlängerung des Leiters 58, um auf diese Weise den Inhalt der Additionsspeicherschaltung 107 darzustellen. Komplement-Verknüpfungsglieder 152 und 153 liefern jeweils Komplementär-Signale der Signale 559 und 560 an Leiter 540 und 541. Schließlich werden die in Tabelle 13 gezeigten Ergebnisse erhalten.

Tabelle 13	B 42	5 43	5 40	5 41	544	(518)
Ausgangsbedingung	EIN	AUS	0	0	0	(EIN)
Kein Fehler	AUS	AUS	P	Q	dx	(EIN)
Ein Fehler	AUS	EIN	*	*	*	(EIN)
Zwei oder mehr Fehler

Unter der Bedingung, bei der B18 sich im Zustand £7iVbefindet, falls 542 im Zustand EIN'ist, dann ist kein Fehler vorhanden, während wenn B 43 im Zustand EIN ist, dann sind mehr als zwei Fehler vorhanden, die nicht korrigiert werden können. Wenn dagegen beide Signale B 42 und B 43 sich im Zustand A US befinden, dann ist ein Fehler vorhanden, so daß der Koeffizient ρ der Koeffizientenreihe II entsprechend der Stelle des Fehlers durch 540 gegeben ist, während der Koeffizient q der Koeffizientenreihe III entsprechend der Stelle des Fehlers durch 541 gegeben ist, und die Differenz dxder durch den Fehler veränderten numerischen Werte durch 5 44 gegeben ist.

F i g. 8 zeigt eine Vorrichtung zum Lesen zurückgewiesener Zeichen, die erfaßt wurden und durch die oben beschriebene Vorrichtung aufzuarbeiten sind. Ein Signal 54 wird in einem Pufferspeicher 135 über eine Klemme A 5 synchron mit einem Zeitsteuerimpuls P 20 gespeichert. Insbesondere werden alle ausgelesenen Zeichenreihen mit der Ausnahme gespeichert, daß das zurückgewiesene Zeichen durch »0« ersetzt wurde. Koeffizientenschaltungen 136 und 137 erzeugen Koeffizienten entsprechend den jeweiligen Ordnungen. Dieselben Bedingungen können mit den Koeffizientenschaltungen 102 und 103 nach F i g. 4 erhalten werden. Wenn sich die Ausgangssignale 517, 518 und 531 in ihrem Zustand A US befinden, dann werden die Inhalte der Zwischenspeicher 118, 119, 120, 121 und die Ausgangssignale 532 und 534 in Zwischenspeichern 142, 143, 144, 145, 146 und 147 jeweils gespeichert, während wenn das Ausgangssignal 518 sich im Zustand EIN befindet und die Ausgangssignale 542 und 543 im Zustand AUS sind, dann werden die Ausgangssignale 540 gleich p, 541 gleich gund 544 gleich dx jeweils in diesen Zwischenspeichern eingeschrieben. Wenn die Ausgangssignale B17,518,531,542 und 543 die oben beschriebenen Bedingungen nicht erfüllen, dann wird keine Korrektur durchgeführt, und die in F i g. 8 gezeigte Schaltung arbeitet nicht. Vom Pufferspeicher 135 und den Koeffizientenschaltungen 136 und 137 werden jeweils Ausgangssignale 545, 546 und 547 als Antwort auf einen Zeitsteuerimpuls .P 20 geliefert, der in einer Anzahl entsprechend der Anzahl der Ordnungen der Zeichenreihen erzeugt wird. Eine Koeffizienten-Komparatorschaltung 141 vergleicht die Ausgangssignale 546 und 551 mit den Ausgangssignalen 547 und 552, um zu bestimmen, ob die Signale gleich sind oder nicht. Wenn beide Signalpaare gleich sind oder wenn sie mit den Koeffizienten der Ordnung übereinstimmen, die a und b oder cund ti oder ρ und q erhalten hat, dann wird die Koeffizienten-Komparatorschaltung 141 ein Signal EIN an den Ausgangsleiter 550 liefern und einen Schiebeimpuls an den Ausgangsleiter 553 senden. Wenn ein Signalpaar oder beide Signalpaare nicht übereinstimmen, dann wird die Koeffizienten-Komparatorschaltung 141 das Ausgangssignal 550 in den Zustand AUS schalten und kein Signal an den Ausgangsleiter 5 53 senden. Ein Verknüpfungsglied 138 läßt ein Signal auf dem Ausgangsleiter 545 zum Ausgangsleiter 548 hindurch, wenn das Ausgangssignal 550 sich im Zustand A US befindet, und läßt ein Signal vom Ausgangsleiter 545 zum Ausgangsleiter 549 hindurch, wenn der Ausgangsleiter 550 sich im Zustand £Wbefindet.

F i g. 10 zeigt Einzelheiten der Koeffizienten-Kompa- ts ratorschaltung 141 nach F i g. 8. Eingangsanschlußgruppen A 206, A 207, A 208 und A 209 erhalten jeweils die Ausgangssignale 546, 551, 547 und 552 nach Fig.8.

Komparatorschaltungen 226 und 227 sind identisch denen, die die UN D-Verknüpfungsglieder 215 und 219, die ODER-Verknüpfungsglieder 216 und 218 und die Inverterschaltung 207 nach F i g. 7 umfassen. Diese Komparatorschaltungen schalten das Ausgangssignal 5219 in den Zustand EIN, wenn die Ausgangssignale von den Eingangsanschlußgruppen A 206 und A 207 miteinander übereinstimmen, während das Ausgangssignal 5219 in den Zustand A US geschaltet wird, wenn diese Eingangsanschlußgruppen nicht übereinstimmen. Auf ähnliche Weise wird das Ausgangssignal 5220 in den Zustand EIN geschaltet, wenn die Signale von den Eingangsanschlußgruppen A 208 und A 209 miteinander übereinstimmen, während das Ausgangssignal 5 220 in den Zustand AUS geschaltet wird, wenn diese Eingangsanschlußgruppen nicht übereinstimmen, wobei die Koeffizienten verglichen werden. Ein UND-Verknüpfungsglied 228 schaltet ein Ausgangssignal 5221 in den Zustand EIN, wenn sich die Ausgangssignale 5219 und 5220 beide im Zustand EIN befinden. Das Ausgangssignal 5 221 wird an einen Setzanschluß einer Flipflop-Schaltung 230 geliefert, während ein mit Hilfe einer Inverterschaltung 229 invertiertes Signal an einen Rücksetzanschluß der Flipflop-Schaltung 230 geliefert wird. Wenn ein Schreibimpuls vom Eingangsanschluß A 210 empfangen wird, dann wird die Flipflop-Schaltung 230 in den Zustand EIN oder A US entsprechend dem Zustand EIN oder AUS des Signals 5221 gesetzt, um das Ausgangssignal an einen Ausgangsleiter 5222 zu liefern. Als Schreibimpuls kann ein Signal verwendet werden, das gegenüber dem Zeitsteuerimpuls P20 durch eine Periode verzögert ist, die der Verzögerung in der Arbeitsweise der Koeffizientenschaltung 136 oder 137 und der Komparatorschaltung 226 oder 227 nach F i g. 8 entspricht. Eine UND-Verknüpfungsschaltung 231 verknüpft das Ausgangssignal 5221 und den Schreibimpuls vom Eingangsanschluß A 210, um ein Ausgangssignal 5223 zu liefern. Die Ausgangssignale 5222 und 5223 entsprechen jeweils den Ausgangssignalen 550 und 553 nach Fig.8. Auf diese Weise liefert die in Fig. 10 gezeigte Schaltung die Funktion der Koeffizienten-Komparatorschaltung nach F i g. 8.

Weiter ist in Fig.8 ein Verknüpfungsglied 140 gezeigt, das das Ausgangssignal von 555 nach 556 hindurchläßt, wenn das Ausgangssignal 550 sich im Zustand AUS befindet, und das Ausgangssignal von 557 nach 556 hindurchläßt, wenn sich das Ausgangssignal 550 im Zustand EIN befindet. Eine Additionsspeicherschaltung 148 berechnet die Summe der Signale 549 und 554 als Antwort auf einen Zeitsteuerimpuls P21, speichert die berechnete Summe zeitweilig und liefert den Inhalt an den Ausgangsleiter 557. Auf diese Weise wird ein korrigierter numerischer Wert als Signal an den Ausgangsleiter 557 gesendet Die Korrektur eines Fehlers kann dadurch durchgeführt werden, indem der Differenzwert dx zum ursprünglichen Wert hinzugefügt wird. Insofern das nicht eindeutig erkennbare Zeichen auf »0« gesetzt wurde, resultiert eine Addition des Wertes χ oder y in der Übertragung von χ und y ohne jede Änderung. Ein Zwischenspeicher 139 ist vorgesehen, um einen Synchronismus mit der Koeffizienten-Komparatorschaltung 141 und das Signal auf den Ausgangsleiter 548 aufrechtzuerhalten und es an den Ausgangsleiter 555 als einen Ausgang zu liefern. Infolge eines von der Komparatorschaltung 141 gelieferten Schiebeimpulses 553 wird der Inhalt eines Zwischenspeichers 143 an einen Zwischenspeicher 142 übertragen, während zur gleichen Zeit die Inhalte der

Zwischenspeicher 145 und 147 jeweils die Zwischenspeicher 144 und 146 übertragen werden. Auf diese Weise werden zuerst, während die Signale der numerischen Werte des ersten korrigierten Zeichens in den Zwischenspeichern 142,144 und 146 aufrechterhalten werden, wenn eine Korrektur durchgeführt wird, die Signale der numerischen Werte des zweiten korrigierten Zeichens in die Zwischenspeicher 143, 145 und 147 übertragen. Aus diesem Grunde werden die Signale der korrigierten Zeichenreihe aufeinanderfolgend dem Ausgangsleiter 556 geliefert und diese Signale an einen Ausgangspufferspeicher 149 unter der Kontrolle eines Zeitsteuerimpulses P 22 abgegeben. Wenn alle Zeichenreihen abgegeben und wenn also die Inhalte der Zwischenspeicher 144 und 142 jeweils »0« sind, dann kann festgestellt werden, daß die Kombination von ρ und q, die vom Fehlerdetektor berechnet wurde, nicht in der Kombination der Koeffizientenreihen II und III vorhanden ist, da mehr als zwei Fehler in den Zeichenreihen nicht korrigiert werden können, und daher muß die Eingangszeichenreihe zurückgewiesen werden.
Aus der vorhergehenden Beschreibung geht hervor, daß entsprechend der Erfindung eine Codeprüfanordnung angegeben wird, die in der Lage ist, Fehler zu erfassen und zu korrigieren und zurückgewiesene Zeichen in Dezimalzahlenreihen aufzuarbeiten. In der oben angegebenen Anordnung kann ein Teil oder der

ίο Pufferspeicher insgesamt herkömmlich verwendet werden, wenn er entsprechend der Zeit mit Hilfe eines Ringzählers oder dergleichen geschaltet wird. Weiter kann eine Vielzahl der Addierer und Multiplizierer verwendet werden, die parallel mit einer oder allen

is Additionsspeicherschaltungen und Multiplikationsspeicherschaltungen betrieben werden können. Die oben beschriebene Anordnung kann auch auf ^-Systeme (wobei η eine ganze Zahl ist) ohne jede grundlegende Änderung übertragen werden.

Hierzu 9 Blatt Zeichnungen

809 538/

ZEICHNUNGEN BLATT 1

ι O-

JTJ ι/)

Nummer: 15 49105

Int. CI.2: G 06 F 11/12

Bekanntmachungstag: 21. September 1978

"zwischenspeicher

FIG. I

Zeifgeber-

schalf-

/4

/f ioef2_~

Claims (1)

1. F i g. 8 ein Blockdiagramm einer Vorrichtung für das Aufarbeiten von nicht eindeutig erkennbaren Codezeichen nach der Erfindung,

   F i g. 9 ein Blockdiagramm einer Fehlerkorrektureinrichtung nach der Erfindung und

   Fig. 10 ein Blockdiagramm der Komparatorschal-

   Tabelle 1 1 2 3 4 5 6 7 ί 10 11 12 13 14 15 Ordnung 6 3 4 9 2 2 0 8 8 3 6 6 Zahlenreihe 3 9 9 0 6

   tung nach F i g. 8.

   Das Prinzip der neuartigen Codeprüfanordnung soll an einem Beispiel erläutert werden, bei dem eine Zeile aus einem Abschnitt einer Information mit einer Reihe aus 15 Dezimalzahlen besteht, wie in Tabelle 1 dargestellt ist.

   15

   20

   Bei dem herkömmlichen Paritäts-Prüfsystem für binäre Reihen wird »1« oder »0« als redundante Prüfbits zu den Reihen addiert, und zwar je nachdem, ob die die Information enthaltende Zahl »1« gerade oder ungerade ist Dies entspricht der Berechnung einer Summe numerischer Werte »0« und »1« in der binären Reihe durch Verwendung von 2 als Modul. Diese Methode kann auf den Fall eines Dezimalsystems ausgedehnt werden, bei dem als Prüfziffer ein zehntes Komplement einer Summe (der Rest wird durch Teilung der Summe durch 10 erhalten) jeweiliger numerischer Werte einer Zeile unter Verwendung von 10 als Modul gewählt wird. In Tabelle 1 ist die 16. Ordnung die Prüf ziffer. Da die Summe der numerischen Werte der Zeilenreihe von der ersten bis zur fünfzehnten Ordnung 72 ist, ergibt sich für die Berechnung dieses Wertes unter Verwendung von 10 als Modul gleich 2, und das Komplement von 10 für 2 ist 8, was in der letzten Spalte der Tabelle 1 dargestellt ist Die Summe der Gesamtwerte einschließlich der erhaltenen Prüfziffer wäre bei der Verwendung von 10

   als Modul ein vielfaches von 10 oder 0. Beim Auftreten eines Fehlers in einem Teil dieser Zahlenreihe wäre die Summe aller Zahlen bei Verwendung von 10 als Modul nicht 0, so daß es möglich wird, einen solchen Fehler zu erfassen. Da es in diesem Falle jedoch nicht möglich ist, die Lage fehlerhafter Zahlen aufzuspüren, ist deren Korrektur unmöglich. In dem Falle, daß irgendeine der Zahlen in einer Reihe nicht erkannt werden kann und zurückgewiesen wird, aber deren Lage erfaßt werden kann, ist es möglich, die Zahl aufzuarbeiten, da das Komplement der Summe aller numerischen Werte mit Ausnahme der erhaltenen zurückgewiesenen Zahl unter Verwendung von 10 als Modul die Zahl darstellt, die zurückgewiesen ist. Tabelle 2 zeigt ein Beispiel, bei dem die Zahl der 9. Ordnung zurückgewiesen ist und die Summe aller Zahlen mit Ausnahme der Zahl dieser Ordnung 74 ist. Da der Wert von 74 unter Verwendung von 10 als Modul dem Wert 4 entspricht und das Komplement zu 10 gleich 6 ist, entspricht der Wert 6 der zu bestimmenden Zahl der 9. Ordnung.

   Tabelle 2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Ordnung 6 3 4 9 2 2 9 0 9 0 8 8 3 6 6 8 Zahlenreihe

   Die obige Beschreibung bezieht sich auf ein zurückgewiesene Zahl aufzuarbeiten, muß die Anzahl

   Prüfsystem zur Aufarbeitung einer zurückgewiesenen der zusätzlichen Prüfziffern erhöht werden. Tabelle 3

   Zahl, bei dem die Anzahl der zurückgewiesenen Zahlen 45 zeigt ein Beispiel unter Verwendung von 3 Prüfziffern. /~

   nur eine einzige Zahl ist. Um mehr als eine v,

   Tabelle 3

   Ordnung

   Zahlenreihe

   Koeffizienten-Reihe I
   Koeffizienten-Reihe II

   Koeffizienten-Reihe IH

   12 3 4 5 6

   6 3 4 9 2 2
   111111

   12 3 4 5 6
   0 0 0 0 0 0

   7 8 9 10 11 12 13 14 15 16 17 18 9 0 6 0 8 8 3 6 6 8 4 9 1 1 1 1 1 1 1 1 1 7 8 9 0 1 2 3 4 5 0 0 0 1 1 1 1 Γ 1

   Die erste Prüf ziffer Ci (16. Ordnung) wird durch eine einfache Summe der Zahlenreihe unter Verwendung von 10 als Modul in ähnlicher Weise wie in den obigen Fällen bestimmt. Mit anderen Worten, dieser Wert entspricht einem Wert, der durch Berechnung der Summe der Zahlenreihe (Gewichtssumme) erhalten wird, die das Komplement der Produktsumme aus denjeweiligen numerischen Werten der Zahlenreihe mit

   den entsprechenden Werten der Koeffizientenreihe I 1. bis 15. Ordnung unter Verwendung von 10 als Modul ist. Die zweite Prüf ziffer C2 (17. Ordnung) ist das Komplement der Produktsumme aus den jeweiligen numerischen Werten der Zahlenreihe mit den entsprechenden Werten der Koeffizientenreihe II 1. bis 15. Ordnung. In ähnlicher Weise ist die dritte Prüfziffer Cz (18. Ordnung) als das Komplement der Produktsum-