DE1514949B2 - Verfahren zum Herstellen eines Halbleiterbauelementes oder einer Halbleiterschaltung - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelementes oder einer Halbleiterschaltung

Info

Publication number
DE1514949B2
DE1514949B2 DE1514949A DE1514949A DE1514949B2 DE 1514949 B2 DE1514949 B2 DE 1514949B2 DE 1514949 A DE1514949 A DE 1514949A DE 1514949 A DE1514949 A DE 1514949A DE 1514949 B2 DE1514949 B2 DE 1514949B2
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
diffusion
metals
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1514949A
Other languages
English (en)
Other versions
DE1514949A1 (de
DE1514949C3 (de
Inventor
Ilse Dr.Rer.Nat. 7900 Ulm Fraenz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1514949A1 publication Critical patent/DE1514949A1/de
Publication of DE1514949B2 publication Critical patent/DE1514949B2/de
Application granted granted Critical
Publication of DE1514949C3 publication Critical patent/DE1514949C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Description

Die Erfindung sei an Hand eines Ausführungsbeispiels näher erläutert. Ein Halbleiterkörper 1, ζ. Β. ein Siliziumhalbleiterkörper, wird an seiner Oberfläche mit einer in Wasser unlöslichen dünnen Isolierschicht 2, z. B. einer SiO2-LaCk- oder Wachsschicht überzogen. In diese Schicht werden mit Hilfe der bekannten Fotolack- und Ätztechnik an vorgegebenen Stellen Löcher 3 eingebracht, wie dies in der Figur in einem Ausschnitt des Halbleiterkörpers dargestellt ist. Nach der Entwicklung des Fotolackes wird der noch feuchte Halbleiterkörper in eine Lösung gelegt, welche mit Ammoniumfluorid gepufferte Flußsäure und die wasserlösliche Verbindung eines Metall enthält. Die Lösung enthält gerade so viel gepufferte Flußsäure, daß die schützende Isolierschicht 2 nicht nennenswert angegriffen wird, aber die inzwischen auf der blanken Halbleiteroberfläche entstandene sehr dünne Oxidschicht sofort in Lösung geht. Das vom Halbleiterkörper zu adsorbierende Metall wird in niedriger Konzentration in die Lösung gegeben. Zum Beispiel wird in die nußsäurehaltige Lösung eine stark verdünnte AuCl3-Lösung gegeben. Es kann z. B. auch Gold in Königswasser gelöst werden, die Lösung dann eingedampft, mit Wasser verdünnt und dann in die flußsäurehaltige Lösung gegeben werden. Der Halbleiterkörper wird in einer solchen Lösung leicht bewegt und nimmt in etwa 1 bis 30 Minuten die gewünschte Menge des Metalls aus der Lösung heraus. Zum Beispiel werden in
ίο 10 Minuten 90% des Silbers aus einer AgNO3-Losung adsorbiert. Es entsteht dann auf den innerhalb der Löcher 3 freigelegten Stellen des Halbleiterkörpers 1 eine mehrere Atomlagen dicke Schicht 4; die adsorbierte Metallmenge liegt, je nach der Konzentration der Lösung, zwischen 10u und 1017 Atomen/cm2. Abschließend wird das adsorbierte Metall in an sich bekannter Weise durch eine Temperaturbehandlung in den Halbleiterkörper 1 eindiffundiert, so daß dort ein (in der Figur durch seine gestrichelte
ao Umrandung angedeuteter) dotierter Bereich entsteht.
Hierzu 1 Blatt Zeichnungen

Claims (6)

1 2 net. Bei den modernen technologischen Verfahren zur Patentansprüche: Herstellung von Halbleiterbauelementen und Halbleiterschaltungen, insbesondere bei dem bekannten
1. Verfahren zum Herstellen eines Halbleiter- Planarverfahren werden mit Hilf e von Fotogravierung bauelementes oder einer Halbleiterschaltung, bei 5 und Ätztechnik Öffnungen in die auf den Halbleiterdem ein Halbleiterkörper mit einer Metalle nicht körper aufgebrachte Maskierungsschicht eingebracht, adsorbierenden dünnen Isolierschicht bedeckt so daß an diesen Stellen die Halbleiteroberfläche freiwird, anschließend durch Einbringen von Löchern gelegt wird und hier die Eindiffusion von Fremdin die Isolierschicht der Halbleiterkörper an be- atomen vorgenommen werden kann. Die bekannten stimmten Stellen freigelegt wird und dann durch io Verfahren sind jedoch mit verschiedenen Nachteilen Eindiffundieren von Fremdstoffen dotierte Be^ behaftet, besonders, dann, wenn man sie zur Herstelreiche im Halbleiterkörper erzeugt werden, d a - : lung mikroelektronischer Schaltungen verwenden durch gekennzeichnet, daß an den durch will. Mikroelektronische Schaltungen werden nämlich die Löcher in der Isolierschicht freigelegten Stel- in der Halbleitertechnik mit immer kleineren Ablen als einzudiffundierende Fremdstoffe Metalle 15 messungen hergestellt; z. B. müssen Strukturen mit aus einer diese Metalle enthaltenden Lösung Abmessungen von wenigen μΐη noch hergestellt werdurch Adsorption auf den Halbleiterkörper aufge- den können. Bei solchen Anforderungen an die Abbracht werden. ■ . · messungen des Bauelementes bzw. der Schaltung ist
2. Verfahren nach Anspruch 1, dadurch ge- es jedoch notwendig, bei der Eindiffusion von Fremdkennzeichnet, daß die an den freigelegten Stellen 20 atomen in bestimmte Bereiche des Halbleiterkörpers des Halbleiterkörpers adsorbierten Metalle bei mit diffusionshemmenden Schichten sehr geringer erhöhter Temperatur in den Halbleiterkörper ein- Dicke, z. B. von 0,1 μΐη und darunter, zu arbeiten, diffundiert werden. Isolierschichten auf dem Halbleiterkörper mit einer
3. Verfahren nach Anspruch 1 oder 2, dadurch derart geringen Dicke verlieren jedoch dann ihre gekennzeichnet, daß als nichtadsorbierende 25 Eigenschaft der »Diffusionshemmung«, d. h., sie wer-Schicht eine SiO2-, eine Lack- oder eine Wachs- den — zumindest teilweise — für in bestimmte Beschicht verwendet wird. reiche des Halbleiterkörpers einzudiffundierende
4. Verfahren nach einem der Ansprüche 1, 2 Substanzen durchlässig, so daß sie als Maskierungsoder 3, dadurch gekennzeichnet, daß die verwen- schichten nicht mehr verwendet werden können. Als dete Lösung mit Ammoniumfluorid gepufferte 30 Folge hiervon ist es daher mit großen Schwierigkeiten Flußsäure und die wasserlösliche Verbindung verbunden, Halbleiterbauelemente und Halbleitereines Metalls enthält. schaltungen mit sehr kleinen Abmessungen durch
.
5. Verfahren nach Anspruch 4, dadurch ge- Eindiffusion von Fremdsubstanzen in einen Halbkennzeichnet, daß die Lösung in niedriger Kon- leiterkörper herzustellen.
zentration AuCl3 oder AgNO3 enthält. 35 Der Erfindung liegt die Aufgabe zugrunde, ein Ver-
6. Verfahren nach Anspruch 4, dadurch ge- fahren zum Herstellen eines Halbleiterbauelementes
kennzeichnet, daß Gold in Königswasser gelöst oder einer Halbleiterschaltung anzugeben, mit dessen
wird, die Lösung dann eingedampft, mit Wasser Hilfe es möglich ist, diese Anordnungen mit sehr
verdünnt und dann in die flußsäurehaltige Lösung kleinen Abmessungen herzustellen,
gegeben wird. 40 Bei einem Verfahren der eingangs genannten Art
wird die Aufgabe erfindungsgemäß dadurch gelöst, daß an den durch die Löcher in der Isolierschicht
freigelegten Stellen als einzudiffundierende Fremdstoffe Metalle aus einer diese Metalle enthaltenden 45 Lösung durch Adsorption auf den Halbleiterkörper Die Erfindung betrifft ein Verfahren zum Her- aufgebracht werden.
stellen eines Halbleiterbauelementes oder einer Halb- Zum Schluß werden dann diese Metalle in an sich
leiterschaltung, bei dem ein Halbleiterkörper mit bekannter Weise bei erhöhter Temperatur in den
einer Metalle nicht adsorbierenden dünnen Isolier- Halbleiterkörper eindiffundiert, so daß in ihm dotierte
schicht bedeckt wird, anschließend durch Einbringen 50 Bereiche entstehen, welche die verschiedenen Leit-
von Löchern in die Isolierschicht der Halbleiter- fähigkeitszonen von Halbleiterbauelementen und
körper an bestimmten Stellen freigelegt wird und Halbleiterschaltungen bilden.
dann durch Eindiffundieren von Fremdstoffen do- Bei dem erfindungsgemäß durchgeführten Verfah-
tierte Bereiche im Halbleiterkörper erzeugt werden. ren erfolgt also die Adsorption der jeweiligen Sub-
Ein solches Verfahren ist aus der DT-AS 1 080 697 55 stanz nur an der blanken Halbleiteroberfläche, wäh-
bekannt. rend an den durch eine dünne Oxidschicht oder eine
In der Halbleitertechnologie werden zur Her- andere Maskierungsschicht abgedeckten Stellen des
stellung von Halbleiterbauelementen und Halbleiter- Halbleiterkörpers keine Substanz aufgenommen wird,
schaltungen Masken aus diffusionshemmenden Iso- Ein weiterer Vorteil des Verfahrens gemäß der Er-
lierschichten, z. B. aus Eigenoxiden des betreffenden 60 findung besteht darin, daß die Adsorption der Sub-
Halbleiterkörpers oder Fremdoxiden, benutzt. Man stanz an der blanken Halbleiteroberfläche in völlig
erzeugt solche Maskierungsschichten durch bestimmte gleichmäßiger Weise erfolgt, so daß Substanzschich-
technologische Prozesse, z. B. durch thermische Oxy- ten einheitlicher Dicke auf die Halbleiteroberfläche
dation oder pyrolytische Abscheidung, auf dem Halb- aufgebracht werden können. Die Dicke der die ver-
leiterkörper. Eine vielfach, so auch bei dem eingangs 65 wendeten Metalle nicht adsorbierenden Schicht, z. B.
genannten Verfahren, benutzte Maskierungsschicht einer SiO2-Schicht, kann, wenn das Oxid dick genug
ist SiO2, da dieses Oxid sich durch eine hohe Stabilität ist, unter 0,1 μΐη z.B. in der Größenordnung von
und eine gute difiusionshemmende Wirkung auszeich- wenigen nm liegen.
DE1514949A 1966-03-26 1966-03-26 Verfahren zum Herstellen eines Halbleiterbauelementes oder einer Halbleiterschaltung Expired DE1514949C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0030776 1966-03-26

Publications (3)

Publication Number Publication Date
DE1514949A1 DE1514949A1 (de) 1969-08-07
DE1514949B2 true DE1514949B2 (de) 1974-10-24
DE1514949C3 DE1514949C3 (de) 1975-06-19

Family

ID=25982665

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1514949A Expired DE1514949C3 (de) 1966-03-26 1966-03-26 Verfahren zum Herstellen eines Halbleiterbauelementes oder einer Halbleiterschaltung

Country Status (1)

Country Link
DE (1) DE1514949C3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006003283A1 (de) * 2006-01-23 2007-07-26 Gp Solar Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit unterschiedlich stark dotierten Bereichen
DE102008056455B3 (de) * 2008-11-07 2010-04-29 Centrotherm Photovoltaics Technology Gmbh Oxidations- und Reinigungsverfahren für Siliziumscheiben

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006003283A1 (de) * 2006-01-23 2007-07-26 Gp Solar Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit unterschiedlich stark dotierten Bereichen
DE102008056455B3 (de) * 2008-11-07 2010-04-29 Centrotherm Photovoltaics Technology Gmbh Oxidations- und Reinigungsverfahren für Siliziumscheiben

Also Published As

Publication number Publication date
DE1514949A1 (de) 1969-08-07
DE1514949C3 (de) 1975-06-19

Similar Documents

Publication Publication Date Title
DE2447225A1 (de) Verfahren zum loesen von positivem photolack
DE1621477B2 (de) Waessrige aetzloesung zum selektiven aetzen von silicium dioxid und phosphatglasschichten auf halbleiterkoerpern und verwendung der loesung zur reinigenden aetzung von halbleiterkoerpern
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE2024608C3 (de) Verfahren zum Ätzen der Oberfläche eines Gegenstandes
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2445882A1 (de) Herstellung zum aetzen von siliziumoder germaniumplatten und zur herstellung von halbleitervorrichtungen aus solchen platten
DE1514949C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes oder einer Halbleiterschaltung
DE2740180C2 (de) Maske für Elektronenbildprojektion und Verfahren zum Herstellen einer solchen Maske
EP0028786B1 (de) Ionenimplantationsverfahren
DE2100154B2 (de) Verfahren zum Aufbringen einer Oxyd-Schutzschicht vorbestimmter Form auf eine Oberfläche eines Halbleitersubstrats
DE2012031A1 (de) Verfahren zum Herstellen von aus Chrom oder Molybdän bestehenden Kontaktmetallschichten in Halbleiterbauelementen
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
DE2119960C3 (de) Verfahren zur Herstellung von haftfesten Dünnschichtstrukturen
EP0067984A1 (de) Verfahren zum Ätzen von Chrom und Ätzmittelmischungen zur Durchführung des Verfahrens
DE1937537A1 (de) Integrierter Magnetspeicher und Verfahren zu dessen Herstellung
DE6802214U (de) Elektrisches bauelement.
DE2258338C3 (de) Verfahren zur Herstellung geätzter Muster in dünnen Schichten mit definierten Kantenprofilen
DE1546045C3 (de) Verfahren zum Herstellen einer be stimmten Ätzstruktur in einer auf einem Halbleiterkörper befindlichen Siliziumnitridschicht
DE3524086A1 (de) Fluessigkristallzelle
DE2132768C3 (de) Verfahren zur Herstellung eines aus einer intermetallischen Verbindung bestehenden Halbleiterplättchens mit auf der Oberfläche ausgebildeten Metallstreifen
CH484517A (de) Verfahren zum Aufbringen eines Stoffes auf einen begrenzten Oberflächenbereich eines Halbleiters
DE2356109A1 (de) Verfahren zur herstellung eines hf-planartransistors
DE3721929C2 (de)
DE1544318C3 (de) Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern
DE1621477C (de) Wässrige Atzlösung zum selektiven Ätzen von Siliciumdioxid- und Phosphatglasschichten auf Halbleiterkörpern und Verwendung der Lösung zur reinigenden Ätzung von Halbleiterkörpern

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E771 Valid patent as to the heymanns-index 1977, willingness to grant licences
EHJ Ceased/non-payment of the annual fee