DE1514939A1 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE1514939A1
DE1514939A1 DE19661514939 DE1514939A DE1514939A1 DE 1514939 A1 DE1514939 A1 DE 1514939A1 DE 19661514939 DE19661514939 DE 19661514939 DE 1514939 A DE1514939 A DE 1514939A DE 1514939 A1 DE1514939 A1 DE 1514939A1
Authority
DE
Germany
Prior art keywords
zone
surface area
diffusion
semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661514939
Other languages
English (en)
Other versions
DE1514939C3 (de
DE1514939B2 (de
Inventor
Reinhold Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE19661514939 priority Critical patent/DE1514939C3/de
Publication of DE1514939A1 publication Critical patent/DE1514939A1/de
Publication of DE1514939B2 publication Critical patent/DE1514939B2/de
Application granted granted Critical
Publication of DE1514939C3 publication Critical patent/DE1514939C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Description

  • "Verfahren - zurm Herstellen einer Rableiteranordnung" Die Erfindung betrifft#ein Verfahren zur Herstellung einer Hälbleiteranordnung durch Diffusion, bei dem in einen Halbleiterkörper in einen Bereich vom ersten Leitungstyp eine Halbleiterzone vom zweiten Leitungstyp eindiffundiert und in die Halbleiterzone vom zweiten Leitungstyp eine-Halbleiter,-zone vom ersten Leit.ungstyp eingebracht wird. Die Erfindung besteht bei einem solchen Verfahren darin, daß nach der Eindiffusion der Zone vom zweiten Leitungstyp deren Oberflächenbereich abgetragen wird.
  • Die Erfindung bringt vor allem bei diffundierten Transistoren erhebliche Vorteile. Bei diesen Transistoren wird nach der Erfindung im Anschluß an die Basisdiffusion der Oberflächenbereich der Basiszone abgetragen und erst danach die Emitterzone in-die Basiszone eindiffundiert. Dur'ch entsprechende-Abtragung des Oberflächenbereiches der diffundierten Basiszone vor der Emitterdiffusion werden bei gleichem Basisdiffusionsprofil die Emitterspannung und der Stromverstärkungsfaktor des Transistors höher als ohne Abtragung. Die Abtragung erfolgt so tief, daß eine Erhöhung der EmIttersperrspannung und,eine Erhöhung des Stromverstärkungsfaktors gegenüber demjenigen Fall z-u-verzeichnen sind, in dem nicht abgetragen wird. Ein weiterer Vorteil der Erfindung besteht darin, daß man bei de-r Basisdiffusion mit der Stöxstellenkonzentration bis zur FestkörperlÖslichkeit gehen kann, wodurch gleichmäßige Schichten ohne StörstellengradIent parallel zur Halbleiteroberfläche erzielt werden.. Dur,ch die Erfindung werden außerdem. im-Oberflächenbereich der Basis-zone gegetterte Verunreinigun&en entfernt.
  • Die Erfindung bringt aber nicht nur bei Transistoren, sondern z.B.o auch bei Vierschichtdioden Vorteile. Bei Vierschichtdioden wird der Oberfl ächenbereich derjenigen Diffusionszone abgetragen, in die die Kathode eindiffundiert wird. Dadurch werden eine Erhöhung der-Kathodenspannung und eine Verbesserung des Schaltverhaltens erzielt-* Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.
  • Die Figuren-1 bis 4 befassen sich mit der Herstellung eines. Planartransistors nach der Erfindung. Die Figur- 1.zeligt die übliche Basisdiffusion, bei der in einen Halbleiterkörper-1 vom Leitungstyp der Kollektorzone die Basiazone 2 durch ein Diffusionsfenster 3 in der auf der Halbleiteroberfläche befindlichen Oxydsel.,i-,ht 4 diffundiert wird.
  • Vor der Emitte.rd.Iffu.#,-:--"on wird na,2h Figur 2 der Oberflächenbereich der Basiszt-"-rite 2 ab_eeä-tzt., so daß eine Ätzvertiefung 5 im Halbleiterkbrper entsteht. Die Abtragung erfolgt so tief, daß die Enillterdurchbruchsspannung und der Stromverstärhi-.-.rigsfaktor des fert.igen Transistors höher sind als bei. einem Transistor, bei dem keine Abtragung erfolgt. Beim Verfahren nach der Erfindung ist es möglich, bei der Basisdiffus!.Qn mit. der Störstellenkonzentration im OberflächenbereIch der BasIszone bis zur Festkörperlöslichkei Ltsgrenze zu. gehen, wodurch eine homogenere Basiszone zu erzielen Ist. Die Abtragung und eine nachfolgende Temperung kann man so steuern, daß man im Oberflächenbezäch der Basiszone wieder auf die Störstellenkonzentration von Transistoren kommt, bei denen keine Abtragung erfolgte.
  • Die Figur '3 ze.Igt, den fertigen Planartransistor, der dadurch entsteht, daß die Halbleiteroberfläche nach der Abtragung des Oberfläche-,--Ibereiches der Basiszone oxydiert und durch ein Diffusionsfenster 6 in der durch die Oxydation entstandenen Oxydschicht 7 die Em:Ltleize,#)ne 8 in die Basiszone 2 eindiffundiert wird. Der Planartransistor der Figur 4 unterscheidet sich von dem Planartransistor der Figur 3 dadurch, daß nicht der gesamte Oberflächenbereich der Basinzene 2 geätzt wird, sondern nur derjenige Bereich, in dem die Emitterzone 8-vorgesehen ist* Die Figur 5 zeigt schließlich noch einen Transistor, bei dem nur die Emitterzone nach der Planartechnik hergestellt ist* Die Baaiszone 2 ist dagegen ohne Diffusionsma:skierung in die gezamte eine Oberflächenseite den Kollektorkörpern 1 eindiffundiert. Vor der Diffunion der Emitterzone 8 und dem Aufbringen der Oxydochicht 4 wird in Übereinstimmung mit der Erfindung der Oberflächenbereich der Basiszone abgetragen, und zwar von der gestrichelten Linie 9 bis zur Linie lo. Die Abtragung kann außer durch Ätzen auch durch Kathodenzerstäubung oder durch Oxyda-Uon und nachfolgender Ätzung den Oxyden erfolgen. Die StÖrstellenkonzentration im Oberflächenbereich der Basinzone beträgt vor der'Abtragung beispielsweisel - lo 2o cm-3, während die Basiazone nach der Abtragung an der Oberfläche beispielsweise eine Störstellenkonzentration von 1 o 10 18 CM-3 hat.

Claims (2)

  1. P a t e n t a n a p r ü c h e 1) Verfahren zur Herstellung einer Halbleiteranordnung durch Diffusion,-bei dem in einen HalbleiterkÖrper in einen Bereich vom ersten Leitungstyp eine Halbleiterzone vom zweiten Leitungstyp eindiffundiert und in die Halbleiterzone vom zweiten Löltungstyp eine Halbleiterzone vom ersten Leitungstyp eingebracht wird, dadurch gekennzeichnet, daß nach der Eindiffusion der Zone vom zweiten Leitungstyp deren Oberflächenbereich abgetragen wird.
  2. 2) Verfahren zur Herstellung eines' Transistors nach Anspruch 1, dadurch gekennzeichnet, daß nach der Banis.diffusion und vor der Emitter.diffusion der Oberflächenbereich der Basiszone abgetragen wird. 3) Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Oberflächenbereich der Baaiszone nur--in demjenigen Bereich abgetragen-wird, in dem die Emitterzone in den Hal-bleiterkÜrper diffundiert--wird. 4) Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Oberflächenbereich der Baeiszone so tief abgettagen wird, daß die Emitterdurchbruchsspannung und der Stromverstärkungstaktor des fertigen Transistors höhere Worte annehmen als bei einem Transistor, bei dem keine Abtragung den Oberflächenbereiches der Basinzone erfolgte 5) Verfahren zur Herstellung einer Vierschichtdiode nach Anspruch 1, dadurch gekennzeichnet, daß der Oberflächenbereich derjenigen Diffusionszone abgetragen-wird, in die die Kathode eindiffundiert wird. 6) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Abtragung durch Ätzen, Kathodenzerstäubung oder durch Oxydation und nachfolgende Ätzung des Oxyds erfolgt.
DE19661514939 1966-03-08 1966-03-08 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE1514939C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19661514939 DE1514939C3 (de) 1966-03-08 1966-03-08 Verfahren zum Herstellen einer Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19661514939 DE1514939C3 (de) 1966-03-08 1966-03-08 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (3)

Publication Number Publication Date
DE1514939A1 true DE1514939A1 (de) 1969-08-07
DE1514939B2 DE1514939B2 (de) 1974-09-05
DE1514939C3 DE1514939C3 (de) 1975-05-15

Family

ID=5674513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661514939 Expired DE1514939C3 (de) 1966-03-08 1966-03-08 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE1514939C3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0089504A2 (de) * 1982-03-22 1983-09-28 International Business Machines Corporation Verfahren zur Herstellung einer integrierten Schaltung mit Transistorstrukturen mit verschiedenen Basisbreiten
EP0089503A2 (de) * 1982-03-22 1983-09-28 International Business Machines Corporation Verfahren zum Herstellen eines hochwertigen bipolaren Transistors in einer integrierten Schaltung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0089504A2 (de) * 1982-03-22 1983-09-28 International Business Machines Corporation Verfahren zur Herstellung einer integrierten Schaltung mit Transistorstrukturen mit verschiedenen Basisbreiten
EP0089503A2 (de) * 1982-03-22 1983-09-28 International Business Machines Corporation Verfahren zum Herstellen eines hochwertigen bipolaren Transistors in einer integrierten Schaltung
EP0089504A3 (en) * 1982-03-22 1986-09-10 International Business Machines Corporation Method for making an integrated circuit with multiple base width transistor structures
EP0089503A3 (en) * 1982-03-22 1986-09-17 International Business Machines Corporation Method for making a high performance bipolar transistor in an integrated circuit

Also Published As

Publication number Publication date
DE1514939C3 (de) 1975-05-15
DE1514939B2 (de) 1974-09-05

Similar Documents

Publication Publication Date Title
DE2928923C2 (de)
DE2311915A1 (de) Verfahren zur herstellung von integrierten mos-scha'tkreisen
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE1514939A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1952632A1 (de) Verfahren zum Herstellen einer Diffusionszone
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE1218618B (de) Diffusionsverfahren zum Herstellen eines Transistors
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
DE1514912C3 (de) Verfahren zum Herstellen eines Transistors
DE1614827B1 (de) Verfahren zum Herstellen eines Transistors
DE1464921A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1544327C3 (de)
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE1514912B2 (de) Verfahren zum Herstellen eines Transistors
DE1514865C (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1762948B1 (de) Halbleiterdifferenzverstaerker
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE1232269B (de) Diffusions-Verfahren zum Herstellen eines Halbleiterbauelementes mit Emitter-, Basis- und Kollektorzone
DE1280421B (de) Verfahren zum Verringern von Bahnwiderstaenden in Halbleiteranordnungen
DE1514921C3 (de) Verfahren zum Herstellen einer Halbleiterdiode
DE1206091C2 (de) Hochfrequenz-Planartransistor und Verfahren zu seiner Herstellung
DE1287697B (de)
DE2011701A1 (de) Lateraltransistor
DE1564923A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee