DE1514807A1 - Verfahren zur Herstellung von Halbleitervorrichtungen - Google Patents

Verfahren zur Herstellung von Halbleitervorrichtungen

Info

Publication number
DE1514807A1
DE1514807A1 DE19651514807 DE1514807A DE1514807A1 DE 1514807 A1 DE1514807 A1 DE 1514807A1 DE 19651514807 DE19651514807 DE 19651514807 DE 1514807 A DE1514807 A DE 1514807A DE 1514807 A1 DE1514807 A1 DE 1514807A1
Authority
DE
Germany
Prior art keywords
layer
oxide
gallium
oxide layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651514807
Other languages
English (en)
Other versions
DE1514807B2 (de
Inventor
Brixey Jun John Clark
Statham Kenneth Edward
Bergman Henry Phillip
Stiegler Jun Roy William
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1514807A1 publication Critical patent/DE1514807A1/de
Publication of DE1514807B2 publication Critical patent/DE1514807B2/de
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/015—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/062—Gold diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/079—Inert carrier gas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/144—Shallow diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/173—Washed emitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Description

DR.-INS. DIPL.-INS. M.SC. ' DIPI PmVS. DR. DIPl-PHVS.
HÖGER - STELLRECHT - GRIESSBACH - HAECKER
PATENTANWÄLTE IN STUTTGART
9 · "· ■
A 34 368 b
h - ta
12.April 1965
Te?as Instruments Incorporated, Dallas, Texas, U.S.A.
Verfahren zur Herstellung vonHalbleitervorriebtprg en
Die Erfindung betrifft Verfahren zur* Herstellung von Halbleitervorrichtungen und ipsbesondere Verfahren zum gesteuerten Eindiffundieren von Verunreinigungen in Halbleitermaterial· . . ■
Gesteuerte Diffusionen in Silizium erhält man normaler- -weise, indes man durch Wärmebehandlung auf dem Halbleiter Siliziumoxyd entstehen lässt, nobel sau Öffnungen in der
Oxidschicht Über solchen Gebieten vorsieht, die dotiert
werdtn tollen, und indem man den mit dieser llaske ν er-
eebenen Halbleiter bei hohen Temperaturen einem Dit Verunyeinlfungen versehenen Dampf aussetzt·' Die £ebr^uchlioh-'baoohqiiui. 009839/0187 ".--2^- ·
Unterlagefv(Arwr, ι r : , ;
\ \ A 34 368 h
3 3
h - "ta
12.April 1965 * - 2 -
' sten Verunreinigungen sind Bor und Phosphor, die iieide durch das Siliziumoxyd a"bgeschirmt werden, so dass eine gesteuerte Diffusion keine Lchwierigkeiten macht· Ausserdem-wer'den Diffusionen mit niedriger Konzentration .dadurch erreicht, dass man zuerst sich eine dünne Schicht
· ' ■ V1 - ;
von Verunreinigungen bei einer relativ niedrigen Temperatur ■■·■"·. ■ ■ '
niederschlagen lässt, und indem man diese Schicht dann entfernt und den Halbleiter höheren Temperaturen aussetzt. Dadurch entsteht eine schwach dotierte Schicht, deren kleine Eindringtiefe während des Niedersohlagens dazu benlltzt wird, als schwache Quelle für Yerunreiniguntren zu dienen« Ein anderes Verfahren, um niedrige Diffusionskonzentrationen zu erhalten, besteht daxin, die Konzentration der Verunreinigung im Trügergaa dadurch zu begrenzen, daas man eine Verunreinigun^equelle niedriger Temperatur benutzt« Alle diese Verfahren haben jedoch den Nachteil, daas aie sehr auf Sauerstoff und Dampf im Trägergaa oder auf Uniegelmäasigkeiten im Strömungabild dea Trägesgases in Ofen ansprechen. Ausserdea hiingt die Diffusion ■ehr von der Niedexechiagatemperatuz und der Temperatur dtr Verunreinigung»quelle ab.In manchen fällen wird die : offenliegende Halbleiteroberfläche bei den hoben benötigten Temperaturen abgetragen· ' "'
Gallium *ixd voxsugeweiae bei manchen Vorrichtungen alt
009839/0167 " ^ '.
BADORüaiNAL
A 34 368 h .
h - ta -
12.April 1965 - - 5 - ·"
Verunreinigung verwendet, wenn "bei niederen "Temperaturen gearbeitet v/erden auss» Z.B. zeigt ein NPN-Transistor, dessen vorherrschende VerunreinigungGallium istt in seineni
Basisgebiet bessere Beta-'./erte bei niederen Temperaturen, wie 77° K und tiefer. Gallium wird jedoch nicht durch Silizium-Oxyd abgedeckt, und man kann daher einen P'lanar-Transistor nicht mit einer Gallium-diffundierten Basis mit den üblichen Diffusionsverfahren herstellen·
Bisher wurden die Mesa-Traneistoren mit Gallium-diffundierten Basisgebieten hergestellt, aber die Leckstromeigen ■ schäften der Mesa-Bauelemente sind nicht so gut wie die *· .Jenigen der rlanar-Bauelemente· ·
Die Aufgabe der Erfindung ist, bessere Verfahren für eine gesteuerte Diffusion in Halbleitermaterial anzugeben. Eine weitere Aufgabe der Erfindung ist es, Verfahren zur gesteuerten Diffusion anzugeben, bei denen die Verunreinigungekonzentra'lion gesteuert werden kann und bei denen zur Ablagerung der Verunreinigungen niederere Temperaturen verwendet werden können. Ein weiteres Ziel der Erfindung ist es, gesteuerte Gallium-Diffusionen in Planar-Halbleiterbauelenente anzugeben·
Gemäss einen Ausfuhrungsbeispiel der Erfindung vird eine' Schicht aus Silizium-Oxyd oder ähnlichem, die Verunreini-009839/0167 - 4 -
A 34 368 h · '
b - ta
12.April 1965 .* - 4 -
gungen, die z.B. Gallium enthält, auf einem Halbleiter-Plätt.chen niedergeschlagen (im Gegensatz z*ur "bekannten Herstellung dieser Schicht mittels . rfärrne)* wotiei danach das Gebiet dieser Schicht "begrenzt wird, indem man Teil© des dotierten Oxyds durch Photomasklerverfahren wieder .ent-
fernt. Danach wird das plättchen Diffusionstemperaturen ausgesetzt, wodurch die gesteuerte Diffusion .erreicht wird. Darfeder niederen Temperaturen, fcei denen das Oxyd niedergeschlagen vveruen kann, und dank der leichten Steuerbarkeit des Betrags an Oxyd und des Betrags an Verunreinigungen kann die gesteuerte Diffusion auf wirtschaftliche W6S3 e "bewerkstelligt· werden. Vorzugsweise wird das Verunreinigungen
enthaltende Oxyd durch pyrolytischen Zerfall niedergeschlagen, obwohl auch andere Jetboden verwendet werden können. Bei einem anderen Ausführungsteispiel wird eine Maske aus ^iliziumoxyd unterhalb der dotierten Oxydschicht verwendet, so dass die gesteuerte Entfernung des dotierten
Oxyds unnötig ist. Anhand der Zeichnung wird ein AusfÜhrun-e-"beispiel der Erfindung erläutert. Darin "bedeuten»
Die Fig.1, ·
3»4 u.5 Schnitte durch ein Hal"bleiterplättchen während verschiedener Verfahrensstufen bei 4er Herstellung eines Transistors gemäss einem Aueführungsbeispiel der Erfindung,
009839/0167
BAD ORDINAL
A 34 368 h
h - ta . ■ ,
12.April 1965 . · - 5 -
Pig.2 eine teilweise geschnittene Ansicht einer . . Vorrichtung zur Durchführung der Erfindung,
g
und 7 Schnitte durch ein Halbleiterplättchen während
■. . * ' ■ ■■■''■■'"■
zweier Verfahrensstufen bei der Herstellung eines
' · Transistors nach einem "bevorzugten Ausführurigsbeispiel der Erfindung! und .
Pig.8 einen Schnitt durch ein Halb leite.platteheη eines ,. " - v/eiteren Ausführungsbejlspiels der Erfindung.
In Pig.1 wird ein Halbleiterplättchen 10 gezeigt, das das AuGgangetoaterial zur Durchführung des Verfahrens nach der
sein'kann. Das Halbleitermaterial kann Silizium, Germanium, Gallium, Arsen oder ähnliches sein. Das Platt- ofyen 10 pfelgt normalerweise nur ein kleiner, nicht unterteilter Abschnitt einer fcheibe aus Halbleitermaterial zu eein, die ungefähr 1 Zoll Durchmesser aufweist un3^.von einem
Kristall abgeschnitten worden ist« Auf diese V.eise können Dutzende oder Hunderte ähnlicher Vorrichtungen gleichzeitig hergestellt werden. Auf der oberen Oberfläche des Plätt-
chena 10 (in Wirklichkeit auf der gesamten Scheibe) wird eint Oxydabdeckung 11 erzeugt .und eine öffnung 12 in der
Oxydabdeckung durch Photonaekier- und Ätzverfahren herge*· ·','■ ' , ■ _
«teilt« bit Oxydabdeckung 11 ist nicht mit Verunreinigungen
κ . - ■■
dotiert, k'enn aber auf die gleicht V/eise hergestellt werden,
wi· weittr-Ίαηήβη erläutert, mit der Ausnahme^ d«3 sie.ktine Vtrunrtinigungen enthält* ^ " Γ...
."**· 0098 39/0167 bad
"a 34 368 η
h - ta
12.April 1965 .* - 6 - '
Wahlweise kann die Oxydabdeckung 11 auoh mittels Wärme erzeugt werden, ■
wenn das Plättchen IO aus Silizium besteht. y.
Das maskierte Plättchen 10 wird nun bei niederen Temperaturen der Ablagerung von Verunreinigungen enthaltenden^ Siliziumoxyd ausgesetzt, wie dies durch die Vorrichtung, nach Pig.2 durchgeführt werden kann» Diese Vorrichtung
umfasst einen Röhrenofen 13, der durch Heizwicklungen 14 auf der gewünschten Temperatur gehalten wird* Verschiedene Halbleiter scheibcheni die gemäss Fig.l nicht unterteilt sind, werden in einem Schiffchen 15 in.den Οίέη eingesetzt» Die Reaktionsdämpfe werden durch die Röhre geschickt,
;indem "man das Trägergas in den Einlass 16 einströmen läest, durch Siloxanflüssiglceit 17 in einer Flasche 18 leitet und über eine Jieitur?g 19 in die Röhre führt. Dadurch perlt das Trägergas .durch die Flüssigkeit 17 und befördert den Siloxandampf in die Röhre, wobei das Siloxan eerfällt. " .·.'"■' . .
Im Ofen 13 wird die Temperatur so weit erhöht, dass dae
/·■■■>■
Siloxan zerfällt, aber bei weitem noch nicht der Schmelzpunkt des Halbleiters erreicht wird, und vorzugsweise weit unterhalb der Temperatur, bei dernennenswerte Verunreini-
gungs-Diffusionen is Halbleiterkörper stattfinden können· Silizium echailzt bei 1420° 0 und Germanium bei 9480O,
während die meisten Siloxane bei ttwa '6Ob0 C oder darunter . 009 83-9/0167 '
...·■'■ BADORfIQlNAL.
15U807
A 34 368 h
h - ta,
12.April 1965 - 7 -
zerfallen, so dass viele der Siloxane für diesen Zweck verwendbar sind. Bei einem Ausführun^sbeispiel werden die
fcheibehen im Ofen 13 auf 5350C während -etwa einer Stunde erhitzt,, wobei Argon als Trägergas verwendet wird, um die
Siloxandäinpfe durch den Ofen zu transportieren. In diesem Pail besteht die Siloxanflüssigkeit 17 aus Tetraäthylorthosilikat, und das Dotiermittel kann eine von mehreren Flüssigkeiten sein· ■
Das Dotiermittel wird' mit der Flüssigkeit 17 gemischt, •wobei das Mitttel vorzugsweise ebenfalls flüssig ist. Wenn im Silizium ein N-Typ-Gebiet entstehen soll, so kann diese Dotierflüssigkeit rhosphoroxydchlorid oder Phosphortribromit sein. Zur Herstellung von P-Gebieten kann die Dotierflüssigkeit Bortribromit oder Tripropylborat.sein. Die Konzentration der Verunreinigungen in dem niedergeschlagenen Oxyd ist eine Funktion des Anteilsverhältnisses der DotierfiÜssigkeit in der Flüssigkeit 17. Die Volumen der Flüssigkeiten können abgemessen und zur Flüssigkeit 17 kombiniert werden. Hat man einmal herausgefunden,
da3s eine Flasche mit Tetraäthylorthosilikat die gewünschte
Dotierungskonzentration ergibt» so bleibt diese stabil und kannwiederholt über einen grösseren Zeitraum verwendet
009839/01G7 - 8 -
BADOFHQiNAL
A 34 368 h
h - ta.
12.April 1965 . . · - 8
werden, wobei, die Reproduzierfähigkeit gross ist· >
Wenn das Plättchen 10 dem Niederschlagverfahren ausgesetzt wird, das anhand der Pig.2 erläutert wurde, so erhält es eine Schicht 20 aus £iliziumoxyd, wie in Pig.3 gezeigt,
die gieichmüssig mit Bor oder Phosphor dotiert ist, in Abhängigkeit davon, welche Dotier flüssigkeit "benutzt wurde·.
Die dotierte Oxyd schicht 20 erstreckt sich auch nach unten
in die Öffnung 12, wo sie die Oberfläche des Halbleiters berührt. In allen anderen Gebieten hat es von der HaIb-►leite'r'oberf lache, bedingt durch die undotierte Qxydschicht 11, die als Diffusiunsraaske dient, einen Abstand. Das Plättchen 10 mit der dotierten Schicht 20 wird in einen
Ofen gelegt, in dem die. Temperatur während einer genügend langen Zeit auf einer für die üffusion notwendigen Huh« gehalten wird, damit die Verunreinigungen aus der Schicht 20 in den Halbleiter diffundieren und, wie in Pig·? gezeigt,
das Diffusionsgebiet 21 bilden können. Gemäss Pig.7 wird die Vorrichtung nach Pig.6 vervollständigt, indem eine
öffnung 38 durch Photoverfahren für die -Emitterdiffusion
4 -
geschaffen wird. Diece Eraitterdiffusion kann man mit bekann-
ten Verfahren durchführen, oder es kann auch wahlweise
eine mit Phosphor'dotierte Oxydechicht 35 durch pyrolytisch? 009839/0167. . ■·
BADORfIQINAL
A 34 ?
h - ta
12.April 1965 - 9 -
Verfahren aufgebracht werden. Man diffundiert dann von dieser Cxydsehicht aus, um ein Gebiet 36 vomN-Typ zu
erhalten. Ee werden dann, noch Kontakte vorgesehen, und der Tranaistori wie oben erwähnt, befestigt.
Da Gallium nicht durch Siliziumoxyd maskiert wird, so
zeigt das Verfahren nach der Erfindung noch eine «'/eiset ''nach'der ejln Planar-Transistor hergestellt werden kann - und maQ nur einen einzigen Diffusionsschritt zu machen · braucht«. Genäss Pig.8 wird ein Halbleiterplättchen vom
Η-Typ ale Ausgangsiaaterial verwendet, und eine mit Phosphor
'dotierte Oxyd schicht wird auf die obere Oberfläche durc.i weiter oben beschriebene pyrolitische Verfahren niedergeschlagen· Danach wird diese Schicht durch Phοt(Maskier- und Ätzverfahren wieder, abgetragen, βί> dass ein treieför-
ni£er Teil 39 übrig bleibt, der ale Diffusionsquelle zur . Hexeteilung dee'Emitters dient. Danach wird eine mit Gallium dotierte Oxydschicht auf der gesamten stirnfläche über den Teil 33 aufgebracht·'2 Diese Schicht wird durch Photomaskier-UBd Ativtrfabrea wieder abgetragen· so dass ein Tell4O eutstebt, der ala Quelle für die Basis^iffusion dient« -
De· Huttchtη wird mit einer undotitrten Oxyds^hicht 41
btdeckt wi wird während einer genügend langen Zeit Diffu-
siomteaper» tür en'aufgesetzt, dtmit der Phosphor aus den 0098-39/.0187 — . 10 _
ORIGINAL . *
A 34 368 h ■
12iApr115965 ' . - 10 -
Oxydgebiet 39 diffundieren kann und ein iümitter- -:, gebiet 42 vom N-Typ schafft und damit das Gallium aus dem Oxydgebiet 40 diffundieren kann,. um so-^mit ein Basisgebjet 43 vom P-Typ zu schaffen. Dies ist deshalb tüQglicl], weil Gallium im Silizium viel schneller diffundiert, als Phosphor· Bemerkenswert ist, dass der mittlere Teil des Basisgebiets durch Gallium gebildet wird, das gänzlich durch das Oxydgebiet 39 hindurchdiffundiert. Wie weiter oben erläutert, wird ein NPN-Transistor nach
Pigie vollends hergestellt, indem'man an bestimmten Stellen das Oxyd entfernt und B^sis- und Emitterkontakte anbringt und in,dem man ;ihn auf einem Metallträger befestigt, der die
Kollektorelektrode daretellti - .,·
Bei den Darstellungen der verschiedenen Ausfuhrungeleispiele ist die Dicke der Oxydschicht im Verhältnis zur Plättchen-
dicke stark Übertrieben gezeichnet» Auseetdem können die verschiedenen Biffusionegebiete und Oxydgebiete in der
Draufsicht kreis* oder rechteckfor inigen Umriss haben uod die Begrenzungskanten der Plättchen entfernt βein.
■" · - 11 -009839/0167 BADORtGlNAL

Claims (1)

12.April 1965 -H-
Patentansprüche:, * :
1. Verfahren zur Herstellung einer Halbleitervorrichtung unter Bildung von verschiedenen Schichten, dadurch gekennzeidinet, dass mindestens auf einem Teil der Stirnfläche eines Halljleiterliörpers eine erste Oxydschicht gebildet wird, die mit einer mitgeführten Verunreinigung eines er st ei , die Leitfähigkeit "bestimmenden Typs gebildet wird.
2j» Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
• ·
Über der ersten fchicht eine zweite Oxydschicht gebildet wird, die eine Verunreinigung eines Typs mit "entgegengesetzter Leitfähigkeit aufweist, und dass beide Verunreinigungen aus diesen beiden Oxydschichten gleichzeitig in den Halbleiterkörper zur Bildung mindestens eines PN-Überganges hineindiffundiert werden·
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich-, . net, dass die Stärke der ersten Qxydschicht derart-ist,
dass sie als Maske gegen das Eindiffundieren von Vex-■ ünreinigungen dient· · - ··
00 9839/0167 ..,„_„ , 7-··-
BAD ORIGINAL
A' 34 368 h
h - "ta . .
12.April 1965 .. - 12 -
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Oxydschicht mindestens einen Teil der Stirnfläche des Halbleite.körpers abdeckt, der nicht von der ereten Oxydschicht abgedeckt ist, wobei das Eindiffundieren der Verunreinigungen an dieser letzteren Stelle vor sich geht. X,
5· Verfahren nach Anspruch 1 und 3, dadurch gekennzeichnet,
ist;
dass die erste Schicht Siliziumoxyd 'und eine die Leitfähigkeit bestimmende Verunreinigung aufweist.
6. Verfahren nach einem'der vorhergehenden Ansprüche, da·** -
* durch gekennzeichnet, dass die erste Schicht aus. Silizium-
:■' oxyd besteht. " ·. ■ . -'."'."■· :<
7«. Verfahren nach einem der vorhergehenden Äneprliehe, dadurch gekennzeichnet, dass der Halbleiter einei Atmosphäre in einer Heaktionskammer ausgesetzt wird, die Eilizium und Argon enthält» ' . . "
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Temperatur der Reaktionekaouner gleich 500 - 90O0C istw
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass . die Temperatur der Reaktionakammer 700 - 1200 C ist»
/ * .· 13 -■■·. '■"■
009839/Q167
A 34 368 h
h - ta
12.A>il 1965 ' - 13 -
10. Verfahren nach Anspruch 1 - 5» dadurch gekennzeidjnet, dass die Verunreinigung aus Bor besteht·
11· Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die unmittelbare Berührungefläche.. der zweiten Schicht wesentlich kleiner als die Berührungsfläche der ersten Schicht isti
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Schicht iiliziuraoxyd ist zur Bildung der Basis Gallium enthält.
13« Verfahren nach* einem der vorhergehenden Ansprüche, dadurch
■ gekennzeichnet, dass das Aufbringen der Schicht bei niederen Temperaturen' erfolgt;
14· Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dasa die Oxydschicht mit Ausnahme eine«.
Mittleren Teil« von der ßtirnflache des Halbleiterkörperβ entfernt wird und das« das Plättchen einer hohes Temperatur StH .Eindiffundieren des Galliums aus diesem mittleren Teil in das Plättchen unterworfen wird, worauf ein kleines, mitti« angeordnete· Segment dieaea alt Gallium dotierten . Oxydteile entfernt unü in den Baaiabexeich zur Bildung einte Smittezbereicha eine Donatorenverunreinigung ein-· diffundiert wi|<J>9839/0 1 87 „ «- 14 '-
BAD OFWGlNAL · '
A 34 368 h ■ -.
h - ta
12.April 1965 . .* - 14 -
15. Verfahren nach einem der vorhergehenden Ansprüche, -. dadurch gekennzeichnet, daas auf der Stirnfläche des Plättchens aus einer Silandampf und den, Dampf einer Galliumverbindung vereinigenden Atmosphäre eine
Gallium enthaltende üiliziumoxydeclfieht abgelagert . wird. '·■'
16, Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Teil der Oxydschicht 80 entfernt wird, dass ein Bestteil des Galliumdotierten Oxyds unberührt "bleibt·
17· Verfahren nach einem der vorhergehenden Ansprüche, ' dadurch gekennzeichnet, dass das Silan Tetraäthylorthoeilikat und die Galliumverbindung Triätbylgalliuo ist·
18. Verfahren nach einem der vorhergehenden Ansprüche, ■".- dadurch gekennzeichnet, dass das l'lättchen ein Silitium-' körper iet. ' : * ·
19. Verfahren naoh einen der vorhergehenden . dadurch gekennzeichnet, dies der Körper Dämpfen von
Silan und einer die Leitfähigkeit, btstimmenden . ,Verunreinigung bei erhöhter Temperatur in Gegenwart vn Sauerstoff aur Erzeugung einer Beachichtung äuegeeetst
/ wird, die ein dotiertes Siliziumoxyd iet. - 15 -v .. 0Q98.39/0167 ... / . . _^™,
15U807
A 34 360 h
12βΔρ?Ι1
-15'
20«''Verfahren nach einem der vorhergehenden .Ansprüche, dadurch gekennzeichnet» dass die erhöhte Temperatur weit unter der Temperatur liegt, 'Ijei der das.Eindiffundier en der Verunreinigung in das Silizium hinein
auftritt. . ' ■ ■■■ '■ -'
009839/0 167
DE19651514807 1964-04-15 1965-04-14 Verfahren zum herstellen einer planaren halbleiteranordnung Pending DE1514807B2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US35988364A 1964-04-15 1964-04-15
US35988664A 1964-04-15 1964-04-15
US581118A US3354008A (en) 1964-04-15 1966-09-21 Method for diffusing an impurity from a doped oxide of pyrolytic origin
US589123A US3341381A (en) 1964-04-15 1966-10-24 Method of making a semiconductor by selective impurity diffusion

Publications (2)

Publication Number Publication Date
DE1514807A1 true DE1514807A1 (de) 1970-09-24
DE1514807B2 DE1514807B2 (de) 1971-09-02

Family

ID=27502933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651514807 Pending DE1514807B2 (de) 1964-04-15 1965-04-14 Verfahren zum herstellen einer planaren halbleiteranordnung

Country Status (6)

Country Link
US (2) US3354008A (de)
JP (1) JPS523268B1 (de)
DE (1) DE1514807B2 (de)
GB (1) GB1102164A (de)
MY (1) MY6900234A (de)
NL (1) NL6504750A (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434893A (en) * 1965-06-28 1969-03-25 Honeywell Inc Semiconductor device with a lateral retrograded pn junction
DE1544273A1 (de) * 1965-12-13 1969-09-04 Siemens Ag Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall
US3476619A (en) * 1966-09-13 1969-11-04 Motorola Inc Semiconductor device stabilization
FR2059999B1 (de) * 1969-03-31 1976-03-19 Tokyo Shibaura Electric Co
DE1919563A1 (de) * 1969-04-17 1970-10-29 Siemens Ag Verfahren zum Herstellen von mit Gallium diffundierten Zonen in Halbleiterkristallen
US3601888A (en) * 1969-04-25 1971-08-31 Gen Electric Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor
DE2032838A1 (de) * 1970-07-02 1972-01-13 Licentia Gmbh Verfahren zum Herstellen einer Halb leiterzone durch Diffusion
US3650854A (en) * 1970-08-03 1972-03-21 Ibm Method of fabricating a transistor having improved emitter-base junction breakdown voltage characteristics
CH539950A (de) * 1971-12-20 1973-07-31 Bbc Brown Boveri & Cie Verfahren und Einrichtung zum Gettern von Halbleitern
CA1014830A (en) * 1972-11-15 1977-08-02 Klaus C. Wiemer Method of forming doped dielectric layers utilizing reactive plasma deposition
US3910804A (en) * 1973-07-02 1975-10-07 Ampex Manufacturing method for self-aligned mos transistor
US3880676A (en) * 1973-10-29 1975-04-29 Rca Corp Method of making a semiconductor device
JPS5128762A (ja) * 1974-09-04 1976-03-11 Tokyo Shibaura Electric Co Tategatasetsugodenkaikokahandotaisochi no seizohoho
JPS5193874A (en) * 1975-02-15 1976-08-17 Handotaisochino seizohoho
DE2755168A1 (de) * 1977-12-10 1979-06-13 Itt Ind Gmbh Deutsche Verfahren zur herstellung von halbleiterbauelementen
JPS61256127A (ja) * 1985-05-07 1986-11-13 Matsushita Electric Ind Co Ltd 空気調和機のフイルタ装置
KR0167271B1 (ko) * 1995-11-30 1998-12-15 문정환 비균등 도우프 채널 구조를 갖는 반도체소자의 제조방법
US8226840B2 (en) * 2008-05-02 2012-07-24 Micron Technology, Inc. Methods of removing silicon dioxide
CN111341650B (zh) * 2020-03-13 2023-03-31 天水天光半导体有限责任公司 一种减小三极管反向放大倍数的泡发射磷扩散工艺方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2804405A (en) * 1954-12-24 1957-08-27 Bell Telephone Labor Inc Manufacture of silicon devices
NL121810C (de) * 1955-11-04
US2873222A (en) * 1957-11-07 1959-02-10 Bell Telephone Labor Inc Vapor-solid diffusion of semiconductive material
US2974073A (en) * 1958-12-04 1961-03-07 Rca Corp Method of making phosphorus diffused silicon semiconductor devices
US3085033A (en) * 1960-03-08 1963-04-09 Bell Telephone Labor Inc Fabrication of semiconductor devices
US3084079A (en) * 1960-10-13 1963-04-02 Pacific Semiconductors Inc Manufacture of semiconductor devices
US3055776A (en) * 1960-12-12 1962-09-25 Pacific Semiconductors Inc Masking technique
US3203840A (en) * 1961-12-14 1965-08-31 Texas Insutruments Inc Diffusion method
US3200019A (en) * 1962-01-19 1965-08-10 Rca Corp Method for making a semiconductor device

Also Published As

Publication number Publication date
US3354008A (en) 1967-11-21
DE1514807B2 (de) 1971-09-02
NL6504750A (de) 1965-10-18
MY6900234A (en) 1969-12-31
US3341381A (en) 1967-09-12
GB1102164A (en) 1968-02-07
JPS523268B1 (de) 1977-01-27

Similar Documents

Publication Publication Date Title
DE1514807A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2462644C2 (de) Verfahren zur Herstellung eines Transistors
EP0029548A1 (de) Verfahren zum Herstellen eines Bipolartransistors
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
CH615781A5 (de)
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE2357376C3 (de) Mesa-Thyristor und Verfahren zu seiner Herstellung
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2534132C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3022122C2 (de)
DE2027588A1 (de) Verfahren zur Herstellung von mit Phosphorsihkatglas passivierten Transistoren
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1811277C3 (de) Verfahren zum Herstellen von p-dotierten Zonen mit unterschiedlichen Eindringtiefen in einer n-Silicium-Schicht
DE2230749B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE1614435B2 (de) Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen
DE1268746B (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE2431813C2 (de) Verfahren zur Bildung einer diffusionshemmenden, vergrabenen Schicht bei der Herstellung eines Halbleiterbauelements
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE1514547C3 (de) Verfahren zum Herstellen eines integrierten Schaltkreises