DE1514768C3 - Verfahren zur Herstellung von Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen

Info

Publication number
DE1514768C3
DE1514768C3 DE19651514768 DE1514768A DE1514768C3 DE 1514768 C3 DE1514768 C3 DE 1514768C3 DE 19651514768 DE19651514768 DE 19651514768 DE 1514768 A DE1514768 A DE 1514768A DE 1514768 C3 DE1514768 C3 DE 1514768C3
Authority
DE
Germany
Prior art keywords
frame
electrically conductive
strips
strip
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19651514768
Other languages
English (en)
Inventor
Carl Peter Grailands Sandbank (Großbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Application granted granted Critical
Publication of DE1514768C3 publication Critical patent/DE1514768C3/de
Expired legal-status Critical Current

Links

Description

Die Erfindung bezieht sich auf Halbleiteranordnungen, insbesondere Festkörperschaltungen.
Es wird ständig daran gearbeitet, die Abmessungen der Halbleiteranordnungen zu verringern. Ein Beispiel dafür sind die sogenannten Mikroschaltungen, die in einem Halbleiterplättchen durch eine Reihe von Niederschlags- und Maskierungsverfahren erzeugt werden, um eine monolithische Anordnung von miteinander verbundenen aktiven und passiven Bauelementen zu erhalten.
Es sind bereits Verfahren bekannt, die sich mit der Kontaktierung von Mikroschaltungen tragenden Halbleiterplättchen befassen: Aus der österreichischen Patentschrift 2 29 365 ist ein Verfahren bekanntgeworden, bei dem ein Halbleiterplättchen auf ein Metallteil, das aus einem Rahmen mit nach innen gerichteten Streifen besteht, aufgesetzt und ein Teil der Anschlußzonen des Halbleiterplättchens durch Legieren mit der Oberseite der Streifen verbunden wird. Anschließend wird zur Verstärkung dieser Anordnung ein Plättchen aus keramischem Material oder Glas aufgebracht. Ein weiteres derartiges Verfahren ist aus der österreichischen Patentschrift 2 32 052 bekanntgeworden. Es beschäftigt sich insbesondere mit der Herstellung von Mesa-Transistoren, wobei ein Streifen aus Halbleitermaterial, der mit mehreren, insbesondere paarweise nebeneinanderliegenden Elektroden versehen ist, auf die Zinken eines kammförmigen Trägers senkrecht zu diesen Zinken aufgebracht und anschließend zerteilt wird. Nach der Zerteilung ist eine Elektrode eines einzelnen Halbleiterplättchens mit einer Zinke verbunden, zu den anderen Elektroden führen Kontaktierungsdrähte. Es ist weiterhin bereits bekannt, um das Halbleiterplättchen ein Umhüllungsmaterial herumzuformen und es dadurch dicht zu verschließen oder aber die Umhüllung unter ausschließlicher Verwendung zweier Keramikkappen herzustellen, wobei ein Schmelzglasüberzug zur Abdichtung dient.
Die bekannten Verfahren haben den Nachteil, daß sie durch die Verwendung zusätzlicher Kontaktierungsdrähte zu einem teuren Herstellungsverfahren führen; außerdem gehen diese Verfahren davon aus, daß das dünne Halbleiterplättchen zur Vermeidung von Bruch möglichst bald im Fertigungsprozeß eine mechanische Verstärkung erhält, die sowohl aus Glas bzw. Keramik oder aber auch aus einem Metallblech bestehen kann. Die bekannten Verfahren haben dafür den scheinbaren Vorteil, daß eine Kontaktierung an beiden Oberflächenseiten möglich ist Es hat sich jedoch gezeigt, daß man mit dem Verfahren nach der Erfindung eine für die Praxis völlig ausreichende Zahl von Anschlüssen an einer Oberflächenseite herstellen kann.
Der Erfindung liegt also die Aufgabe zugrunde, ein Verfahren zu entwickeln, bei dem ein mit einer Mikroschaltung versehenes Halbleiterplättchen in möglichst rationeller Weise mit einer Mehrzahl von Anschlüssen und mit einem Schutz gegen äußere Einflüsse versehen wird.
Die Erfindung bezieht sich also auf ein Verfahren zur Herstellung von Halbleiteranordnungen, bei dem ein an einer Oberflächenseite mit voneinander getrennten Anschlußzonen versehenes Halbleiterplättchen auf einem aus einem Rahmen mit nach innen gerichteten elektrisch leitenden Streifen bestehenden Gerüst derart angeordnet wird, daß es innerhalb des Rahmens auf den Enden der elektrisch leitenden Streifen aufliegt, und bei dem nach dem Verbinden der Anschlußzonen mit den elektrisch leitenden Streifen und nach dem Anbringen einer dichten Umhüllung um das Halbleiterplättchen und Teilen der Anschlußstreifen der Rahmen des Gerüstes entfernt wird, so daß die vom Rahmen losgelösten Enden der Anschlußstreifen frei liegen.
Erfindungsgemäß wird die Aufgabe dadurch gelöst,
der Anschlußstreifen der Rahmen des Gerüstes entfernt wird, so daß die vom Rahmen losgelösten Enden der Anschlußstreifen freiliegen.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß das; Halbleiterplättchen 1 mit der sämtliche An-Schlußzonen 2 enthaltenden Oberfiächenseite derart auf den entsprechend bemessenen und ausgebildeten Streifen 4 des Gerüstes 3, 4 angeordnet wird, daß je ein Streifenende an je einer Anschlußzone endet, und daß die aufeinanderliegenden Streifenenden und Anschlußzonen direkt miteinander verbunden werden.
Bei einer besonders günstigen Weiterbildung der Erfindung wird durch die aufeinanderliegenden Streifenenden und Anschlußzonen ein auf die Verbindungsstellen eng begrenzter Wärmeimpuls geleitet und damit diese miteinander verschweißt.
Die Erfindung soll an Hand des in den Figuren dargestellten Ausführungsbeispieles näher erläutert werden.
Fig. 1 zeigt im Grundriß ein Halbleiterplättchen ao mit einer darauf befindlichen Halbleiteranordnung, die eingebettet werden soll;
F i g. 2 zeigt im Grundriß das Gerüst, das beim Einbau verwendet wird;
F i g. 3 zeigt im Grundriß das Halbleiterplättchen von F i g. 1 mit dem daran angebrachten Gerüst von Fig. 2;
F i g. 4 zeigt im Schnitt Einzelheiten einer einzelnen Verbindung zwischen dem Halbleiterplättchen und dem Gerüst; die
F i g. 5 und 6 zeigen im Grundriß und Schnitt eine Zwischenstufe beim Einbau der Halbleiteranordnung;
Fig. 7 zeigt im Grundriß die fertig umhüllte Halbleiteranordnung.
Auf der einen Oberflächenseite trägt das Siliciumplättchen von F i g. 1, das mit 1 bezeichnet ist, eine Halbleiterschaltung, deren einzelne Elemente nicht dargestellt sind, mit Ausnahme der am Rand angeordneten voneinander getrennten Anschlußzonen 2, die mit den einzelnen Bauelementen der Schaltung verbunden sind.
Das Gerüst nach Fig. 2 besteht aus dem Rahmen 3, von dem aus sich die Streifen 4 nach innen erstrecken, die aus einem geeigneten Metall, wie beispielsweise aus einer Legierung von Kobalt, Eisen und Nickel bestehen. In dem Rahmen 3 können die Löcher 5 angeordnet sein, die dazu dienen, die Anordnung in einer gewünschten Position festzuhalten.
Als erste Verfahrensstufe beim Einbau wird das Halbleiterplättchen 1 innerhalb des Rahmens 4 so angeordnet, wie dies in F i g. 3 dargestellt ist. Die Streifen 4 sind so ausgebildet und bemessen, daß die Enden der Streifen über je einer der verschiedenen Anschlußzonen 2 enden. Diese Enden werden dann mit den Anschlußzonen 2 verbunden, vorzugsweise durch ein Mikroschweißverfahren. Es können auch andere Schweißverfahren und Verbindungsverfahren, wie z. B. die Verbindung durch Thermokompression, Hartlöten oder Weichlöten, verwendet werden.
Die Anschlußzonen bestehen aus einer Schicht aus einem Gemisch von Gold und Chrom, das aus der Dampfphase niedergeschlagen wurde und sich noch über die Schutzschicht aus SiO2 auf dem Plättchen 1 erstreckt.
F i g. 4 zeigt eine Transistorschichtenfolge in einem Siliciumplättchen 1 vom η-Typ, das die diffundierte p-Siliciumschicht 6 enthält, die wiederum ihrerseits die p+-Schicht 7 und die n+-Schicht 8 enthält.
Die Oberfläche des Plättchens 1 ist mit einer Schutzschicht 9 aus SiO2 bedeckt, mit Ausnahme kleiner Fenster über den Zonen 7 und 8, welche die Basis- bzw. die Emitterzone bilden. Von den Basis- und Emitterzonen ausgehend sind die Gold-Chrom-Schichten 10 und 11 auf der SiO2-SdUdIt 9 angeordnet. Ein Streifen 4 des Gerüstes ist direkt mit der Gold-Chrom-Schicht 10, die von der Basiszone des Transistors ausgeht, verbunden.
Die nächste Verfahrensstufe beim Einbau ist in F i g. 5 dargestellt. Nach dem Verbinden der Streifen 4 mit den Anschlußzonen 2 wird das Plättchen 1 mit der Schaltung in ein Paar von zusammenpassenden Keramikkappen 12 und 13 dicht eingebaut, von denen jede einen Schmelzglasüberzug 14 am Rande aufweist und die durch Erhitzen miteinander verbunden werden. Die Streifen 4 sind voneinander isoliert durch den Schmelzglasüberzug 14 hindurchgeführt. Die Streifen können zwischen den Stellen 2 und 14 gebogen sein, um die Auswirkung der thermischen Ausdehnung auf die Anordnung zu vermindern.
An Stelle der Keramikkappen kann das Plättchen in ein geeignetes Material eingegossen werden, so daß sich eine Umhüllung geeigneter Form ergibt, aus der die Streifen 4 herausragen.
Schließlich wird, wie in F i g. 7 dargestellt, der Rahmen 3 des Gerüstes entfernt.
Das beschriebene Verfahren eignet sich zum automatischen Zusammenbau. Dabei wird das Gerüst mit Stiften, die durch die Löcher 5 hindurchgreifen, in die richtige Lage zum Plättchen gebracht.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleiteranordnungen, bei dem ein an einer Oberflächenseite mit voneinander getrennten Anschlußzonen versehenes Halbleiterplättchen auf einem aus einem Rahmen mit nach innen gerichteten elektrisch leitenden Streifen bestehenden Gerüst derart angeordnet wird, daß es innerhalb des Rahmens auf den Enden der elektrisch leitenden Streifen aufliegt, und bei dem nach dem Verbinden der Anschlußzonen mit den elektrisch leitenden Streifen und nach dem Anbringen einer dichten Umhüllung um das Halbleiterplättchen und Teilen der Anschlußstreifen der Rahmen des Gerüstes entfernt wird, so daß die vom Rahmen losgelösten Enden der Anschlußstreifen frei liegen, dadurch gekennzeichnet, daß das Halbleiterplättchen (t) mit der sämtliche Anschlußzonen (2) enthaltenden Oberflächenseite derart auf den entsprechend bemessenen und ausgebildeten Streifen (4) des Gerüstes (3, 4) angeordnet wird, daß je ein Streifenende an je einer Anschlußzone endet, und daß die aufeinanderliegenden Streifenenden und Anschlußzonen direkt miteinander verbunden werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch die aufeinanderliegenden Streifenenden und Anschlußzonen (2) ein auf die Verbindungsstellen eng begrenzter Wärmeimpuls geleitet wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als Umhüllung ein Paar aufeinanderpassender Keramikkappen (12, 13) verwendet wird, von denen jede am Rande einen Schmelzglasüberzug (14) aufweist, in den die elektrisch leitenden Streifen (4) dicht und voneinander isoliert eingebettet werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß mindestens ein elektrisch leitender Streifen (4)' zwischen der ihm zugeordneten Anschlußzone (2) und dem Schmelzglasüberzug (14) zur Verminderung von thermischen Spannungen mit einer Biegung versehen wird.
5. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als Umhüllung ein verformbares Material verwendet wird, das um das Halbleiterplättchen (1) herumgeformt wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Rahmen (3) des Gerüstes (3,4) mit Löchern (5) versehen und mittels durch die Löcher (5) hindurchragender Stifte in die richtige Lage zum Halbleiterplättchen (1) gebracht wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Gerüst (3, 4) verwendet wird, dessen elektrisch leitende Streifen (4) aus einer Eisen-Nickel-Kobalt-Legierung bestehen.
DE19651514768 1964-07-31 1965-07-14 Verfahren zur Herstellung von Halbleiteranordnungen Expired DE1514768C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB3031564 1964-07-31
DEST024129 1965-07-14

Publications (1)

Publication Number Publication Date
DE1514768C3 true DE1514768C3 (de) 1977-02-24

Family

ID=

Similar Documents

Publication Publication Date Title
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE1640457C2 (de)
DE3913221A1 (de) Halbleiteranordnung
DE2624313A1 (de) Verfahren zur ausfuehrung von warmpressverbindungen von leiterstrukturen auf einem halbleiter- schaltungsbaustein
DE2314731A1 (de) Halbleiterbauteil mit vorspruengen und verfahren zur herstellung desselben
DE1958684A1 (de) Halbleiterbauelement
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE1956501A1 (de) Gehaeuse fuer integrierte Halbleiter-Schaltungen
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE2454605C2 (de) Halbleiterbauelement
DE1564867C3 (de) Verfahren zum Kontaktieren von Dioden, Planartransistoren und integrierten Schaltungen
DE4300516C2 (de) Leistungshalbleitermodul
DE2615758A1 (de) Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
DE1514768C3 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2249209A1 (de) Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE1514768B2 (de) Verfahren zur herstellung von halbleiteranordnungen
DE102017209904A1 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE1904118A1 (de) Halbleitervorrichtung mit verbessertem Elektrodenanschlussaufbau
DE2543651A1 (de) Halbleitersubstrat
DE3715094A1 (de) Schaltungseinheit fuer eine uhr und verfahren zu deren herstellung
DE1614134B2 (de) Leiterrahmen zur Verwendung bei der automatischen Herstellung von gekapselten, integrierten Halbleiterbauelementen, integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2113829A1 (de) AEtzverfahren zum Herstellen eines Systemtraegers fuer integrierte Schaltkreise