DE1499720B1 - Elektronisches Speicherelement - Google Patents

Elektronisches Speicherelement

Info

Publication number
DE1499720B1
DE1499720B1 DE19661499720 DE1499720A DE1499720B1 DE 1499720 B1 DE1499720 B1 DE 1499720B1 DE 19661499720 DE19661499720 DE 19661499720 DE 1499720 A DE1499720 A DE 1499720A DE 1499720 B1 DE1499720 B1 DE 1499720B1
Authority
DE
Germany
Prior art keywords
transistor
line
collector
bit
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19661499720
Other languages
English (en)
Inventor
Antony Proudman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1499720B1 publication Critical patent/DE1499720B1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Credit Cards Or The Like (AREA)

Description

Die Erfindung betrifft ein elektronisches Speicherelement, bestehend aus einem gleichstromgekoppelten, einen bistabilen Schaltkreis bildenden Transistorpaar.
In der Rechenmaschinentechnik ist es seit langem bekannt, bistabile Schaltkreise als Speicherelemente für Speicher mit wahlfreiem Zugriff zu verwenden. Heutzutage sind derartige Speicher aber in den meisten Fällen mit Ferritkernen aufgebaut, da diese billiger sind und weniger Raum beanspruchen. Bistabile Schaltkreise werden jedoch noch für arithmetische Schaltkreise und Steuerregister der meisten digitalen Computer verwendet. Mit dem Aufkommen des Transistors und später von monolithischen Schaltkreistechniken wurde aber der bistabile Schaltkreis als Speicherelement wiederum interessant. Der hauptsächlichste Einwand gegen den Vorschlag, monolithische, bistabile Schaltkreise als Speicherelemente für den Hauptspeicher herzustellen, wurde mit der hohen Fehlerrate bei diesen Schaltkreisen begründet.
Das Problem der hohen Fehlerrate kann bis zu einem gewissen Grade überwunden werden, wenn der Speicher aus einer großen Anzahl von Abschnitten zusammengesetzt wird und die Abschnitte mit fehlerhaften Komponenten ausgeschieden werden. Ein derartiger Speicher wird jedoch hinsichtlich des Preises sehr aufwendig, wenn nicht eine große Menge von Schaltkreisen, bereits mit den erforderlichen Zwischenverbindungen versehen und geeignet räumlich angeordnet, gleichzeitig hergestellt werden kann.
Da eine Verringerung der Fehlerrate nur dadurch erreicht werden kann, daß die monolithische Technik verbessert wird, wurde es erstrebenswert, die Zahl der für ein Speicherelement erforderlichen Komponenten auf ein Minimum zu reduzieren. Dies ist auch das Ziel der Erfindung. Weiterhin soll durch die Erfindung die Anzahl der Zwischenverbindungen und die Anforderungen hinsichtlich der Toleranz jedes Elementes verringert werden. Eine Reduzierung der Komponenten bringt nicht nur den Vorteil mit sich, daß weniger möglicherweise fehlerbehaftete Komponenten benötigt werden, sondern daß der Speicher kleiner wird und die Verbindungen zwischen den Speicherelementen kürzer werden. Dies hat zur Folge, daß die bei monolithischen Schaltungsanordnungen gewöhnlich vorhandenen, durch die Schaltkapazitäten und Leitungswiderstände hervorgerufenen störenden Einflüsse vermindert werden.
Gemäß der Erfindung wird ein elektronisches Speicherelement, bestehend aus einem gleichstrom- so gekoppelten, einen bistabilen Schaltkreis bildenden Transistorpaar, vorgeschlagen, das dadurch gekennzeichnet ist, daß zwecks Ausbildung einer an sich bekannten koinzidenten Ansteuerung des Speicherelementes beide Transistoren über jeweils die gleiche Elektrode der Kollektor-Emitter-Strecke mit einer Eingangsleitung (Wortleitung) gekoppelt sind, daß die andere Elektrode der Kollektor-Emitter-Strecke des ersten Transistors an einer Ausgangsleitung (Bit/ Leseleitung) liegt, daß eine der restlichen Elektroden des zweiten Transistors an ein festes Bezugspotential angeschlossen ist und daß über die restlichen Elektroden des Transistorpaares die Gleichstromkopplung derart erfolgt, daß im einen Schaltzustand mit leitendem erstem Transistor Impulse von der Eingangsleitung zur Ausgangsleitung übertragen werden und im anderen Schaltzustand mit leitendem zweitem Transistor nicht.
Weiterhin wird vorgeschlagen, daß an der Eingangsleitung (Wortleitung) gleichzeitig die Betriebsspannung für den Schaltkreis liegt.
Besondere Vorteile ergaben sich dadurch, daß zum Einstellen der beiden Schaltzustände zunächst die Betriebsspannung auf der Eingangsleitung (Wortleitung) abgeschaltet und dann über die Ausgangsleitung (Bit/Leseleitung) eine Spannung zugeführt wird, die in Abhängigkeit von ihrer Polarität zum Bezugspotential den einen oder den anderen Schaltzustand hervorruft, sobald die Betriebsspannung wieder angeschaltet wird.
Das Speicherelement ist gemäß einer vorteilhaften Ausbildung so aufgebaut, daß die Kollektoren der beiden jeweils vom Kollektor des einen zur Basis des anderen direkt gekoppelten Transistoren über jeweils einen Kollektorwiderstand an die Eingangsleitung (Wortleitung) angeschlossen sind und daß der Emitter des einen Transistors am Bezugspotential und der Emitter des anderen Transistors an der Ausgangsleitung (Bit/Leseleitung) liegt.
Das Speicherelement kann auch so ausgebildet sein, daß die Emitter der beiden jeweils vom Kollektor des Λ einen zur Basis des anderen direkt gekoppelten Tran- ^ sistoren an die Eingangsleitung (Wortleitung) angeschlossen sind und daß der Kollektor des einen Transistors über einen Widerstand an Bezugspotential und der Kollektor des anderen Transistors über einen Widerstand an der Ausgangsleitung (Bit/Leseleitung) liegt.
Ein weiteres Ausführungsbeispiel besteht darin, daß die Kollektoren der beiden Transistoren an der Eingangsleitung (Wortleitung) und die Emitter an der Ausgangsleitung (Bit/Leseleitung) liegen und daß die Basis des einen Transistors an einem Bezugspotential liegt und der Kollektor dieses Transistors mit der Basis des anderen Transistors verbunden ist.
Das erfindungsgemäße Speicherelement wird an Hand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 in schematischer Darstellung einen Teil eines Speichers,
Fig. 2 ein Ausführungsbeispiel eines erfindungsgemäßen Speicherelementes,
F i g. 3 a die erforderlichen Impulse, um eine Infor- λΑ mation in ein Speicherelement, wie es in der F i g. 2 Vf dargestellt ist, einzuschreiben,
Fig. 3b den notwendigen Impuls, um ein entsprechendes Speicherelement auszulesen,
Fig. 4 ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Speicherelementes,
Fig. 5 ein drittes Ausführungsbeispiel eines erfindungsgemäßen Speicherelementes.
Fig. 1 zeigt in schematischer Darstellung einen Teil eines Informationsspeichers, der die Speicherung von drei Worten mit je sechs Bits gestattet. Diese Figur dient lediglich dazu, den Speichertyp zu zeigen, für den sich das erfindungsgemäße Speicherelement am besten eignet; in tatsächlicher Ausführung würde der Speicher eine Kapazität aufweisen, die für die Speicherung vieler tausend Worte mit Längen von beispielsweise 70 Bits ausreichen würde. In der Figur sind drei Wortleitungen 1 dargestellt, die sechs Bit/ Leseleitungen 2 kreuzen. Ein Speicherelement 3, das erfindungsgemäß aus einem bistabilen Schaltkreis besteht, verbindet an jedem Kreuzungspunkt eine Wortleitung 1 mit einer bestimmten Bit/Leseleitung 2. Auf diese Weise erhält man in dem betrachteten Beispiel eine Matrix mit 18 Speicherelementen.
3 4
Das Einschreiben eines Wortes in den Speicher er- angeordnete Speicherelemente das Verhalten einer
folgt durch die Auswahl einer bestimmten Wortleitung Widerstandsmatrix zeigen.
und die Ansteuerung der Bit/Leseleitungen 2, so daß Die Empfindlichkeit des Speicherelementes gegen
die zugeordneten bistabilen Schaltkreise in den der zu Störspannungen auf der Bit/Leseleitung hängt vom
speichernden Information zugeordneten Schaltzustand 5 Unterschied zwischen der KoHektor-Sättigungsspan-
gebracht werden. Das Auslesen des Speichers erfolgt nung VCE des leitenden Transistors und der Basis-
durch Ansteuerung der betreffenden Wortleitung, so spannung ab, bei der der andere Transistor zu leiten
daß auf den die gespeicherte Information kennzeich- beginnt. Typische Werte gebräuchlicher Transistoren
nenden Bit/Leseleitungen 2 entsprechende Signale sind
erzeugt werden. ίο τ, n ι \r~n u„: ι — τ _ ι m a
Ύ °. . . . ,. , . , ,·,,., Vcp = 0,1 Volt bei ic = /» = 1 mA Im folgenden werden die verschiedenen bistabilen
Schaltkreise im einzelnen beschrieben, die die Spei- und cherelemente 3 darstellen. Die F i g. 2 zeigt eine y = q 5 Volt bei / < l mA einzelne Speicherstelle eines Informationsspeichers, BB ' c 2 · wie er an Hand der F i g. 1 beschrieben ist. Das mit 15 Ein Speicherelement mit derartigen Transistoren dem Bezugszeichen 3 versehene Speicherelement be- verträgt Störspannungen von ± 0,4 Volt, steht aus zwei direkt gekoppelten Transistoren T1 Das Potential der Bit/Leseleitung, das das Ein- und T2. Die Kollektoren der beiden Transistoren schreiben gewährleistet, entspricht der Abweichung sind über gleiche Widerstände 4 (typischer Wert zwischen den Kuß-Charakteristiken der beiden das 1000 Ohm) mit der Wortleitung 1 verbunden. Der 20 Speicherelement bildenden Transistoren. Diese AbEmitter von T1 liegt an Erdpotential. Der Emitter weichung kann innerhalb ±0,05 Volt gehalten werden, von T2 ist mit der Bit/Leseleitung 2 verbunden. Im Aus diesem Grunde stellt die Störempfindlichkeit Betrieb liegt an den Wortleitungen 1 der Matrix nor- kein Problem dar, und die Vorschriften für die Tranmalerweise ein positives Potential von etwa 1 Volt, sistoren sind nicht sehr streng. Die die Bit/Leseleitung während die Bit/Leseleitung auf Erdpotential liegt. 35 belastende Kapazität ist gleich der Kapazität CBE bei
Eine Information wird in das Speicherelement da- VBE=0 in jedem Schaltzustand des Speicherelementes, durch eingeschrieben, daß in Abhängigkeit davon, Ein bedeutender Vorteil des erfindungsgemUßen ob eine binäre Null oder Eins gespeichert werden soll, Speicherelementes besteht in der weiten zulässigen eine geringe positive oder negative Spannung an die Toleranz der Schaltelemente. Die Toleranz des Verzugeordnete Bit/Leseleitung 2 angelegt und gleich- 30 hältnisses der beiden Kollektorwiderstände 4 entzeitig das Potential auf der Wortleitung 1 auf Erd- spricht der Stromverstärkung des Transistors. Die potential gesenkt wird. Die Wortleitung 1 wird aus- Toleranz des Absolutwertes des Transistors 4 schlägt reichend lange auf Erdpotential gehalten, so daß ein sich in Änderungen der Amplitude eines Eins-Signals zuvor leitender Transistor in den gesperrten Zustand nieder. Das vorhandene gute Signal-Geräusch-Verumgeschaltet wird. Das Potential auf der Wortleitung 35 hältnis des Speicherelementes bewirkt, daß große Abwird dann auf den normalen Wert angehoben, und in weichungen des Wertes des Widerstandes 4 zugelassen Abhängigkeit von der Spannung auf der Bit'Lese- werden können.
leitung 2 wird der Transistor mit dem negativeren Die Hauptanforderungen an den Transistor beEmitter in dem leitenden Zustand umgeschaltet. Da stehen in einer hohen Schaltgeschwindigkeit und in der Emitter des Transistors T1 ständig an Erdpotential 40 niedrigen Ausgangskapazitäten. Die erforderliche liegt, genügt ein schwach positiver Impuls auf der geringe Stromverstärkung sollte in dieser Hinsicht Bit/Leseleitung 2, um den Transistor T1 in den leiten- Bestwerte zu erreichen gestatten, den Zustand zu bringen, was beispielsweise einer Widerstände 4 in der Größe von einem Kiloohm binären Null entspricht, und ein schwach negativer und ein Potential von +1VoIt an der Wortleitung Impuls genügt, um den Transistor T2 in den leitenden 45 ergeben Verluste im Speicherelement von etwa 1 mW. Zustand zu bringen, was dann einer binären Eins Für langsame Speicher kann der Kollektorwiderstand entspricht. Natürlich muß das Schreib-Signal auf der vergrößert werden, so daß die Verluste geringer Bit/Leseleitung 2 so lange aufrechterhalten bleiben, werden.
bis das Potential auf der Wortleitung 1 sich wieder Es werden nun drei Speicherelemente beschrieben,
auf seinem normalen Wert von 1 Volt befindet. Die 50 die nach dem gleichen, erfindungsgemäßen Prinzip
verschiedenen Spannungen, die für die Schreib-Infor- arbeiten,
mation benötigt werden, sind in F i g. 3 a dargestellt. Das in F i g. 2 dargestellte Speicherelement kann in
In einem eine Information kennzeichnenden Zu- folgender Weise abgewandelt werden. Der Emitter stand befindet sich der eine Transistor des Speicher- des Transistors Tx kann statt an Erdpotential auch an elementes im gesperrten und der andere Transistor 55 eine zweite Bit/Leseleitung angeschlossen werden. im leitenden Zustand. Das Speicherelement wird Auf diese Weise erhält man ein symmetrisches Lesedurch einen positiven Impuls auf der Wortleitung 1, system. Es ist in diesem Falle erforderlich, daß jede wie in F ig. 3 b gezeigt, abgefragt. Ist eine binäre Null Bit/Leseleitung nur eine verhältnismäßig geringe gespeichert, ist also der Transistor Γ, leitend und Impedanz nach Erde aufweist. Diese Ausführungs-Transistor T2 gesperrt, fließt zur Bit/Leseleitung 2 60 form kann in einigen Anwendungsfällen von besonkein Strom. In diesem Fall liegt die Basis des Tran- derem Wert sein.
sistors T2 an Erde, so daß das Speicherelement hohe F i g. 4 zeigt ein weiteres Ausführungsbeispiel, bei
Frequenzen gut bedämpft. Ist eine binäre Eins ge- dem die Bit/Leseleitung nicht direkt, sondern über
speichert, ist also Transistor T2 leitend und Tran- einen Widerstand R an eine Transistorelektrode an-
sistor T1 gesperrt, dann ist der Kollektorwiderstand 65 geschlossen ist. Auf diese Weise kann die kapazitive
des Transistors T2 mit der Bit/Leseleitung 2 verbun- Belastung der Bit/Leseleitung verringert werden. Die
den, und das Lesesignal wird zur Bit/Leseleitung 2 Wortleitung ist direkt mit den beiden Emittern der
übertragen. Daraus ist ersichtlich, daß in dieser Weise Transistoren T1 und T2 verbunden. Der Kollektor
von T1 ist über einen Widerstand R an Erdpotential und direkt an die Basis von T2 angeschlossen. Der Kollektor von T2 liegt über den Widerstand R an der Bit/Leseleitung und über einen Widerstand R3 an der Basis von T1. Normalerweise liegt das Potential 5 der Wortleitung etwas unter und das Potential der Bit/Lcseleitung bei Erdpotential. Zum Einschreiben einer Information wird das Potential der Wortleitung auf Erdpotential angehoben, so daß die Transistoren T1 und T2 abgeschaltet werden. Abhängig von einer " zu speichernden binären Null oder Eins wird an die Bit/Leseleitung eine gering positive oder negative Spannung angelegt. Daraufhin wird das Potential an der Wortlcitung wieder auf den Normalwert gebracht, und es wird der Transistor mit der positiveren Basis leitend. Das Auslesen einer Information erfolgt durch Ansteuerung der Wortleitung wie bereits beschrieben. F i g. 5 zeigt das Speicherelement in einer Zusammensetzung aus einer Basis- und Kollektorstufe. In dieser Zusammensetzung ergibt sich ein guter Signal- a° Geräuschabstand. Die Bit/Leseleitung ist durch einen Widerstand R gepuffert. Die Wortleitung ist über einen Widerstand R an den Kollektor des Transistors T1 und direkt an den Kollektor des Transistors T1 geführt. Der Kollektor von Γ? ist mit der as Basis von Tt gekoppelt, während die Basis von T1 ai]f Erdpotential liegt. Die Emitter von T1 und T2 sind über einen gemeinsamen Widerstand R mit der Bit/ Leseleitung verbunden. Dieses Ausführungsbeispiel erfordert eine ziemlich genaue Abstimmung der Kennwerte der beiden Transistoren. Außerdem ist eine gesonderte Löschoperation vor einer Schreiboperation erforderlich. Zum Zwecke des Löschens wird das Potential an der Wortleitung auf Erdpotential erniedrigt. Durch Wahl des richtigen Potentials an der Bit/Leselcitung wird Transistor T1 in den leitenden Zustand gebracht. Zum Einschreiben einer binären Eins wird das Potential der Wortleitung über das Normalpotential angehoben und das der Bit/Leseleitung erniedrigt, so daß der Transistor Tt eingeschaltet wird.

Claims (6)

Patentansprüche:
1. Elektronisches Speicherelement, bestehend aus einem glcichstromgekoppelten, einen bistabilen Schaltkreis bildenden Transistorpaar, dadurch gekennzeichnet, daß zwecks Ausbildung einer an sich bekannten koinzidenten Ansteuerung des Spcicherelementcs beide Transistoren über jeweils die gleiche Elektrode der Kollektor-Emitter-Strecke mit einer Eingangsleitung (Wortleitung) gekoppelt sind, daß die andere Elektrode der Kollektor-Emitter-Strecke des ersten Transistors an einer Ausgangsleitung . (Bit/Leseleitung) liegt, daß eine der restlichen Elektroden des zweiten Transistors an ein festes Bezugspotential angeschlossen ist und daß über die restlichen Elektroden des Transistorpaares die Gleichstromkopplung derart erfolgt, daß im einen Schaltzustand mit leitendem erstem Transistor Impulse von der Eingangsleitung zur Ausgangsleitung übertragen werden und im anderen Schaltzustand mit leitendem zweitem Transistor nicht.
2. Elektronisches Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß an der Eingangsleitung (Wortleitung) gleichzeitig die Betriebsspannung für den Schaltkreis liegt.
3. Elektronisches Speicherelement nach Anspruch 2, dadurch gekennzeichnet, daß die Vorrichtung zum Einstellen der beiden Schaltzustände so ausgebildet ist, daß zunächst die Betriebsspannung auf der Eingangsleitung (Wortleitung) abgeschaltet und dann über die Ausgangsleitung (Bit/Leseleitung) eine Spannung zugeführt wird, die in Abhängigkeit von ihrer Polarität zum Bezugspotential den einen oder den anderen Schaltzustand hervorruft, sobald die Betriebsspannung wieder angeschaltet wird.
4. Elektronisches Speicherelement nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Kollektoren der beiden jeweils vom Kollektor des einen zur Basis des anderen direkt gekoppelten Transistoren über jeweils einen Kollektorwiderstand (4) an die Eingangsleitung (Wortleitung 1) angeschlossen sind und daß der Emitter des einen Transistors (T1) am Bezugspotential und der Emitter des anderen Transistors (T2) an der Ausgangsleitung (Bit'Leseleitung 2) liegt (Fig. 2).
5. Elektronisches Speicherelement nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Emitter der beiden jeweils vom Kollektor des einen zur Basis des anderen direkt gekoppelten Transistoren an die Eingangsleitung (Wortleitung) angeschlossen sind und daß der Kollektor des einen Transistors über einen Widerstand (R) an Bezugspotential und der Kollektor des anderen Transistors über einen Widerstand (R) an der Ausgangsleitung (Bit Leseleitung) liegt (Fig. 4).
6. Elektronisches Speicherelement nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Kollektoren der beiden Transistoren (T1, T2) an der Eingangsleitung (Wortleitung) und die Emitter an der Ausgangsleitung (Bit/Leseleitung) liegen und daß die Basis des einen Transistors an einem Bezugspotential liegt und der Kollektor dieses Transistors mit der Basis des anderen Transistors verbunden ist (Fig. 5).
Hierzu 1 Blatt Zeichnungen
DE19661499720 1965-10-07 1966-09-29 Elektronisches Speicherelement Withdrawn DE1499720B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB42540/65A GB1119357A (en) 1965-10-07 1965-10-07 A data store
US61867367A 1967-02-27 1967-02-27

Publications (1)

Publication Number Publication Date
DE1499720B1 true DE1499720B1 (de) 1970-10-22

Family

ID=26264927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661499720 Withdrawn DE1499720B1 (de) 1965-10-07 1966-09-29 Elektronisches Speicherelement

Country Status (7)

Country Link
US (1) US3500341A (de)
BE (1) BE685969A (de)
CH (1) CH444913A (de)
DE (1) DE1499720B1 (de)
FR (1) FR1494394A (de)
GB (1) GB1119357A (de)
NL (1) NL6614013A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2926094A1 (de) * 1979-06-28 1981-01-08 Ibm Deutschland Verfahren und schaltungsanordnung zum entladen von bitleitungskapazitaeten eines integrierten halbleiterspeichers
US5873126A (en) * 1995-06-12 1999-02-16 International Business Machines Corporation Memory array based data reorganizer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL294168A (de) * 1963-06-17

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
CH444913A (de) 1967-10-15
FR1494394A (fr) 1967-09-08
GB1119357A (en) 1968-07-10
BE685969A (de) 1967-02-01
NL6614013A (de) 1967-04-10
US3500341A (en) 1970-03-10

Similar Documents

Publication Publication Date Title
DE1108953B (de) Anordnung zum Vergleich von Datenworten mit einem Pruefwort
DE1259387B (de) Speichermatrix
DE1474480A1 (de) Speichereinrichtung mit Matrixauswahlschaltung
DE2059598A1 (de) Halbleiterspeicher zur Speicherung einer voreingegebenen,nichtloeschbaren Grundinformation
DE1449806C3 (de) Matrixspeicher
DE1260532B (de) Speicher mit Kenn-Wert-Aufruf
DE2135625B1 (de) Schaltungsanordnung zur automatischen Schreib-Unterdrückung
DE19651340C2 (de) Halbleiterspeichervorrichtung
DE1086463B (de) Matrix-Speicherschaltung
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE1574502A1 (de) Assoziativspeicher
DE1186509B (de) Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern
DE1295656B (de) Assoziativer Speicher
DE1499720B1 (de) Elektronisches Speicherelement
DE1499720C (de) Elektronisches Speicherelement
DE1524889A1 (de) Assoziativer Duennschichtspeicher
DE1299035B (de) Schaltung zum Einschreiben in einen Matrixspeicher oder zum Ablesen aus einem Matrixspeicher
DE1224782B (de) Wortorganisierte Speichervorrichtung
DE1268676B (de) Magnetkernspeicher
DE1181276B (de) Datengeber aus matrixfoermig angeordneten Ferrit-Ringkernen
DE2310626C3 (de) Assoziativer Speicher
DE1282086B (de) Verfahren zum Betrieb eines Ferritplatten-Magnetspeichers
DE1178896B (de) Matrix-Waehlanordnung
DE2744490C2 (de) Bipolar-Halbleiterspeicher
DE1574759B2 (de) Magnetkernspeicher mit gemeinsamer Schreib- und Leseleitung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee