DE1499714A1 - Wortorganisierter magnetischer Duennschichtspeicher - Google Patents

Description

Wortorganisierter magnetischer Dünnschichtspeicher

Die Erfindung betrifft einen wortorganisierten magnetischen Dünnschichtspeicher, der zur Speicherung einer jeden Binärziffer· eine erste und eine zweite Dünnschichtspeicher zelle aufweist, die der gleichen Worttreibleitung zugeordnet sind und jeweils zueinander einen antiparallelen Magnetisierungs· zustand einnehmen, und bei dem eine allen ersten Speicherzellen gleicher Wort-Ziffernstellen zugeordnete erste Leseleitung gemeinsam mit einer allen zweiten Speicherzellen derselben Wort-Ziffernstellen zugeordneten zweiten Leseleitung an einen Differentialverstärker angeschlossen ist.

Bei den bekannten wortorganisierten magnetischen Dünnschichtspeichern existieren hauptsächlich zwei verschiedene Quellen für Störsignale, die in den Leseleitungen neben den eigentlichen Nutzsignalen auftreten. Die erste dieser Störsignalquellen resultiert aus der unvermeidlichen kapazitiven Kopplung zwischen den sich kreuzenden Wbrt- und Leseleitungen, wodurch ein Impuls auf einer Wortleitung einen Störimpuls in allen diese Wortleitung kreuzenden Leseleitungen hervorruft. Die zweite Störsignalquelle besteht in der unvermeidlichen induktiven Kopplung zwischen den dicht benachbart verlaufenden Bit- und Leseleitan^en gleicher Wort-Ziffernstellen. Die Länge der Parallelführung dieser ,L4»Ii, .ngen kann 75 cm oder mehr betragen, so daß die in den Leseleituüjj »5 induzierten Störimpulse eine

009331/1258

U997U

beträchtliche Amplitude erreichen.

Durch die steilen Impulsflanken, die die zum Betrieb von magnetischen Dünnschichtspeichern verwendeten kurzen Impulse aufweisen, wird die Ausbildung von Störsignalen in den Leseleitungen durch die zwei erwähnten unerwünschten Kopplungsarten noch begünstigt. Die schädliche Wirkung der Störimpulse besteht einerseits in einer Verschlechterung des Nutz-Störsignal-Verhältnisses und andererseits in der Übersteuerung der hochempfindlichen Leseverstärker, wodurch diese eine Regenerations zeit benötigen, die die zeitliche Grenze setzt für die Aufeinanderfolge einer Schreiboperation und einer Leseoperation.

Es ist bereits vorgeschlagen worden, zur Beseitigung beider Störsignalarten einen Speicher zu verwenden, der für jede seiner binären Speicherstellen zwei magnetische Dünnschichtzellen vorsieht. Beide Dünnschichtzellen weisen jeweils einen antiparallelen Magnetisierungs zustand auf, d. h. im einen Falle (z. B. binäre Bins) ist die Magnetisierung der Zellen aufeinander zu und im anderen Falle (z. B. binäre Null) voneinander weg gerichtet. Um diese Magnetisierungszustande zu erzeugen, ist jeder der beiden Speicherzellen eine separate. Impulse entgegengesetzter Polarität führende Bitleitung zugeordnet, die mit einer beiden Zellen gemeinsamen Wortleitung zusammenwirken. Außerdem besitzt jede Zelle eine gesonderte Leseleitung. Die Leseleitungen beider Zellen sind an einen Differentialverstärker angeschlossen, über welchen die von der Wortleitung durch kapazitive Kopplung in den Leseleitungen erzeugten Störsignale ausgelöscht werden. Der Differentialverstärker hat jedoch auf die induktiv eingekoppelten Störsignale infolge der unterschiedlichen Polarität der sie erzeugenden Bitimpulse keinen kompensierenden Einfluß. Um auch diese Störimpulse auszuschalten, wird das Ausgangssignal eines zweiten Speicherteile8 verwendet, der mit dem das zu kompensierende Störsignale liefernden Speicher in seinem Aufbau identisch ist und der im übrigen zur Speicherung anderer Informationen dienen kann. Dieser zweite Speicherteil hat praktisch die Funktion eines !Compensations-Störsignal-Generators. Die Ausgange signale beider Speicherteile werden wiederum einem Differentialverstärker zugeführt, der die

009631/1256

BAD ORIGWAL

-3- U997U

untereinander gleichen Störeignale auslöscht und nur das Nutzsignal ,übrig läßt. Die Störsignalkompensation erfolgt somit in zwei aufeinanderfolgendea Kompensationsstufen.

Aufgabe vorliegender Erfindung ist es, einen wort organisierten magnetischen Dünnschichtspeicher anzugeben, der eine Beseitigung sowohl der kapazitiv als auch der induktiv in die Leseleitung eingekoppelten Störsignale Ib einer einzigen Kompensationsstufe gestattet. Bei einem Speicher der

erlfluterten Art wird dies erfindungsgemäß dadurch erreicht, daß j^alchergellenpaare gleicher Wort-Ziffernstellen in vier in einer Reihe anftordnete glelchgrofle Gruppen unterteilt sind, daß die Bitleitungen der Gruppen de· einen aus zwei benachbarten Gruppen bestehenden Paares pa-

Jeweils mit der Bitleitung der Gruppe gleicher Reihenfolge des anderen Paares in Serie geschaltet sind, daß die Bitleitung einer Gruppe Ober die Speichersellen der einen Leseleitung gleichsinnig zu dieser Lese-Ititung und über die Speicherzellen der anderen Leseleitung gegensinnig au dieser Leseleitung verlauft, daß die in Serie geschalteten Bitleitungen beider Gruppenpaare zu den gleichen Leseleitungen einen entgegengesetzten Richtungssinn einnehmen und HpQ die beiden in bezug auf Bitstromeingang und Lesestromauegang äußeren Gruppen der Reihe nach innen gefaltet und wenigstens annähernd deckungsgleich mit den beiden übrigen Gruppen in verschiedenen Ebenen angeordnet sind, deren Abstand voneinander klein gegenüber der Gruppenlänge ist, so daß die Leitungsteile zwischen den Gruppen klein sind gegenüber den wirksamen Leitungeteilen innerhalb der Gruppen.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind aus einem nachfolgend anhand von Zeichnungen beschriebenen Ausführungsbeispiel zu ersehen. Es zeigen:

Fig. 1 ein Schaltbild eines Ausführungsbeispiels des erfindungsgemäßen Dünnschichtspeichers,

009831/1256 O^

-4- U997H

Fig. 2 u. 3 Detailschaltbilder zur Erläuterung der Wirkungsweise der

Einrichtung nach Fig. 1, ·

Fig. 4 ein Beispiel für die räumliche Anordnung des Speichers nach

Fig. 1 und

Fig. 5 eine vorteilhafte Abwandlung der Speichereinrichtung nach

Fig. 1.

Gemäß Fig. 1 besteht eine nach Wörtern organisierte Speiche rmatrix 10 aus einzelnen Abschnitten 12A bis D, 14A bis D₁ 16A bis D und 18A bis D. Jeder Einzelabschnitt enthält gemäß der Zeichnung vier Bitstellen, aber in der Praxis können viel mehr Bitstellen pro Abschnitt verwendet werden. Da die verwendete Speicher matrix eine Anordnung mit zwei Speicherelementen pro Bit ist, umfaßt jede Bitstelle zwei Speicherelemente, die entweder Dünnschichten oder Magnetkerne sein können. Z. B. umfaßt im Abschnitt 12A die erste Bitstelle die Speicherelemente 20a und 20b, die zweite Bitstelle die Speicherlemente 22a und 22b usw. Die Speicherelemente werden durch Schaltsignale, die auf Bittreiberleitungen 30, 32, 34 und 36 zugeführt werden, sowie durch Signale auf den Wortleitungen 40, 42, 44 und 46 gesteuert. In der Zeichnung sind nur die Wortleitungen für die A-Speicherabschnitte dargestellt; für die B-, C-, D-Speicherabschnitte werden die gleichen Wortleitungen benutzt. Jede der Bittreiberleitungen und Wortleitungen wird in bekannter Weise durch ihren Wellenwiderstand abgeschlossen. In der gezeigten Anordnung überquert jede Bittreiberleitung die Speicherelemente in mehreren Speicherabschnitten oder wird von diesen überquert Dieselbe Gruppe von Speicherabschnitten ist mit zwei Abfühl leitungen zum Feststellen der gespeicherten Informationen während der Entnahmezeit versehen. Z. B. bedient die Bittreiberleitung 30 die Speicherabschnitte 12A, 12B, 12C und 12D, und die Abfühlleitungen 50 und 52, die jede an ihrem einen Ende durch ihren Wellenwiderstand abgeschlossen sind und am anderen Ende als Eingang zu einem Differentialverstärker 70 führen, fühlen die Umschaltung in den die Abschnitte 12A bis 12D bildenden Speicherelementenab. 009831/1256

Gemäß den bekannten Verfahren zur Bewirkung einer Speicherung in einer Magnetschicht mit einachsiger Anisotropie durch orthogonale Impulstechniken erzeugt der Wortimpuls, der sich entlang einer parallel zur Vorzugsachse einer Dünnschicht verlaufenden Wortleitung ausbreitet, ein magnetisches Schaltfeld, welches die magnetische Polarisierung der Schicht in eine unstabile Lage quer zur Vorzugsachse, die als "harte" Achse bezeichnet wird, dreht. Der Wortimpuls erzeugt ein magnetisches Schaltfeld von 10 bis 15 Oersted.

Der Bitimpulsanstieg folgt mit leichter Verzögerung nach dem Wortimpuls -anstieg, besteht jedoch während eines Teils seines Zeitintervalls gleich- zeitig mit ihm. Der Bitimpuls ist wesentlich schwächer als der Wortimpuls und erzeugt ein magnetisches Schaltfeld von 1/2 bis 1 Oersted, das die magnetische Polarisation aus der unstabilen Lage entlang der "harten" Achse in eine Lage magnetischer Remanenz parallel zur Vorzugsachse und in eine durch die Polarität des Bitimpulses bestimmten Richtung dreht. Die Speicherung einer "O" oder einer "l" wird also ausgedrückt durch wahlweises Drehen der magnetischen Polarisation der vorherbestimmten Speicherstelle in der Schicht in eine ausgewählte von zwei entgegengesetzt gerichteten Remanenzlagen entlang der Vorzugsachse.

Um die Entnahme oder Abfühlung der gespeicherten Informationen zu bewirken, wird ein Wort- oder. Leseimpuls auf die Wortleitung gegeben, der die magnetische Polarisation zur "harten" Achse hin dreht und ein Abfühl -signal in einer Abfühlleitung induziert, die induktiv mit der Speicherstelle in der Schicht gekoppelt ist. Da es zwei entgegengesetzte Drehrichtungen zur "harten" Achse hin aus den entgegengesetzten Remanenzrichtungen entlang der Vorzugsachse gibt, haben entsprechend den gespeicherten Informationen die abgefühlten Impulse die entgegengesetzte Polarität und zeigen dadurch an, daß der gespeicherte Informationsbitwert eine "0" bzw. eine ¹¹I" ist.

Das System von Fig. 1 arbeitet orthogonal und benötigt allgemein koinzi-

009831/1268

dierende Steuerimpulse auf beiden Bitleitungen und auf der jedem Halbbitspeicher zugeordneten Wortleitung. Um also einen gegebenen Informationsbitwert, z. B. eine "l", in dem aus den Halbbitspeicherelementen 20a und 20b bestehenden Speicherplatz zu speichern, wird der Wortleitung 40 durch den Digitalworttreiber 80 ein Wortimpuls gleichzeitig mit der Zuleitung eines Bitimpulses auf der Bitleitung 30 zugeführt. Die Bitleitung 30 ist in die Halbbitleitungen 30a und 30b aufgeteilt, und um verstehen· zu kennen» wie eine "l" in dem durch die Halbbitspeicherelemente 20a und 20b defl-

nierten Bitspeicherplatz gespeichert wird, ist nur die Halbbitleitung 30a von Interesse. Der Impuls auf der Halbbitleitung 30a wandert in der einen Richtung über das Halbbitspeicherelement 20a und in der entgegengesetzten Richtung über das Halbbitspeicherelement 2Ob₁ wodurch die Neigung besteht« die magnetische Polarität der beiden Halbbitspeiche "elemente in entgegengesetzten Richtungen zu orientieren. Durch das gleichzeitige Vorliegen eines Impulses auf der Wortleitung 40 und eines Impulses positiver Polarität auf der Halbbitleitung 30a werden die magnetischen Felder der Halbbitspeicherelemente 20a und 20b entlang deren Vorzugsachsen in entgegengesetzten Richtungen orientiert, die durch Pfeile M und M* angedeutet sind. Zum Speichern eines "O"-Informationseignais in der durch die Halbbitspeicherelemente 20a und 20b gebildeten Bitspeicherstelle werden ein Impuls auf den Wortleitungstreiber 40 und ein negativer Impuls auf die Halbbitleitung 30a gegeben. Durch das zeitliche Zusammentreffen der beiden zuletztgenannten Signale werden die magnetischen Polaritäten der beiden Halbbitspeicherel«mente entlang der Vorzugsachsen in den M und M* entgegengesetzten Richtungen orientiert. Wenn also eine "1" in der ersten Bitstelle gespeichert ist, verlaufen die magnetischen Polaritäten der Halbbitspeicherelemente 20a und 20b in der durch die Pfeile M und M* dargestellten Richtung* d. h. voneinander fortstrebend, und wenn eine "0" in der ersten Bitstelle gespeichert ist, verlaufen die magnetischen Polaritäten der beiden Halbbitspeicherelemente in den den Pfeilen M und M* entgegengesetzten Richtungen« d. h., die Polaritäten streben aufeinander zu.

Um die in einem ausgewählten Bitspeicherplatz, z. B. dem aus den Halbbit-

009831/1256

BAD ORlGiNAL

speicherelementen 20a und 20b gebildeten, gespeicherten Informationen xu entnehmen oder abzufühlen, wird ein Wort- oder Leseimpuls auf die Wortleitung 40 gegeben. Der Leseimpuls schaltet durch induktive Kopplung die magnetischen Polaritäten der Halbbitspeicherelemente 20a und 20b in eine nach links gerichtete horizontale Lage entlang einer'harten" Achse. In jeder der ersten oder der zweiten Beziehung der magnetischen remanenten Polaritäten der Halbbitepeicherelemente 20a und 20b bewirkt die Umschaltung, dafi die Polaritäten durch entgegengesetzte Drehungen in diesen . Zustand gelangen. Die entgegengesetzten Drehrichtungen der magnetischen Polaritäten induzieren erste und zweite Abfühlsignale entgegengesetzter Polarität in den Abfühlleitungen 50 bzw. 52.

Die in den Abfühlleitungen 50 und 52 induzierten abgefühlten Signale wandern su einem Differentialverstärker 70, der ihre Differentialaddition ausführt. Da die abgefühlten Signale die entgegengesetzte Polarität aufweisen, erzeugt die Im Abfühlveretärker 70 ausgeführte Differentialaddition ein VoHabfühlsignal, das dem Speicherausgangsregister 82 zugeführt wird. Das Ausgangssignal des Differentialabfühl verstärke rs 70 ist zweimal so groß wie das erste und das zweite Abfühlsignal und hat eine positive oder eine negative Polarität entsprechend der Beziehung der Polaritäten des ersten und des •weiten Abfühlsignals, wodurch entweder eine "l" oder eine ¹¹O¹¹ als gespeicherterlnformationsbitwert angezeigt wird.

Wie schon erläutert worden ist, werden ungewollte Rauschsignale durch induktive und kapazitive Kopplung aus den Bitleitungen und kapaxitive Kopplung ans den Wortleitungen in die Abfühlleitungen gekoppelt, und wenn nicht «ine Einrichtung zum Ausschalten der ungewollten Störsignale verwendet wird, «eigen diese fälschlicherweise das Vorhandensein einer gespeicherten "l" oder einer gespeicherten ¹¹O" an. Nachstehend werden das Verfahren und die Vorrichtung sum Ausschalten der ungewollten Signale beschrieben.

'Wie ungewollte Störsignale infolge von Impulsen auf den Wortleitungen in die Abfühlleitunge.n gekoppelt werden, geht aus der Anordnung von Wort-

009831/1256

BAD

und Abfühlleitungen in Fig. 1 hervor. Ee sei z.B. angenommen, daß ein Signal auf die Wortleitung 40 gegeben wird. Das Signal auf der Wortleitung 40 bewirkt kapazitiv gekoppelte Störimpulse in der Abfühlleitung 50 und der Abfühlleitung 52. Diese kapazitiv gekoppelten Störsignale haben dieselbe Polarität und legen dieselbe Strecke zum Abfühlverstärker 70 zurück. Da diese Störsignale den Verstärker 70 gleichzeitig erreichen, werden sie aufgehoben, wodurch das wortgekoppelte Rauschen am Ausgang des Differentialabfühlverstärkers beseitigt wird. Jedes wortgekoppelte Rauschen aus irgendeiner der Wortleitungen, das in irgendeine der Abfühlleitungen 50 bis 64 gekoppelt wird, wird durch die Differentialabfühlverstärker beseitigt.

Das Verfahren, durch das die erfindungsgemäße Anordnung von £$it- und Abfühlleitungen bitinduktive Störsignale aufhebt, wird nun anhand von Fig. 2 und 3 beschrieben. In Fig. 2 sind nur die Speicherabschnitte 12a und 12c und die Abfühlleitungen 50 und 52 und die Halbbittreiberleitung 30a dargestellt. Aus Fig. 2 und 1 geht hervor, daß die Halbbitleitung 30a in beiden Figuren die gleiche Verkettung zu den Abfühlleitungen 50 und 52 hat.

Infolge der besonderen Anordnung dieser Leitungen warden induktive Störsignale gleicher Polarität infolge der Impulse auf der Bitleitung 30a in beiden Abfühlleitungen erzeugt, und zwar werden sie zu solchen Zeitpunkten erzeugt, daß sie den Differentialabfühlverstärker gleichzeitig erreichen und dadurch beseitigt werden.

In der Beschreibung deuten die neben den Bit- und Abfühlleitungen in Fig. dargestellten Pfeile die Richtung der darin fließenden Stromimpulee an. Weiter werden zum Zwecke der Erläuterung die Stromimpulee, die im Falle der Abfühlleitungen zum Verstärker hin gerichtet sind und im Falle der Bittreiberleitung zum Wellenwiderstand hin verlaufen als positive Impulse bezeichnet. Entgegengesetzt gerichtete Stromimpulse werden als negative Impulse bezeichnet. Weiter sind in den Abfühlleitungen induzierte positive

009831/1256

BAD ORIGINAL

Ιπαρμίβθ durch Doppelpfeile und in den Abfühlleitungen induzierte negative Impulse durch Einzelpfeile dargestellt.

Die besondere geometrische Anordnung der Speicher abschnitte 12A bis 12D führt zu einer Fortpflanzungszeit 1 bei der Überquerung jedes Abschnitts durch die Impulse und zu einer Fortpflanzungszeit 0 bei der Wanderung der Impulse von einem Abschnitt zum nächsten Abschnitt. Wenn dies zu Fig. 2 in Beziehung gesetzt wird, gilt, daß jede horizontale Leitung eine Fortpflanzungszeit gleich einer Einheit hat und daß jede vertikale Leitung eine Fortpflanzungszeit gleich null Einheiten hat. Wenn ein positiver Impuls auf die Bittreiberleitung 30a gegeben wird, erreicht er die durch den Pfeil 101 gezeigte Position nach der Zeiteinheit null. Zu dieser Zeit wird ein durch ' den Pfeil 201 angedeutetes ungewolltes Störsignal in der Abfühlleitung 50 induziert. Ein Stromsignal in einer ersten Richtung in einer ersten Leitung induziert ein Stromsignal in der entgegengesetzten Richtung in einer benachbarten Leitung. Das durch den Pfeil 201 dargestellte negative Signal erreicht den Differentialabfühlverstärker 70 auf der A-bfühUeitung 50 zur Zeiteinheit 4. Dies kann man anhand der horizontalen Verzög#frungseinheiten in der Abfühlleitung 50 feststellen. Bei der Bewegung desSignals in der Bitleitung 30a aus der durch 101 zur Zeiteinheit null angedeuteten Lage zu der durch den Pfeil 102 zur Zeiteinheit 1 angedeuteten Lage werden negative Signale wie die durch den Pfeil 201 und 202 dargestellten in der Abfühlleitung 50 induziert. Alle diese induzierten Signale pflanzen sich zum Differentialabfühlverstärker hin fort und kommen dort zur Zeiteinheit 4 an.

Von Zeiteinheit 1 bis Zeiteinheit 2 wandert der Impuls in der Halbbittreiberleitung 30a entsprechend den Pfeilen 104 und 106 durch die Leitung. Die durch diese Fortpflanzung in der Abfühlleitung 52 induzierten Störsignale sind durch Doppelpfeile 206 und 204 dargestellt. Diese induktiv gekoppelten positiven Störsignale werden zwischen den durch Zeiteinheit 1 und Zeiteinheit 2 definierten Zeitpunkten induziert und wandern zum Differentialabfühlverstärker 70, wo sie zwischen den durch Zeiteinheit 4 und Zeiteinheit 6 definierten Zeitpunkten ankommen. Der 3i τ treibe rleitungsimpuls hat, wie

009831/1258

_BA0

U997U

bis hierher erläutert worden ist, negative Störsignale in der Abfühlleitung 50 induziert, die den Differentialabfühlverstärker 70 zur Zeiteinheit 4 erreichen, und hat außerdem positive Störsignale in der Abfühlleitung 52 induziert, die den Differentialabfühlverstärker 70 während der durch die Zeiteinheiten 4 bis 6 definierten Zeit erreichen. Die zuletzt beschriebene Ankunft am Differentialabfühlverstärker 70 wird durch einen die negative Polarität bezeichnenden Einzelpfeil neben der Abfühlleitung 50 dargestellt, der die Ankunft zur Zeiteinheit 4 angibt, und durch einen die positive Polarität bezeichnenden Doppelpfeil neben der Leitung 52, der die Ankunft am Differentialabfühlverstärker zu den Zeiteinheiten 4 bis 6 angibt.

Wenn man den Ausschlag des Impulses auf der Bittreiberleitung 30a auf seinem ganzen Weg bis zum Erreichen des Wellenwiderstandes auf der Leitung verfolgt, sieht man, daß während der Überquerung des Speicherabschnitts 12C, die zwischen den Zeiten 2 und 4 stattfindet, negative Störimpulse in der Abfühlleitung 52 induziert werden und den Differentialabfühlverstärker 70 zur Zeiteinheit 4 erreichen und positive Störimpulse in der Abfühlleitung 50 induziert werden und den Verstärker zu den Zeiteinheiten 4 bis 6 erreichen. Da Störsignale gleicher Polarität den Differentialabfühlverstärker zur gleichen Zeit erreichen, werden sie dort aufgehoben, so daß sein Ausgangssignal frei von induktiv gekoppelten Störsignalen ist, die durch den Impuls in der Bittreiberleitung verursacht sind.

Der Impuls auf der Bittreiberleitung koppelt ebenfalls Störsignale kapazitiv in die Abfüblleitungen 50 und 52. Der Unterschied zwischen den kapazitiv gekoppelten und den induktiv gekoppelten Störsignalen besteht darin, daß die kapazitiv gekoppelten Störsignale stets dieselbe Polarität haben wie das Signal auf der Bittreiberleitung, und wenn man diese Störsignale auf den Abfüblleitungen 50 und 52 auf ihrem Weg zum .Differentialabfühlverstärker verfolgt, sieht man, daß sie alle zu entsprechenden Zeitpunkten am Differentialabfühlverstärker ankommen und dadurch einander aufheben.

Fig. 3 zeigt die Anordnung von Bit- und Abfühlleitungen für die Abschnitte

0098 31/12 S β

BAD ORIGINAL

IA33 / I

ISA, 12B, 12C und 12D. Wie schon in Verbindung mit Fig. 1 erläutert worden ist, let die Bitleitung 30 in Halbbitleitungen 30a und 30b untern teilt, und Evar bedienen die Halbbitleitung 30a die Abschnitte 12A und ISC und die Halbbitleitung 30b die Abschnitte 12B und 12D. Das Verhältnis zwischen der Halbbitleitung 30a und den Abfühlleitungen 50 vnd 52 gleicht dem in Fig. 2 gezeigten, und die induktiv gekoppelten Signale und kapazitiv gekoppelten Signale werden ebenso erzeugt und aufgehoben, wie es oben erläutert worden ist. Der Impuls auf der Halbbitleitung 30b erzeugt ebenfalls induktiv gekoppelte Signale in den Abfühlleitungen, wo diese die Abschnitte 12B und 12Dtberqueren. Die Erzeugung und Aufhebung der zuletzt genannten« induktiv und kapazitiv gekoppelten Signale gleichen den für die Halbbitleitung 30a beschriebenen Vorgängen. Z. B. lndusiert zwischen den Zeiteinheiten θ und 1 der durch die Pfeil? 300 and S02 dargestellte Impuls in der Halbbitleitung 30b die durch die Pfeile 400 und 402 angedeuteten positiven Störsignale in der Abfühlleitung 50. Diese positiven Störeignale erreichen den Differentialabfühlverstärker auf der Abfühlleitung 50 zwischen den Zeiteinheiten 2 und 4. Der Impuls in der Halbbitleitung 30b induziert ebenfalls positive Störsignale in der Abftthlleitung 52« welche den Differentialabfühlverstärker zu den Zeiteinheiten 2 bis 4 erreichen und dadurch die positiven Störsir.nale auf der Abftthlleitung 50 aufheben. Die zuletzt induzierten positiven Störsignale sind durch Pfeile 304, 306, 404 und 406 im Abschnitt 12D dargestellt.

Das Signal auf der Halbbitleitung 30b induziert außerdem negative Störsignale in der Abfühlleitung 52 (siehe Pfeile 408 und 410) und in der AbfOhUeltung 50 (siehe Pfeile 412 und 414). Die letztgenannten negativen StOrlmpulee auf beiden Abfühlleitungen erreichen den Differentialabfühlverst&rker zur Zeiteinheit 4 und werden dadurch aufgehoben.

Eine mögliche geometrische Anordnung der Speicherabschnitte 12A, 12B, HC und 12D, welche die Fortpflanzungszeit 1 über die Speicherabschnitte und die Fortpflanzungezeit 0 zwischen den Speicherabschnitten gestattet, 1st in Fig. 4 dargestellt. Diese Figur zeigt zwei Trägerplatten 71, 72,

009831/1256

- I'd -

die im rechten Winkel zueinander angeordnet sind. Auf der Trägerplatte 71 sind die Speicherabschnitte 12A und 12B von Fig. 1 auf einander gegen-, überliegenden Obeflächenteilen aufgebracht, und auf der Trägerplatte 72 sind in gleicher Weise die Speicherabschnitte 12C und 12D aufgebracht. Die Anordnung ist so gewählt, daß die Zuführung und Wegführung der Bit- und Leseleitungen 30a, 30b und 50, 52 an zwei einander zugewandten Kanten der beiden Trägerplatten erfolgt. Aus der Sicht von Fig. 1 sind somit die beiden äußeren Speicherabschnitte 12A und 12D über die beiden inneren Speicherabschnitte 12B und 12C gefaltet. Die Dimensionen sind in Fig. 4 stärkt übertrieben gezeichnet, um die Darstellung zu verdeutlichen. Tatsächlich ist die Länge jedes Abschnitts, wie z. B. des Abschnittes 12A, viel größer als der Abstand zwischen den Abschnitten, wodurch man die gewünschten Impulsfortpflanzungszeiten erhält. Die in Verbindung mit Fig. 1 bis 3 erwähnte Zeiteinheit kann in der Praxis jedes beliebige Zeitmaß sein. Es ist lediglich erforderlich, daß die Impulsfortpflanzung über alle Abschnitte hinweg gleich ist.

Abweichend von Fig. 1 sind auch andere Anordnungen möglich. Die Trägerplatten müssen z. B. nicht rechtwinklig zueinander angeordnet sein, sondern können jeden beliebigen Winkel einnehmen oder in der gleichen Ebene liegen. Ferner können zwei oder mehr Trägerplattenpaare mit jeweils vier in gleicher Höhe angeordneten Speicherabschnitten dem Trägerplattenpaar 71, 72 unmittelbar benachbart sein, so daß sich von oben gesehen eine kreuz- oder sternförmige Anordnung ergibt. Selbstverständlich befinden sich auf einer Trägerplatte, wie z. B. 71, j nicht nur zwei Speicherabschnitte sondern untereinander alle gleichgeordneten Speicherabschnitte der gesamten Speicheranordnung. Die Trägerplatte 71 würde somit auf der Seite, auf der in Fig. 4 der Speicherabschnitt 12A angeordnet ist, auch die Speicherabschnitte 14A, 16A und 18A tragen, während sich auf der gegenüberliegende Oberfläche der gleichen Platte alle mit B bezeichneten Speiche rabschnitte befinden würden.

009831 /12B6

SAD ORIGINAL

U997U

Eine andere Art von Störsignal, die in den Abfühleitungen erzeugt wird - und unerwünscht ist, ist das Leitungsrauschen durch die Kopplung zwischen benachbarten Bitleitungen. Diese würde z.B. durch den Impuls auf der Bitleitung 32 in die Abfühlleitungen 50 und 52 von Fig. 1 hineingekoppelt. Die hier erwähnte Bitleitung bedient also den nahegelegenen Abschnitt, ist aber trotzdem nahe genug, um Rauschen in die Abfühlleitungen hineinzukoppeln. Mittels einer geringfügigen Änderung der in Fig. 1 gezeigten Abfühlleitungen wird eine Aufhebung der Rauschimpulse in der nahegelegenen Bitleitung bewirkt. Diese geringfügige Änderung zeigt Fig. 5, die nur die Abschnitte 12A bis D und 14A bis D der Speicheranordnung nach Fig. 1 enthält.

Wie schon gesagt, besteht die Aufgabe darin, die Störeinwirkung von der Bitleitung der benachbarten Zeile auszuschalten und trotzdem gleichzeitig die Abfühl- und Bitleitungen in dem in Fig. 2 und 3 gezeigten Verhältnis zueinander zu belassen, so daß gewöhnliche bitgekoppelte Störsignale beseitigt werden. Die einzige Änderung, die nötig ist, um dies zu erreichen, besteht darin, die Abfühlleitungen zu überkreuzen, wie bei 84 gezeigt, und die Ausschläge der Bitleitungen in den C- und D-Abschnitten umzukehren, um dasselbe Verhältnis aufrechtzuerhalten, wie es in Verbindung mit Fig. 2 und 3 beschrieben worden ist. Z. B. tritt in Fig. 1 die Halbbitleitung 32a nach dem Verlassen des Abschnitts 14A in die Unterseite des Abschnitts 14C ein, um über die von der unteren Abfühlleitung abgefühlten Speicherplätze hinwegzuverlaufen. Da jedoch die Abfühlleitungen vor dem Eintritt in die C- und D-Abschnitte überkreuzt worden sind, tritt die Halbbitleitung 32a in Fig. 5 nach dem Verlassen des Abschnitts 14A oben in den Abschnitt 14C ein, damit das gleiche Verhältnis zur Abfühlleitung bewahrt bleibt.

Die Wirkungsweise dieser Anordnung wird nachfolgend erläutert: Es sei angenommen, daß ein positiver Bitimpuls auf die Bitleitung 32 gegeben wird und dadurch die Fortpflanzung positiver Impulse durch die Halbbit -

009831/1256

U997H

leitungen 32a und 32b bewirkt. Bei der Wanderung des Impulses über die Oberseite des Abschnitts 14A von Zeiteinheit 0 bis Zeiteinheit 1 werden negative Signale in der Abfühlleitung 52 induziert und erreichen den Differentialabfühlverstärker 70 zur Zeiteinheit 4. Wenn der Impuls in der Halbbitleitung 32a von Zeiteinheit 2 bis 3 über de Oberseite des Abschnitts 14C wandert, werden negative Signale in der Abf ihlleitung 50 induziert und erreichen den Differentialabfühlverstärker zur Zeiteinheit 4, wodurch die negativen Signale auf der Abfühlleitung 52 aufgehoben werden. Außerdem wandert ein Impuls über die Oberseite des Abschnitts 14B von Zeiteinheit 0 bis 1 und induziert positive Störsignale in der Abfühlleitung 52, die den Differentialabfühlverstärker zu den Zeiten 2 bis 4 erreichen. Wenn das Signal auf Leitung 32b über die Oberseite des Abschnitts 14D wandert, was zwischen Zeiteinheit 2 und 3 der Fall ist, werden positive Störsignale in der Abfühlleitung 50 induziert und erreichen den Differentialabfühlverstärker zu den Zeiten 2 bis 4, so daß dadurch die Störsignale auf der Abfühlleitung 52 aufgehoben werden.

Die Rauschkopplung in der kompakten Masse von Leitern und Speicherelemente einer Speichervorrichtung ist komplex. Eine kapazitive Kopplung besteht zwischen jedem Leiter und jedem der ihm nahe liegenden Leiter. Z. B. besteht eine kapazitive Kopplung zwischen einem Bitleiter und dem nahegelegenen Abfühlleiter. Diese Kopplung kann insofern nachteilig sein, als sie Spannungen auf dem Abfühlleiter erzeugen kann, die zu einer Sättigung des Abfühlverstärkers führen und so die nächste Abfühloperation stören können.

Die vier Grundklassen der Rauschkopplung sind:

1. Oberer Bitleiter zu oberer Abfühlleiter

2. Unterer Bitleiter zu oberer Abfühlleiter

3. Oberer Bitleiter zu unterer Abfühlleiter

4. Unterer Bitleiter zu unterer Abfühlleiter. Diese Störsignalklassen werden in der erfindungsgemäßen Anordnung beseitigt.

009831/1256

Claims (5)

U99714 PATENT AN SPRÜCHE

1. Wortorganisierter magnetischer Dünnschichtspeicher, der zur Speicherung einer jeden Binärziffer eine erste und eine zweite Dünnschichtspeicherzelle aufweist, die der gleichen Worttreibleitung zugeordnet sind und jeweils zueinander einen antiparallelen Magnetisierungszustand einnehmen, und bei dem eine allen ersten Speicherzellen gleicher Wort-Ziffernstellen zugeordnete erste Leseleitung gemeinsam mit einer allen zweiten Speicherzellen derselben Wort-Ziffernstellen zugeordneten zweiten Leseleitung an einen Differentialverstärker angeschlossen ist, dadurch gekennzeichnet, daß die Speicherzellenpaare gleicher Wort-Ziffernstellen in vier in einer Reihe angeordnete, gleich große Gruppen (12A, 12B, 12C, 12D) unterteilt sind« daß die Bitleitungen (30a, 30b) der Gruppen des einen aus zwei benachbarten Gruppen bestehenden Paares (12A, 12B) parallel und jeweils mit der Bitleitung der Gruppe gleicher Reihenfolge des anderen Paares (12C, 12D) in Serie geschaltet sind, daß die Bitleitung einer Gruppe über die Speicherzellen der einen Leseleitung gleichsinnig zu dieser Leseleitung und über die Speicherzellen der anderen Leseleitung gegensinnig zu dieser Leseleitung verläuft, daß die in Serie geschalteten Bitleitungen beider Gruppenpaare zu den gleichen Leseleitungen einen entgegengesetzten Richtungssinn einnehmen und daß die beiden in bezug auf Bitstromeingang und Lese stromausgang äußeren Gruppen (12A, 12D) der Reihe nach innen gefaltet und wenigstens annähernd deckungsgleich mit den beiden übrigen Gruppen in verschiedenen Ebenen angeordnet sind, deren Abstand voneinander klein gegenüber der Gruppenlänge ist, so daß die Leitungsteile zwischen den Gruppen klein sind gegenüber den wirksamen Leitungsteilen innerhalb der Gruppen.

2. Dünnschichtspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die ' Gruppen eines Gruppenpaares (12A, 12B) der Reihe gemeinsam mit

009831/1256

U99714

entsprechenden Gruppenpaaren der anderen Wort-Ziffernstellen auf einander gegenüberliegenden Oberflächenteilen einer Trägerplatte (71) angeordnet sind.

3. Dünnschichtspeicher nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Trägerplatte des einen Gruppenpaares der Reihe in der gleichen Ebene wie die Trägerplatte des anderen Gruppenpaares angeordnet ist und daß der Abstand zwischen beiden Trägerplatten auf den zurDurchführung der Bitleitungen notwendigen Raum beschränkt ist.

4. Dünnschichtspeicher nach'Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Trägerplatten (71, 72) der beiden Gruppenpaare der Reihe einen Winkel zueinander bilden.

5. Dünnschichtspeicher nach einem oder mehreren der Ansprüche 1 bis A, dadurch gekennzeichnet, daß die den ersten Speicherzellen des einen Gruppenpaares (12A, 12B) der Reihe zugeordnete Leseleitung (50) im anderen Gruppenpaar (12C, 12D) den zweiten Speicherzellen zugeordnet ist und daß die den zweiten Speicherzellen des einen Gruppenpaares zugeordnete Leseleitung (52) im anderen Gruppenpaar den ersten Speicherzellen zugeordnet ist.

0 0 9 8 3 1/12 5 6