DE1489647A1 - Halbleiteranordnung - Google Patents
HalbleiteranordnungInfo
- Publication number
- DE1489647A1 DE1489647A1 DE19651489647 DE1489647A DE1489647A1 DE 1489647 A1 DE1489647 A1 DE 1489647A1 DE 19651489647 DE19651489647 DE 19651489647 DE 1489647 A DE1489647 A DE 1489647A DE 1489647 A1 DE1489647 A1 DE 1489647A1
- Authority
- DE
- Germany
- Prior art keywords
- housing part
- carrier plate
- thermal expansion
- face
- brazed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
Dr. Expl.
U89647
64/65 Hf/kn
•^" «53-S3 *^» ^^» SK^^E ^^ j^^ ϊΓϊ ^SS «ί? 535 !SB^™^ ΐΧ2*ΐ ΐ^ ^^ΐ ^»^ 3^ ^^535* 3X t^» 2lw*Sv *ET ^b?^S» ^2C *Sf Sflt^^^ ISp ΐ^* SS 3C>
3S5 ^S^ *^5 2ι3^3Ιϊ «3ΐ^ΐν «^— «3t a^* S^ 5^ b^C SE· ^C^ «5» ^3E 3hV
Es ist bekannt, dass in einer Halbleiteranordnung die Wfichlotverblndung zwischen der Trägerplatte eines Halbleiterelementes und einem metallischen Gehäuseteil bei thermischer
Wechselbeanspruchung hohen mechanischen Spannungen ausgesetzt ist. Der Orund liegt in der Verschiedenheit der thermischen
Ausdehnungskoeffizienten der Trägerplatte und des Oehäuseteils. Die Trägerplatte besteht meist aus Wolfram oder Molybdän, da
diese Metalle etwa den gleichen thermischen Ausdehnungskoeffizienten wie der mit der Trägerplatte verbundene Halbleiterkristall (z.B. Silizium) haben. Der Gehäuseteil dagegen besteht
aus Gründen hoher Wärmeleitfähigkeit meist aus Kupfer.
Es sind Halbleiteranordnungen bekannt geworden, bei welchen co
<=> die Trägerplatte mit dem Gehäuseteil hart verlötet ist. Nach-
cj teilig ist bei der Herstellung solcher Halbleiteranordnungen
in
^* vor allem der hohe Schmelzpunkt des Lotes, bei welchem eine
ο
(J1 Beschädigung des Halbleiterkristalls schwer zu vermeiden 1st.
In einem bekannten Verfahren zur Herstellung einer Halbleiter-
- 2 - ' 64/65
U89647
anordnung wird dieser Nachteil dadurch umgangen, dass auf
den Gehäuseteil eine Auflage hart aufgelötet wird, deren thermischer Ausdehnungskoeffizient etwa gleich demjenigen
der Trägerplatte des Halbleiter-elementes ist. In einem weiteren Verfahrensschritt wird die Auflage mit der Trägerplatte
durch eine Weichlötung verbunden. Bei thermischer Wechselbeanspruchung der Anordnung liegen die mechanischen Spannungen
in der Lotschicht zwischen Gehäuseteil und Auflage. Da das Hartlot eine gute Festigkeit besitzt, ist auch die Lastwechselfestigkeit der Lotverbindung gut. Nachteilig ist dagegen,
dass die Auflage, die wie die Trägerplatte aus Molybdän oder Wolfram besteht, eine geringere Wärmeleitfähigkeit als Kupfer
hat und deshalb die thermischen Eigenschaften der Halbleiteranordnung verschlechtert.
Es ist schliesslich eine Halbleiteranordnung bekannt geworden, bei welcher die Wärmeausdehnung des aus Kupfer bestehenden Gehäuseteils dadurch verkleinert ist, dass d«r einen kreisförmigen Querschnitt aufweisende Gehäuseteil von einem Ring
umspannt ist, dessen thermischer Ausdehnungskoeffizient kielner als derjenige des Gehäuseteils 1st und der beispielsweise
aus Wolfram besteht. Der Ausdehnungskoeffizient des Gehäuseteils ist dann etwa gleich demjenigen des Ringes, so dass die
Trägerplatte des Halbleiterelementes durch Weichlötung mit dem Gehäuseteil verbunden werden kann. Nachteilig an dieser
Anordnung ist die Gefahr, dass die starken, im Gehäuseteil auftretenden mechanischen Spannungen zu plastischen Deforma-
909835/0453
U89647 64/65
tlonen des Oehäuseteils führen können, wodurch eine Beschädigung der Weichlotschicht hervorgerufen wird.
Die Erfindung betrifft eine Halbleiteranordnung, bei welcher das eine scheibenförmige Trägerplatte aufweisende Halb-
leitereleroent durch Lötung grossflächig mit einem ebenen,
metallischen Gehäuseteil verbunden 1st, dessen thermischer Ausdehnungskoeffizient verschieden von demjenigen der Trägerplatte ist, und bei welcher der Gehäuseteil mit einer
hart angelöteten Auflage versehen 1st, die etwa den gleichen thermischen Ausdehnungskoeffizienten wie die Trägerplatte hat.
Die Anordnung ist dadurch gekennzeichnet, dass die Auflage eine in den Gehäuseteil eingelassene und mit ihm auf der
einen Stirnseite hart verlötete Ringscheibe ist, deren ausserer Durchmesser angenähert gleich dem Durchmesser der Trägerplatte 1st und deren andere, in der gleichen Ebene wie
die der Trägerplatte zugekehrte Fläche des Gehäuseteils liegende Stirnseite zusammen mit der Fläche des Gehäuseteils
mit der Trägerplatte durch Weichlot verbunden ist.
Anhand der Zeichnung, in welcher eine Halbleiteranordnung
mit Ausnahme der das Gehäuse schliessenden Teile beispielsweise gezeigt ist, soll die Erfindung näher erläutert werden.
Mit 1 1st eine im wesentlichen einkristalline Siliziumscheibe
bezeichnet, die durch Einlegieren einer Gold-Antimon-Folle
in gewünschter Weise zur Erzeugung eines pn-Ueberganges dotiert und kontaktiert worden ist. Durch eine Weichlotschicht
909835/CU53
.4- ^89647
ist der v'oldkontakt 2. mit der Molybdänschelbe 4 verbunden,
auf welch η seinerseits eine einseitig geschlossene KupferhUlse
6 mittels der Lotschicht 5 hart verlötet ist. Die Molybdänscheibe IJ, die die Durchbiegung des Hülsenbodens -verbindet,
ist mit einer Lotschicht 14 hart auf den inneren Boden der Hülse 6 verlötet. In die Hülse 6 ist die Kupferlitze 7 als
Stromzuführung eingepresst.
Die Unterseite des Halbleiterkristalls 1 let mit einer aus
Molybdän bestehenden Trägerplatte 8 versehen. Zur Strom- und Wärmeableitung dient der aus Kupfer bestehende, in einen Kühlkörper
einschraubbare Gehäueeboclen 9· *n seinem oberen Teil
ist der Gehäuseboden 9 mit einer Andrehung versehen, in welche
die ebenfalls aus Molybdän bestehende Ringscheibe 10 eingelassen ist. Die eine Stirnseite der Ringscheibe 10 ist mit
dem Gehäuseboden 9 hart verlötet, was durch die Hartlotschicht 11 verdeutlicht ist. Die andere Stirnseite der Ringscheibe
und die der Trägerplatte 8 zugekehrte Fläche des Gehäusebodens 9 Hegen in einer Ebene. Sowohl Stirnseite der Ringscheibe
10 wie auch die Fläche des Gehäusebodens sind mit der Trägerplatte durch das Weichlot 12 verbunden. Die übrigen, in
bekannter Weise zum gasdichten Verschliessen des Gehäuses.
vorgesehenen Teile sind nicht eingezeichnet.
Bei der beschriebenen Anordnung ist derjenige Bereich des Gehäuseteils,
in welchem bei thermischer Wechselbeanspruchung die Ausdehnungen verhältnismässig klein sind,nämlich der um
909835/0453
H89647 W/C9
das Zentrum liegende Bereich, durch eine Weichlotschicht direkt
mit dem Halbleiterelement verbunden. Dadurch wird ein guter Wärmeübergang erzielt, ohne dass in der Wdchlotschicht
nachteilig grosse mechanische Spannungen auftreten. In den Bereichen grosser Wärmeausdehnung, nKnlich in grösserer Entfernung
vom Zentrum, sind die mechanischen Spannungen in die Hartlotschicht zwischen Ringscheibe und Gehäuseteil verlegt,
so dass an dieser Stelle die Weichlotschicht ebenfalls nicht beansprucht ist. Da die Auflage ringförmig 1st, ist der Wärmeübergang
über die ganze Verbindungsfläche zwischen Halbleiterelement und Gehäuseteil gesehen nur geringfügig.
Zur Herstellung einer Anordnung nach der Erfindung wird beispielsweise
wie folgt verfahren*
Ein Gehäuseboden aus Kupfer wird mit einer Andrehung von 10,5 Durchmesser und 1,1 mm Höhe versehen. Eine Ringscheibe aus Molybdän
mit einem äusseren Durchmesser von 21 mm, einem inneren
Durchmesser von 11 mm und einer Dicke von 1 mm, die auf beiden Stirnseiten vernickelt und verkupfert worden ist, wird zusammen
mit einer Folie aus 72 % Silber und 28 % Kupfer über die
Andrehung gelegt. In einer Wasserstoffatmosphäre wird die Stirnseite
der Ringscheibe mit dem Gehäuseboden bei 800°C verlötet. Nach dem Abkühlen wird der Gehäuseboden in einer Lehre plan gepresst,
so dass die obere Stirnseite der Ringscheibe und die
Fläche der Andrehung in einer Ebene liegen. Anschliessend wird
zum Abbau der beim Pressen entstandenen inneren Spannungen unter
909835/0453 bad original
U89647
- 6 - 64/65
Schutzgas ,während etwa 2 Stunden eine Temperieruiig bei .53O0C
vorgenommen, wobei die Abkühlung mit etwa 2o°C/fiir;ute erfolgt.
Die Trägerplatte aus Molybdän des Halbleiterelementes, die mit
einem legierten Siliziumkristall verbunden ist unüdle einen
Durchmesser von beispielsweise 20 mm bei einer Dicke von 0,75 mm aufweist, wird hierauf mit der Fläche der Andrehung und mit der
oberen Stirnseite der Ringscheibe verlötet. Hierzu wird als Lot eine Folie aus 80 % QoId und 20 <$>
Zinn vei-wendet. Die Verlötung wird unter Schutzgas bei etwa 300 C vorgenommen.
Die Kontaktierung des legierten Siliziumkristalls mit einer
flexiblen Kupferlitze und das Versohllessen des Gehäuses werden
in bekannter tfeise vorgenommen.
BAD OBiGiNAL
909835/0453
Claims (1)
- PatentanspruchHalbleiteranordnung, bei welcher das eine scheibenförmige Trägerplatte aufweisende Halbleiterelement durch Lötung grossflächig mit einem ebenen metallischen Gehäuseteil verbunden ist, dessen thermischer Ausdehnungskoeffizient verschieden von demjenigen der Trägerplatte ist, und bei welcher der Gehäuseteil mit einer hart angelöteten Auflage versehen ist, die etwa den gleichen thermischen Ausdehnungskoeffizienten wie die Trägerplatte hat, dadurch gekennzeichnet, dass die Auflage eine in den Gehäuseteil eingelassene und mit ihm auf der einen Stirnseite hart verlötete Ringscheibe ist, deren Husaerer Durchmesser· angenähert gleich dem Durchmesser der Trägerplatte ist und deren andere, in der gleichen Ebene wie die der Trägerplatte zugekehrte Fläche des Gehäuseteils liegende Stirnseite zusammen mit der Fläche des Gehäuseteils mit der Trägerplatte durch Weichlot verbunden ist.Aktiengesellschaft BROWN, BOVERI 4 CIEBAD ORIGINAL 909835/0A53Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH889765A CH423997A (de) | 1965-06-24 | 1965-06-24 | Halbleiteranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1489647A1 true DE1489647A1 (de) | 1969-08-28 |
Family
ID=4345995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651489647 Pending DE1489647A1 (de) | 1965-06-24 | 1965-08-09 | Halbleiteranordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3416048A (de) |
AT (1) | AT254987B (de) |
CH (1) | CH423997A (de) |
DE (1) | DE1489647A1 (de) |
GB (1) | GB1084939A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0005020A1 (de) * | 1978-04-13 | 1979-10-31 | LUCAS INDUSTRIES public limited company | Verfahren zur Herstellung einer Verbindung zwischen einem metallischen Bauteil und einer metallischen Litze |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1935143C3 (de) * | 1969-07-11 | 1975-04-17 | Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg | Hartlotverbindung bei Halbleiter-Bauelementen und Verfahren zu ihrer Herstellung |
US3749347A (en) * | 1971-09-02 | 1973-07-31 | Angstrohm Precision Inc | Mounting element for electrical components |
US5177590A (en) * | 1989-11-08 | 1993-01-05 | Kabushiki Kaisha Toshiba | Semiconductor device having bonding wires |
DE102004018250A1 (de) * | 2004-04-15 | 2005-11-03 | Infineon Technologies Ag | Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE577086A (de) * | 1958-04-03 | 1900-01-01 |
-
1965
- 1965-06-24 CH CH889765A patent/CH423997A/de unknown
- 1965-08-09 DE DE19651489647 patent/DE1489647A1/de active Pending
-
1966
- 1966-03-25 AT AT286166A patent/AT254987B/de active
- 1966-05-06 US US548221A patent/US3416048A/en not_active Expired - Lifetime
- 1966-06-22 GB GB27940/66A patent/GB1084939A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0005020A1 (de) * | 1978-04-13 | 1979-10-31 | LUCAS INDUSTRIES public limited company | Verfahren zur Herstellung einer Verbindung zwischen einem metallischen Bauteil und einer metallischen Litze |
Also Published As
Publication number | Publication date |
---|---|
CH423997A (de) | 1966-11-15 |
GB1084939A (en) | 1967-09-27 |
AT254987B (de) | 1967-06-12 |
US3416048A (en) | 1968-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4321053C2 (de) | Druckkontaktierte Halbleitervorrichtung und Verfahren zur Herstellung einer druckkontaktierten Halbleitervorrichtung | |
CH652533A5 (de) | Halbleiterbaustein. | |
DE2041497B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE1241536B (de) | In ein Gehaeuse eingeschlossene Halbleiteranordnung | |
EP0520294A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1589854B2 (de) | Halbleitergleichrichter | |
DE3421672C2 (de) | ||
DE1489647A1 (de) | Halbleiteranordnung | |
DE1514643A1 (de) | Halbleiteranordnung | |
DE3044514A1 (de) | Halbleiteranordnung | |
DE1439923A1 (de) | Halbleiteranordnung | |
DE68921681T2 (de) | Flache Halbleiteranordnung vom Druckkontakt-Typ. | |
DE1083936B (de) | Elektrische Halbleitervorrichtung fuer groessere Leistungen und Verfahren zur Herstellung einer solchen Vorrichtung | |
DE1539638B2 (de) | Halbleiterbauelement | |
DE1029936B (de) | Legierungs-Verfahren zum Herstellen von p-n-Schichten | |
DE2238569B2 (de) | Verfahren zum loeten einer halbleiterplatte | |
DE2729074C2 (de) | Anordnung für ein gekapseltes Halbleiterschaltungsplättchen und Verfahren zu deren Herstellung | |
DE1539111B2 (de) | Halbleiterbauelement | |
DE1151324B (de) | Verfahren zur Herstellung von Halbleiteranordnungen | |
DE1951128B2 (de) | Halbleiteranordnung | |
DE1903082A1 (de) | Halbleiterelement | |
DE2161945C3 (de) | Verfahren zum Befestigen eines Halbleiterkörpers auf einem Träger durch Löten | |
DE3736671C1 (en) | Method for producing semiconductor components | |
AT232132B (de) | Halbleiteranordnung | |
AT226327B (de) | Verfahren zum Anbringen eines elektrischen Anschlusses an einer Halbleiteranordnung |