DE148525T1 - Digitale phasenriegelschleife. - Google Patents

Digitale phasenriegelschleife.

Info

Publication number
DE148525T1
DE148525T1 DE198484201795T DE84201795T DE148525T1 DE 148525 T1 DE148525 T1 DE 148525T1 DE 198484201795 T DE198484201795 T DE 198484201795T DE 84201795 T DE84201795 T DE 84201795T DE 148525 T1 DE148525 T1 DE 148525T1
Authority
DE
Germany
Prior art keywords
output
input
signal
counting
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE198484201795T
Other languages
English (en)
Inventor
Carlo I-20020 Villa Cortese Quaranta (Mi)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italtel SpA
Original Assignee
Italtel Societa Italiana Telecomunicazioni SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Italtel Societa Italiana Telecomunicazioni SpA filed Critical Italtel Societa Italiana Telecomunicazioni SpA
Publication of DE148525T1 publication Critical patent/DE148525T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Claims (10)

EP 84 201795.6-2202 3.JuIi 1985 ITALTEL Societä Italiana .. 11839/H/Elf Patentansprüche
1. Digitale Phasenregelschleife , gekennzeichnet durch
- einen Phasenvergleicher (PD), der geeignet ist, die Phase eines ersten Signals (F1) mit der Phase eines zweiten Signals (Fj) zu vergleichen und an einem ersten Ausgang (S) ein Signal zur Verfügung zu stellen, welches das Vorzeichen der Phasendifferenz ausdrückt, und an einem zweitem Ausgang (E) ein Signal, das die Größe der Phasendifferenz ausdrückt;
- Zählmittel (CM), die an den ersten und an den zweiten Ausgang (S und E) des Phasenvergleichers angeschlossen sind und von einer Folge von Taktimpulsen (CK) gespeist werden/f und welche geeignet sind, die Dauer eines jeden der am zweiten Ausgang (E) des Phasenvergleichers (PD) vorhandenen Impulse in digitale Form umzuwandeln;
- digitale Filtermittel (DLF) , welche geeignet sind, die Signale vom ersten und vom zweiten Ausgang des Phasenvergleichers (PD) sowie vom Ausgang der Zählmittel (CM) zu empfangen und eine Binärkonfiguration abzugeben, welche das Steuersignal eines digital gesteuerten Oszillators (DCO) ausdrückt;
- einen digital gesteuerten Oszillator (DCO) , bestehend aus einem Zähler, der geeignet ist, an seinen Preseteingängen das erwähnte von den Filtermitteln (DLF) kommende Steuersignal und an seinen Zähleingängen die erwähnte Folge von Taktimpulsen (CK) zu empfangen.
-2- 0H852S
2. Digitale Phasenregelschleife gemäß Anspruch !,dadurch gekennzeichnet, daß der erwähnte Phasenvergleicher (PD) in Kombination folgende charakteristische Elemente enthält:
- eine erste und eine zweite bistabile Schaltung vom D-Typ (FF1 und FF2) , welche mit ihrem Dateneingang an einen festen Spannungswert angeschlossen sind, und an ihrem Takteingang von dem erwähnten ersten bzw. von dem erwähnten zweiten Signal (F1, F9) gespeist sind;
- eine UND-Schaltung (P), die geeignet ist, die Ausgangssignale der ersten und zweiten bistabilen Schaltung (FF1 und FF2) zu empfangen und ihr eigenes Ausgangssignal an den Rückstelleingang dieser bistabilen Schaltungen (FF1, FF3) anzulegen;
- eine Exklusiv-ODER-Schaltung (EX), deren Eingänge an die Ausgänge der ersten und der zweiten bistabilen Schaltung (FF1, FF2) angeschlossen sind.
3. Digitale Phasenregelschleife gemäß Anspruch 2, gekennzeichnet durch das Vorhandensein einer dritten bistabilen Schaltung vom D-Typ (FF-) , deren Dateneingang und Takteingang an den Ausgang der ersten bzw. der zweiten bistabilen Schaltung (FF1, FF-) angeschlossen sind.
4. Digitale Phasenregelschleife gemäß Anspruch 1, dadurch gekennzeichnet , daß die genannten Zählmittel (CM) aus einem ersten Vorwärts-Rückwärts-Zähler (CN1) bestehen, welcher an seinem Zähleingang (C) die erwähnte Taktimpulsfolge (CK) und an seinem die Zählrichtung steuernden Eingang (U/D) bzw. seinem Rückstelleingang (R) das erste bzw. zweite Ausgangssignal des Phasenvergleichers (PD) empfängt.
0U8525
— .3""
5. Digitale Phasenregelschleife gemäß Anspruch 1, dadurch gekennzeichnet, daß die genannten digitalen Filtermittel (DLF) ein Filter der zweiten Ordnung bilden und in Kombination folgende charakteristische Elemente enthalten:
- einen zweiten Vorwärts-Rückwärts-Zähler (CN~), welcher an seinem Zähleingang die erwähnte Taktimpulsfolge (CK) und an seinem die Zählrichtung steuernden Eingang (U/D) bzw. seinem Zählfreigabe-Eingang das Signal vom ersten bzw. vom zweiten Ausgang (S,E) des Phasenvergleichers (PD) empfängt;
- eine Summierschaltung (FA) zum Summieren der an den Ausgängen des ersten und des zweiten Vorwärts-Rückwärts-Zählers (CN1 und CN2) der Art vorhandenen Zahlen;
- ein Register (RG) zur Speicherung der Zahl, die dem Ausgang der Summierschaltung (FA) entspricht, wenn der zweite Ausgang (E) des Digitalfilters (PD) nicht aktiv ist.
6. Digitale Phasenregelschleife gemäß Anspruch 1, dadurch gekennzeichnet, daß die genannten digitalen Filtermittel (DLF) ein Filter der ersten Ordnung bilden und aus einem Register (RG) bestehen, das zur Speicherung der Zahl dient, die dem Ausgang der Zählmittel (CM) entspricht, wenn der zweite Ausgang (E) des Phasenvergleichers (PD) nicht aktiv ist.
7. Digitale Phasenregelschleife gemäß Anspruch 1, d a -
d urch gekennzeichnet, daß die digitalen Filtermittel (DLF) aus einem Mikroprozessor-System (μΡ) bestehen, welches dazu geeignet ist, an seinem Unterbrechungseingang das Signal vom zweiten Ausgang (E) des Phasenvergleichers (PD) und an seinem Dateneingang das Ausgangssignal des genannten
0K8525
ersten oder des zweiten Vorwärts-Rückwärts-Zählers (CN1 oder CN-) zu empfangen und das numerische Steuersignal des digital gesteuerten Oszillators (DCO) zur Verfügung zu stellen.
8. Digitale Phasenregelschleife gemäß Anspruch 1 und 5, gekennzeichnet durch das Vorhandensein von Verzögerungsmitteln (MR) , deren Eingang an den Ausgang des erwähnten Phasenvergleichers (PD) und deren Ausgang an den Eingang des genannten Digitalfilters (DLF) angeschlossen sind und geeignet sind, das erwähnte zweite Signal (F~) um einen vorbestimmten Wert zu verzögern und dadurch das Herabsetzen des Inhalts des zweiten Zählers (CN2) um eine Anzahl von Schritten zu bestimmen, welche eine Funktion der erwähnten Größe ist.
9. Digitale Phasenregelschleife gemäß Anspruch 8, dadurch gekennzeichnet, daß die erwähnten Verzögerungsmittel (MR) in Kombination folgende charakteristische Elemente enthält:
- eine vierte bistabile Schaltung vom D-Typ (FF4) , deren Dateneingang an einen festen Spannungswert und deren Takteingang an den genannten zweiten Ausgang (E) des Phasenvergleichers (PD) angeschlossen sind;
- einen Frequenzteiler (DV) , welcher von der genannten Taktimpulsfolge (CK) gespeist wird und von der genannten vierten bistabilen Schaltung (FF4) freigegeben wird, und dessen Ausgang an den Rückstelleingang der vierten bistabilen Schaltung (FF.) angeschlossen ist;
- eine erste und eine zweite ODER-Schaltung (O1, 0~), deren erster Eingang an den Ausgang der vierten bistabilen Schaltung (FF.) , deren zweiter Eingang an den ersten bzw.
zweiten Ausgang (S und E) des Phasenvergleichers (PD) und deren Ausgänge an den Steuereingang der Zählrichtung bzw. an den Freigabeeingang des zweiten Zählers (CN-) angeschlossen sind.
10. Digitale Phasenregelschleife gemäß Anspruch 1,5 und/ oder 6, dadurch gekennze ichnet, daß der erwähnte erste und/oder zweite Zähler (CN1, CN^) einen
Lehen K
ersten Abschnitt (CN1) mit der Zählkapazität 2 hat, an welchen in Kaskade ein zweiter Abschnitt (CN11) mit der Zählkapazität 2 angeschlossen ist, und daß die Ausgangssignale eines jeden Zählers durch Assoziation der den höchstwertigen Bits entsprechenden N-K Ausgängen des genannten ersten Abschnittes (CN1) mit den K Ausgängen des genannten zweiten Abschnittes (CN11) erzeugt werden.
DE198484201795T 1983-12-23 1984-12-04 Digitale phasenriegelschleife. Pending DE148525T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT24347/83A IT1194538B (it) 1983-12-23 1983-12-23 Circuito numerico ad aggancio di fase (pdll)

Publications (1)

Publication Number Publication Date
DE148525T1 true DE148525T1 (de) 1985-09-26

Family

ID=11213199

Family Applications (2)

Application Number Title Priority Date Filing Date
DE198484201795T Pending DE148525T1 (de) 1983-12-23 1984-12-04 Digitale phasenriegelschleife.
DE8484201795T Expired - Fee Related DE3482361D1 (de) 1983-12-23 1984-12-04 Digitale phasenriegelschleife.

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8484201795T Expired - Fee Related DE3482361D1 (de) 1983-12-23 1984-12-04 Digitale phasenriegelschleife.

Country Status (4)

Country Link
US (1) US4596964A (de)
EP (1) EP0148525B1 (de)
DE (2) DE148525T1 (de)
IT (1) IT1194538B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715000A (en) * 1985-08-06 1987-12-22 General Electric Company Digital phase-locked loop and frequency measuring device
US4787096A (en) * 1987-03-04 1988-11-22 National Semiconductor Corp. Second-order carrier/symbol sychronizer
EP0310088B1 (de) * 1987-10-01 1996-06-05 Sharp Kabushiki Kaisha Digitale Phasenregelschleifen-Anordnung
DE4004195C2 (de) * 1990-02-12 1996-10-02 Broadcast Television Syst Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals
US5442315A (en) * 1993-07-27 1995-08-15 International Business Machines Corporation Bit stream rate asynchronous digital phase-locked loop
DE19653129C2 (de) * 1996-12-19 1999-01-28 Siemens Ag Verfahren zum Erzeugen eines Ansteuersignals für einen spannungsgesteuerten Oszillator in einem Phasenregelkreis
US6249159B1 (en) 1999-12-30 2001-06-19 Intel Corporation Frequency control circuit having increased control bandwidth at lower device operating speed
FR2854751B1 (fr) * 2003-05-07 2005-07-22 St Microelectronics Sa Circuit de recuperation d'horloge
US11595048B1 (en) * 2022-03-25 2023-02-28 Cypress Semiconductor Corporation Faster phase-locked loop locking using successive approximation toward a target frequency

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562661A (en) * 1969-01-15 1971-02-09 Ibm Digital automatic phase and frequency control system
US3715751A (en) * 1970-09-30 1973-02-06 Raytheon Co Digital speed gate for doppler radar
US3883817A (en) * 1973-08-20 1975-05-13 Nasa Digital phase-locked loop
US4019153A (en) * 1974-10-07 1977-04-19 The Charles Stark Draper Laboratory, Inc. Digital phase-locked loop filter
JPS5755628A (en) * 1980-09-22 1982-04-02 Hitachi Ltd Phase comparing circuit and frequency synthesizer using it
US4531102A (en) * 1983-02-28 1985-07-23 Gk Technologies, Incorporated Digital phase lock loop system

Also Published As

Publication number Publication date
EP0148525A3 (en) 1987-08-19
DE3482361D1 (de) 1990-06-28
EP0148525B1 (de) 1990-05-23
IT1194538B (it) 1988-09-22
IT8324347A0 (it) 1983-12-23
EP0148525A2 (de) 1985-07-17
US4596964A (en) 1986-06-24

Similar Documents

Publication Publication Date Title
DE3785966T2 (de) Digitale, phasenverriegelte Taktwiedergewinnungsschleife.
DE69318747T2 (de) Adaptiver Phasenregelkreis
DE69204144T2 (de) Phasenregelschleife mit Frequenzabweichungsdetektor und Decodierschaltung mit einer solchen Phasenregelschleife.
DE3116054C2 (de)
DE2428495A1 (de) Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren
DE10157786A1 (de) Verarbeitung von digitalen Hochgeschwindigkeitssignalen
DE3640692A1 (de) Digitales pll-system hoher ordnung
DE2658238C2 (de) Schaltungsanordnung zum Synchronisieren der Phase eines Taktsignals mit der Phase mindestens eines vorgegebenen Eingangssignals
DE68927148T2 (de) Digitaler Phasenregelkreis
DE10160229A1 (de) Phasenverriegelte Schleife mit Hitless-Referenzumschalten bei mehreren Eingängen
DE2630679C2 (de) Verfahren zum Aufzeichnen und Wiedergeben von Informationen aus x Informationskanälen auf bzw. von einem scheibenförmigen Aufzeichnungsträger und Einrichtung zum Durchführen dieses Verfahrens
CH642795A5 (de) Signal-verarbeitungseinrichtung fuer daten im miller-kode.
DE148525T1 (de) Digitale phasenriegelschleife.
EP0779723A2 (de) Digitale Detektorschaltung zur Rückgewinnung des Bittaktes mit Phasen- und Pulslängendetektor
DE2400394B2 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE69119345T2 (de) Synchronisierungsschaltung
DE68912635T2 (de) Frequenzzähler.
DE68922170T2 (de) Gerät zum Empfangen eines Digitalsignals.
DE3889028T2 (de) Taktextrahierer mit digitaler phasenverriegelter Schleife für bipolare Signale.
DE3240731A1 (de) Phasenregelkreis und diesen verwendender miller-decodierer
DE3817305A1 (de) Digitale pll-schaltung
DE60314085T2 (de) System und Verfahren zur Beseitigung des Verstärkungsfehlers eines Phasendetektors bei der Taktrückgewinnung verursacht durch eine datenabhängig variierende Anzahl von Flankenwechseln
DE69323964T2 (de) Detektor zum Einrasten auf einer harmonischen Frequenz
DE69026230T2 (de) Phasenregelschaltung mit verringerter Frequenz/Phasensynchronisierungszeit
DE69434193T2 (de) Verfahren und Vorrichtung zur Erholung aus dem Wartezustand in einem Phasenregelkreis