DE1437720A1 - Verfahren und Anordnung zur Datenuebertragung - Google Patents
Verfahren und Anordnung zur DatenuebertragungInfo
- Publication number
- DE1437720A1 DE1437720A1 DE1965I0029159 DEI0029159A DE1437720A1 DE 1437720 A1 DE1437720 A1 DE 1437720A1 DE 1965I0029159 DE1965I0029159 DE 1965I0029159 DE I0029159 A DEI0029159 A DE I0029159A DE 1437720 A1 DE1437720 A1 DE 1437720A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- data
- clock
- input
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 13
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 7
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 claims description 4
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 claims description 4
- HEFNNWSXXWATRW-UHFFFAOYSA-N Ibuprofen Chemical compound CC(C)CC1=CC=C(C(C)C(O)=O)C=C1 HEFNNWSXXWATRW-UHFFFAOYSA-N 0.000 claims description 4
- 101000908384 Bos taurus Dipeptidyl peptidase 4 Proteins 0.000 claims description 3
- 101000840457 Homo sapiens Peptidyl-tRNA hydrolase ICT1, mitochondrial Proteins 0.000 claims 1
- 102100029221 Peptidyl-tRNA hydrolase ICT1, mitochondrial Human genes 0.000 claims 1
- 101150024393 ACT5 gene Proteins 0.000 description 4
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 4
- 101000777470 Mus musculus C-C motif chemokine 4 Proteins 0.000 description 4
- 101100492334 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ARP1 gene Proteins 0.000 description 4
- 101150079344 ACT4 gene Proteins 0.000 description 3
- 101100056774 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ARP3 gene Proteins 0.000 description 3
- 101150026261 ACT7 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100000858 Caenorhabditis elegans act-3 gene Proteins 0.000 description 1
- 101100161935 Caenorhabditis elegans act-4 gene Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
-
Verfahren und Anordnung zur Datenübertragung Zweite Zusatzanmeldung zu Patent... (Patentanm.J 28 104 VIIIa/21a1) Die -Erfindung bezieht sich auf ein Verfahren.zur Übertragung bi- närer Daten über einen Kanal beschränkter Bandbreite, in dessen Verlauf die zur Übertragung bestimmte Datenfolge oder,eine aus dieser gebildete Signalfolge vor der Eingabe in den Übertragungs- kanal mit einer zur jeweiligen Folge inversen Signalfolge kombi- niert wird, derart..daß auf jedes Bit der Daten- bzw. Signalfolge dessen inverses oder auf jede Bitgruppe deren inverse folgt. Gegenstand des Hauptpatentes ist ein Verfahren und eine Anordnung zur Übertragung binärer Daten, bei dem zur Erhöhung der Übertra- gungsgeschwindigkeit innerhalb der zu-Übertragenden Signalfolge auf jedes Bit dessen inverses oder auf jede Bitgruppe deren in- verse folgt. Ferner wird die Umsetzung der Signalfolge in einen Mehrpegelcode, insbesondere einen Vierpegeleode, benutzt. Aus verschiedenen Gründen ist es-erwünscht, ganz oder teilweise in NRZ-Code vorliegende Daten zu üpertagen. Dieser Code ZNon-Return to Zero)enthält wie-Jeder Binärcode zwei könträre Zustände.-Dabei ist die Information nicht in der Art des Zustandes enthalten" sondern in dem Wechsel von einem Zu-stand in den anderen.-Beispielsweise bedeutet ein Wechsel von einem Zustand in den anderen eine binäre "i"" die Beibehaltung eines Zustands dagegen eine binäre "0". Es Ist Aufgabe der Erfindung, Datenfolgen, die ganz oder teilweise in*diesem NRZ#- Code vorliegen, nach dem Verfahren gemäß Patent.... (Patentanmeldung 1 28 104) zu üblertragen. Das wird erfindungsgemäß dadurch erreicht, daß mindestens ein Element einer Bitgruppe vor der Eingabe in den Ubertragungskanal in einen Wechseleode (NRZ) umgesetzt wird und daß aacheinander der erste Teil der Bitgruppe und der invertierte erste reil der.Bitgruppe jeweils den gleichen restlichen Elementen der Gruppe Uberlagert werden. 3esonders vort eilhaft ist es, daß auf der Empfängerseite zur Wieder- #ewinnung der Daten der reversible Prozeß angewendet werden kann. )ie Anordnung zur Durchführung des erfindungsgemäßen Verfahrens ist Ladurch gekennzeichnet, daß der Eingang einer von Taktsignalen ge- iteuerten logischen Schaltung mit einer Datenquelle verbunden ist und #aß eine Kombinationsschaltun9-". deren Ausgang mit dem Übertra- ;ungskanal verbunden ist, einmal Über einen Zweig für die im NRZ-Code ,oeliegend en Daten, zum a:#deren'Über einen«Kanal für-die restlichen #atenelemente mit dem Schaltungseingang verbunden isit. W.eitere erfindungegemUße Merkmale'sind in den Patentansprüchen ent-. halten. .#lm folgenden Ist-e-in Ausführungebeispiel dir Erfindung mit Hilfe der '-naohnteher4.aufgeführten ZeichnungE?n näher erläutert. 38 zeigen: pig. 1 ein Ausführungsbeispiel der erfindungsgemäßen Anordnung; Fig. 2 den Signalverlauf an verschiedenen Punkten der Schaltung gemäß Fig,. 1 und .Figd 3 ein besonderes-AusfUhrungsbeispiel eines Teiles der Anord- nung gemäß Fig. 1 . Die folgen-de Beschreibung behandelt ein Beispiel der erfindungs- gemä.ßgg Anordnung unter der Voraussetzung, daß die Daten In binärer Form seriell zugeführt werden und daß die Übertragung im NRZ-Code erfolgt. :1 zeigt ein Blockcliagrarm-der Die Daten-werden über den Eingang 4 zugeführt und Impulse eines nichtdar- gostellten Takt&epers Über den Eingang 1. Die Anordnung der Fig. 1 unraßt#die,fo.1genden'Hauptelemente: a) Schaltkreise, die von den ursprünglich--empfangenen Taktimpulzen gesteuert--werden und die als Ausgangssignale Taktimpulse zur- Steuerung der verschiedenen Schaltelemente abgeben. In Fig. 1 sind diese Schaltkreise mit ACT4 und ACT5 bezeichnet. Sie ar- beiten mit Invertern 1 zusammen. b) Schaltkreise, die In Abhängigkeit der über die Leitung 1 kommen- den Taktimpulse die Daten verarbeiten, die Über den Eingang 4 zu- geführt werden. Die Schaltkreise CTI und CT2 formen binäre Elemente in den NRZ-Code m. Einzelheiten dieser Schaltgruppen sind nicht dargestellt, da sie ler herkömmlichen Bauweise entsprechen. Die Schaltkreise ACT 4 und ICT 5 halbieren die Frequenz der ankommenden Taktsignale. Die Schaltung 1 stellt die über die Leitung 4 empfangenen Daten mit Hilfe der Iber die Leitung ankommenden Taktimpulse wieder her. Die Schaltkreise M 2 und ACT 3 verschieben die empfangenen Daten um ein Zeitintervall wobei G die Periodenlänge eines binären Elements bedeutet. Die )chaltkreise ACT1, ACT2 und ACT3 können beispielsweise in der be- :annten Form der Schieberegister aufgebaut sein. Es sei erwähnt, daß .n einem.Ausführungsbeispiel der Erfindung die Schaltkreise ACT1 bis ,CT5 aus einer gemeinsamen Grundzelle entwickelt sein können, bei- #pielsweise einer von logischen Schaltungen beeinflußten bistabilen :ippschaltung.. - Im folgenden sei die Wirkungsweise der als Beispiel ausgeführten Schaltung näher erläutert. Zeile 1 in Fig. 2 zeigt das auf der Leitung" ankommende Taktsignal-, Zeile 2 das am Ausgang 2 der Schaltung ACT4 erscheinende Signal und Zeile 3 schließlich das am Ausgang 3 der Schaltun ACT5 liegende Signal. Z-eile 4 zeigt die am Eingang 4 der Schaltung 4 auftretenden Daten mit willkürlich gewählten Werten. Wie aus der Zeile 4 zu erkennen ist, treten die Signale in Gruppen von je 4 Daten L, M, N, 0 auf, Die erste Gruppe ist mit LG$ M 0 , NO.1 0 0 bezeichnet. Diese Daten bereiten die Schaltung ACT1 vor, an deren Ausgang.die von den Taktsignalen gesteuerten Signale, wie sie in Zeile 5 dargestellt sind, auftreten. Die Signale entsprechen voll und ganz den Signalen der Zeile 4, sind jedoch.gegenüber d.iesen.phasenverschoben. Der Ausgang 5 der Schaltung ACT 1 bereitet die Schaltung ACT2 vor, an deren Ausgang die von den Taktsignalen gesteuerten,wiederum gleichen, aber phasenverschobenen Si gnale erscheinen, wie es Zeile 6 der Fig. 2 zeigt.
- Der Ausgang der Schaltun- ACT2 bereitet die Schaltung ACT3 vor, an deren Ausgan-Z diL vom Taktsignal gesteuerten Daten mit einer weiteren Phasenverschiebung und außerdem invertiert erscheinen, wie es Zeile 6a zeigt. Der UM-Schaltung 1 wird das invertierte Ausgangssignal 5' der Schaltung ACT 1 zugeführt sowie das invertierte Takteignal der Schaltung ACT5. Am Ausganugotder UND-ichaltunc. 1 erscheint das in ZeileG(, der Fig. 2 dargestellte Signal. Die Ausfgangssignale der Schaltung ACT2 sind über einen Inverter 12 dem Eingang der UNID-SchaltunZ 2 zugeführt. Die UND-Schaltung 2 erhält ihre.Taktsignale unmittelbar von der Schaltung ACT5, wie sie in Zeile 3 der Fig. 2 dargestellt sind. Die Signale am Ausga-n,-,pder ODER-Schaltung 2 entsprechen der Zelleß in Fig. 2. Am Ausga219 7 des einer ODER-Seilaltung 1 nachgeschalteten Inverters 13 liegen Signale, wie sie in Zelle 7 der Fig'. 2 dargestellt sind. Diese Signale werden der Schaltung ACT7 zugeführt,'die dadurch vorbereitet wird. Der Schaltung ACT 7 werden Taktsignale vom Ausgang.2 der Schaltung ACT4 zugefert. Am Ausgang 8 der Schaltung ACT7 entstehen Signale, wie sie in Zelle-8-der Fig. 2 gezeigt sind. Diese Signale sind nur Funktionen der Elemente LO, MO, Li.9 Mio Jedes dieser Signalelemente hat eine Zeitdauer von 2 #G.
- Diese Signale, die also die Daten L und M aus jeder Gruppe repräsentieren, werden in der' Schaltung CT1 in einen NRZ-Code umgewandelt. Am Ausgang 9 der Schaltung CT1 entstehen Signale, wie sie in Zeile 9 der Fig. 2 dargestellt sind. Es tritt ein Sprung auf bei der Darstellung des"Wertes L 03 der den Wert "l" darstellt, kein Sprun- ci dagegen für die Darstellung der Werte M", Ll, MI, die den-Wert t1011 haben. Ein Sprung tritt dagegen wieder auf für.die Werte 1 und die 1J2 N#'2 den Wert "l" haben. In dem vorliegenden Ausführungsbeispiel werden die Signale der Zeile 9 in der gleichen Weise ein zweites Mal umgeformt, so daß Signale der Zeile 10 in Fig. 2 entstehen. In der'Schaltu.Ig RETI werden die Signale invertiert und um 2 & phasenverschoben.
Es entstehen Signale der Form 11 in Fig. 2. Die UND-Schaltung 3 bildet Signale 10a in AbhUngigkeit der Steuersignale 10 und der Taktsignale 3. In ähnlicher Weise bildet die UND-Schaltung 4 Signale lla in Abhängigkeit der Steuersignale 11 und der invertierten Takt- signale 3. Die Signale lla und 10a passieren eine ODER-Schaltung 2. mit dein Ausgang 12 (Zeile 12 in Fig. 2) mit den Elementen X, Y, mit einer Pe'riodenlLnge von jeweils G und mit Pegelwerten, die denen der Signale 10 und dem entgegengesetzten Wert von 11 ent- sprechen.. Die UND-Sichaltung 5 wird gesteuert von den Signalen 5 und dem Takt- W ci signal 3 und gibt die Signale 13 ab. Die UND-Schaltung 6 wird ge- steuert von dem S1Znal 6a und eem InvQrtlertQn TaktsIGnal >. Am Aus- gang entsteht das Signal der.Zeile 14 in Fig. 2. Beide Signale 13 und 14 passieren eine ODER-Schaltung 3, an deren Ausgang ein Signal 15 entsteht. In diesem Signal erscheint jeweils der zweite Tneil einer Si-nalgruppe sowie dessen Wiederholung. Zunächst erscheinen also zweimal N., 0.. Dann folgen Nl, 01 der Gruppe 2 sowie ihre Wiederholung.' Die Signale 12 und 15 erscheinen zu &leichen Zeiten auf den Aus- ."äriZcen 12 bzw. 15. Die zweiten Teilelemente einer Gruppe in deM. Signal 15 fallen mit den Elementen X und Y des S4cnals 12 zu' sammen, -re Wiederholung fällt mit den Elementen 7 und zusammen, welche die Umkehrung der Werte X bzw. Y des Signals 12 darstellen. Die zwei mö-lichen Werte der Elemente des Signals 15 werden durch zwei Wert-e Rl und R2 bzw. durch Ihre negativen Werte Rl' und R2' In bezug auf den Nullpegel darr:(#stellt. Rl bzw. R2 kommen als Werte In Betracht- wenn-de-. ##.'ert de.- Z----',errente X oder Y bzw. der entspreche n- den-Elemente 7.oder7 relativ hoch ist. Rl' bzw. R2' kommen in Be- tracht, werz, die Werte von X oder Y bzw. 7 oder-7 relativ niedrig ist. Man erhält Signale der Form-16 in Fig. 2, wobei zunächst die Werte der Gruppel, dann diejenigen der Gruppe 2 usw. Übertragen werden und wobei die Periodenläncre einer aus vier binären Elementen bestehenden Gruppe 4.G ist. Die Schaltunr# COM komibiniert die S.-Enale 12 und 15 in bekannter Weise. Das entsteh##nde Signal 16 ist de,.,art, daß jeweils auf ein Signal des- sen inverses folgt, so daß die.Anforderunclen des Verfahrens der Haupt- anme"ldunZ voll erfüllt sind. Fü-:,- den Fall dcs Ausführungsbeispiels der Erfindunr,- sei erwähnt, daß das 16 auch dänn am Empfänger ein- deutig erkar-,it wird, wenn es die entgegengesetzte Form 16' in Fig. 2 a.nn-".-.mt. Daraus folgt, daß die Werte der Elemente des Signals 15, die- duruh die Pe#.-e"L Rl und R2 oder durch die negativen Werte Rl' und R21 reprUsentiert werden in eindeutiger bleise rückgewonnen wz#rden. Das 12 -i,.,ird a:us dem Sit-nal 16' rüclezSewo,-ineri, das zwar die entgegen- Form hat aber ebenso wle die übertragene Information durch de-z ,Aluftre,14-len bzw. das m4usble.4Lber--c-i.-#es Pecrelsprungs dargestellt ist. ;u werden durch eine '7:'ic-,na:.u.-#kc#hr nicht greändert, so daß D, ese Spr#tÄ!n#- -Informution in ihrer ursprünZlich(#n !Form rück ewoiinu-i-- werden kann." Z- r kann au-ch das Sicnal 9 ident u#erden und d.-Le in ihn, Q# enzhaltenen --/a4.-en L und 11,1 der Gruppen.
Claims (1)
-
P a t e n t a n sp r Ü 0 h e verfahren zur Übertrat-Ung binärer Daten über einen Kanal beschränkter Bandbreite, in dessen Verlauf die zur Übertra- Zu:nn- bestimmte Daten.-L7olr-e oder eine aus dieser gebildete C_# IL- Signalfolge vor der Einz-abe in den ZUbertragungskanal mit einer zur jeweiligen FoIge inverzen Signal.,folg#e kombiniert wird, derart, daß auf j4cdes Bit der Daten- bzw. Signalfolge dessen inverses oder auf jede Bilt-,gruppe deren inverse folgt, dadurch gekennzeichnet, daß ,#iindestens ein Element einer Bit- gruppe vor der Eingpabe in den Über:tragungskanal in einen Wechseleode (IMZ) umgesetzt wird und daß nacheinander der erste Teil Dein Bitgruppe und der invertierte erste Teil der Bitgruppe Jeweils den gleichen restlichen Elementen der Gruppe überlar--ert werden. Verfahren nach Anspruch 1, d,#.d,",rch gekennzeichnet, daß auf der Eripfängerseite zur Wiedergewinnung der Daten der rever-". sible Prozeß angewendet wird. A Anordnung zur DurchfWarung des Verfahrens nach Anspruch 1, dadur,ch gekennzeichnet, daß der Eingang einer von Taktsigna- len ges«It-,eu#;-2*.----n lorrischen Schaltung mit einer Datenquelle- verbun"d,.;n --'st und daß eine .7.j#.b-Anations--chaL'#.-u-n- (CO.-.-.), deren 1 iit dem Übertragun,#skanal verbunden ist, % über einen Zweig für di-, im hTRZ-Code vorliegenden Daten, zum 4nderen Über einen Ya-Yla-- für die restlichen Datenelemente mit dem Schaltunr-#-seing-ang verluanden ist. Izi 4. Anordnun£: nach Anspruch.3...dadurch Seke.rinzeichnet# daß der Zweig für die im NR-Z-Code vorliegenden Daten aus einer ersten, über' einen ersten Inverter, (Ii) mit den Daten gespeisten und aber- einen achten Inverter (18) von-einert. ersten Taktgeber (ACT5) gesteuerten ersten UNID-w-Schaltung besteht, daß in dem gleichen Zweiä'eihe zweite UID--Schaltung über-einen zweiten Inverter (12)#und. e . inä-,2weite Verzö-eerun-ssehaltung (ACT2) mit der glei- c# L> chen Leitung (5) verbunden ist, da.,3 der zweite Eingang der zwei- ten U.1,M-Schaltuhg Mit dem-zweiter, Taktgeber (ACT5) verbunden ist,' CD daß der Ausgang der ersten UNTD-Schaltung unA der Ausgang (A der #WOlte',n Ul,.T)-Schaltun- über eine erste ODER-Schal- tu#IL und* nachj-cschalteten dritten Inverter (1,3) mit dem Eihgän##, 'ein-er dritten UMD-Schaltung verbunden-sind, deren zweit,6r Ein,crang' mit- dem Ausgang des zweiten Takt-ebers (ACT5) verbunden ist, daß der Eingang (10) Über eine Inversicns- und VerzöLer,.£r.--ssehalturiS (RETI) de-, -Eingang (11 ) einer vierten li t'diiäl:t'-un-',s#v'erbtihden ist, deren zweiter Eingang Über einen an dein A.,usgang des zweiten Taktgebers (ACT5) r ar4"esch'Lossen ist und daß der Ausgang der dritter. =D-Schaltung und der Ausgang der vierten UND-Sichaltung lUber eir.e gemeinsame CD dem Eingang (12)-der Kombinations-' zweite,'0-I##-Sähaltuni_- m L.. (COIM) verbunden s'-d. Anordnung nach Anspru.ch .3.. dadurch gekennzeichnet, daß die Datenleitung (5) Über eine von einer Täktleitung (1) gesteuerte zwIte--Verzögerungsschaltung, (ACT2), eine.von der gleichen Takt. leitung gesteuerte dritte Verzör-erungssehaltung (ACT3), einen vierten"Inverter (14) milt einer sechsten UND-Schaltung ver- bunden Ist, deren zweiter Eingan- Uber den achten Inverter (18) an den -zweiten Taktgeber (ACTL5) angeschlossen ist, daß die Datenleitun- (5) über einen fünften Inverter (15) mit dem Ein-* gang einer fünften UND-Schaltung verbunden ist, deren zweiter Eingang mit dem zweiten Taktgeber (ACT5) verbunden.ist und-daß dder Ausgang (13) der fünften UNDe-Schaltung und der Ausgang (14) der sechsten Über eine gemeinsame dritte ODER- Schalt-Ung und einen sechsten. Inverter (16) miz de;.-. -zweiten Eingan- der Kombinatlonsschaltung (COM) ver- b den s ind. Anordnung nach den Ansprüchen 3 bis L Zi -, dadurch gekennzeichnet, daß ##ji die Taktlei+tlur-_-- (1 ) ein als erster Elrequenzteiler ge- schalteter erster (t.C-".4) anc,--schlossen, ist, dem Über e.inen siebenten inverter (17) ein als zweiter Frequenzteiler arbeitender zweiter Taktgeber (ACT5) nachgeschaltet Ist. Anordnun- nach den 4 bis 6, dadurch ge.,zennze Ichnet, da-'#, zwischen dem (1.3) und der. Zingang der dritten Kippschaltun- (AC1717) un- nachgeschalteter zur H--rstelluz-" des Codes angeordnet sind, dz--- Q"--n Wandler (M) gegebenenfalls ein weiterer Codewandier --:-r-..-eschlossen ist und daß diese' Schaltungcen an den ersten T&kIL.Ccber (#C-L4) cu-lLesch-lo---s--n sind. Anordnung nach den Ansprüchen 4 bis 7, dadurch gekennzeichnet" daß zwischen dem Dateneingang (4) und der Datenleitung (5) ein von der Taktleitung- (1) -esteuerter erster Verzögerer (ACT1) angeordnet ist. Anordnung nach den Ansprüchen bis 8" dadurch gekennzeichnet, daß die Schaltgruppen \1.7#ICT1 bis* ACT5) aus einer gemeinsamen Zelle aufgebaut sind, die aus einer von logischen Söhaltungen beeinflußten bistabilen Kippschaltung besteht. 10. Anordnung nach de.n Ansprüchen 4 bis 9, dadurch gekennzeichnet, daß die gleiehe Anordnung auf der Empfängerseite in umgekehrter .Richtunj# betrieben wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR6007451 | 1964-08-24 | ||
FR6007485 | 1964-10-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1437720A1 true DE1437720A1 (de) | 1968-10-24 |
DE1437720B2 DE1437720B2 (de) | 1971-03-04 |
Family
ID=26214714
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1965I0028842 Withdrawn DE1437713B2 (de) | 1964-08-24 | 1965-08-23 | Empfangsschaltungsanordnung fuer binaere daten |
DE1965I0029159 Withdrawn DE1437720B2 (de) | 1964-08-24 | 1965-10-12 | Verfahren und schaltungsanordnung zur uebertragung binaerer daten |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1965I0028842 Withdrawn DE1437713B2 (de) | 1964-08-24 | 1965-08-23 | Empfangsschaltungsanordnung fuer binaere daten |
Country Status (7)
Country | Link |
---|---|
US (1) | US3395391A (de) |
BE (2) | BE668899A (de) |
CH (1) | CH449078A (de) |
DE (2) | DE1437713B2 (de) |
FR (1) | FR86907E (de) |
NL (1) | NL148469B (de) |
SE (1) | SE328023B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6700438A (de) * | 1966-02-21 | 1967-08-22 | ||
GB1211857A (en) * | 1967-07-28 | 1970-11-11 | Int Computers Ltd | Digital data storage apparatus |
US3898373A (en) * | 1971-09-09 | 1975-08-05 | Leo F Walsh | Data communication system |
FR2418584A1 (fr) * | 1978-02-28 | 1979-09-21 | Ibm France | Procede et dispositif d'acquisition de la phase initiale de l'horloge dans un recepteur de donnees synchrone |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3080487A (en) * | 1959-07-06 | 1963-03-05 | Thompson Ramo Wooldridge Inc | Timing signal generator |
US3247491A (en) * | 1962-09-27 | 1966-04-19 | Electrada Corp | Synchronizing pulse generator |
US3319229A (en) * | 1964-05-04 | 1967-05-09 | Melpar Inc | Signal recognition device |
US3331057A (en) * | 1964-09-04 | 1967-07-11 | Gen Electric | Data processing system employing logic for distinguishing between information and extraneous signals |
-
1964
- 1964-08-24 FR FR7451A patent/FR86907E/fr not_active Expired
-
1965
- 1965-08-23 US US481628A patent/US3395391A/en not_active Expired - Lifetime
- 1965-08-23 DE DE1965I0028842 patent/DE1437713B2/de not_active Withdrawn
- 1965-08-27 BE BE668899A patent/BE668899A/xx unknown
- 1965-10-12 DE DE1965I0029159 patent/DE1437720B2/de not_active Withdrawn
- 1965-10-13 BE BE670875D patent/BE670875A/xx unknown
- 1965-10-15 SE SE13386/65A patent/SE328023B/xx unknown
- 1965-10-15 NL NL656513420A patent/NL148469B/xx unknown
- 1965-10-18 CH CH1432465A patent/CH449078A/de unknown
Also Published As
Publication number | Publication date |
---|---|
NL148469B (nl) | 1976-01-15 |
BE668899A (de) | 1965-12-16 |
DE1437713A1 (de) | 1968-10-24 |
CH449078A (de) | 1967-12-31 |
FR86907E (fr) | 1966-05-06 |
US3395391A (en) | 1968-07-30 |
DE1437720B2 (de) | 1971-03-04 |
BE670875A (de) | 1966-01-31 |
SE328023B (de) | 1970-09-07 |
NL6513420A (de) | 1966-04-18 |
DE1437713B2 (de) | 1971-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3544820C2 (de) | ||
DE1281194B (de) | Verknuepfungsnetzwerk mit einer Lernmatrix | |
DE2223196C3 (de) | Verfahren und Anordnung zur Impulsbreitensteuerung | |
DE1944057A1 (de) | Impuls-Zaehlschaltung | |
DE10130123B4 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
DE69121175T2 (de) | Flipflop-Schaltung mit einem CMOS-Hysterese-Inverter | |
DE2743450A1 (de) | Sperrbare zaehlerstufe | |
DE3743586A1 (de) | Integrierte logikschaltung fuer das abtastwegesystem | |
DE2038123C3 (de) | Schaltungsanordnung zur logischen Verknüpfung | |
DE1437720A1 (de) | Verfahren und Anordnung zur Datenuebertragung | |
DE1257834B (de) | Anordnung zur Verstaerkung, Regenerierung und Synchronisierung von Signalen in Form von Folgen im Biternaercode verschluesselter bipolarer Impulse | |
DE2450344A1 (de) | Schaltungsanordnung zur digitalfrequenz-multiplikation | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
DE1278765B (de) | Einrichtung zur Fehlerueberwachung bei einer datenverarbeitenden Anlage | |
EP0905892B1 (de) | RS-Flip-Flop mit Enable-Eingängen | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
DE4431791C2 (de) | Signalauswahlvorrichtung | |
DE2050708C3 (de) | Zeitvariantes Filter mit frequenzabhängigen Übertragungseigenschaften | |
DE69113656T2 (de) | Schreiberkennungsschaltung mit einem Schreibdetektor und einem bistabilen Element für Vier-Phasen-Quittungssignalisierung. | |
DE1221671B (de) | Anordnung zum Empfang pulscodemodulierter Zeitteilungsmultiplex-Signale | |
DE1925917A1 (de) | Binaere Impulsfrequenz-Multiplizierschaltung | |
DE1437720C (de) | Verfahren und Schaltungsanordnung zur Übertragung binärer Daten | |
DE2328976C2 (de) | Schaltwerk mit einem kapazitiven, änderbaren Festwertspeicher | |
DE3142167A1 (de) | "teilerschaltung mit einstellbarem teilerverhaeltnis" | |
DE2724110C2 (de) | Quasi-Zufallsgenerator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8340 | Patent of addition ceased/non-payment of fee of main patent |