DE1437720C - Verfahren und Schaltungsanordnung zur Übertragung binärer Daten - Google Patents

Verfahren und Schaltungsanordnung zur Übertragung binärer Daten

Info

Publication number
DE1437720C
DE1437720C DE1437720C DE 1437720 C DE1437720 C DE 1437720C DE 1437720 C DE1437720 C DE 1437720C
Authority
DE
Germany
Prior art keywords
circuit
signals
signal
output
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
Other languages
English (en)
Inventor
Michael Antibes Alpes Maritimes Melas (Frankreich)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Publication date

Links

Description

Diese Zusatzerfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Übertragung binärer Daten nadh Patent 1293 186, gemäß dem die zur Übertragung bestimmte Datenfolge oder eine aus dieser gebildete Signalfolge als spiegelbildlidhe Folge wiederholt wird und jedem aus der zu übertragenden Folge gebildeten Doppelimpuls ein diskreter Wert eines zusätzlichen Signalparameters zugeordnet wird, derart, daß als zusätzliche Signalparameter Spannungspegel gewählt werden und die zu übertragende binäre Bitfolge in eine quaternäre Folge umgewandelt wird.
Gegenstand des Hauptpatents ist ein Verfahren zur Übertragung binärer Daten unter Ermöglichung einer erhöhten Bitfolgefrequenz, die über die durch die Höhe der Trägerfrequenz normalerweise ohne zusätzliche Vorkehrungen gegebene Grenze hinausgeht.
Häufig ist es ohnehin vorteilhaft, binäre Daten in einem sogenannten NRZ-Code (NON-RETURN to ZERO-CODE) zu übertragen, wobei gegebenenfalls die Frequenzumtastung oder angewandte Modulationsarten erleichtert werden. NRZ-Codes sind in der deutschen Literatur als Richtungsschrift oder Wechselschrift bekannt geworden (s. dazu Steinbuchs »Taschenbuch der Nachrichtenverarbeitung«, 1962, Springer-Verlag, S. 599 bis 602). Bei solchen NRZ-Codes sind die Informationen nicht in Pegelzustandswerten enthalten, sondern im Wechsel von einem Zustand in den anderen. Eine binäre »1« ist dabei z. B. durch einen Pegelzustandswechsel darzustellen, eine binäre »0« dagegen durch eine Beibehaltung des gerade herrschenden Zustands.
Die Aufgabe der vorliegenden Zusatzerfindung ist ein Verfahren zur Schaffung eines Codes, der den Eigenarten des Hauptpatents entsprechend Mehrpegel-Datensignale aufweist, die zumindest zum Teil Pegelzustandswechsel enthalten, auch wenn eine völlig binärmonotone originäre Datenelementfolge zur Übertragung kommen soll.
Die Lösung der genannten Aufgabe ist durch die Kombination der folgenden Merkmale gekennzeichnet:
a) Die zu übertragenden Datenelemente werden in untereinander gleich große Gruppen unterteilt.
b) Die binärwertigen Spannungspegel eines oder mehrerer Elemente aller dieser Gruppen werden für alle Gruppen in gleicher Weise, zumindest einmal unter Anwendung der Regeln der bekannten NRZ-Technik, zu einer Zwischenfolge umgeformt.
c) Diese Zwischenfolge wird durch gruppenweises Einfügen ihrer invertierten Folgeelemente zu einer nichtmonotonen Binärelementfolge gemischt. .
d) Die Elemente dieser nichtmonotonen gemischten Folge werden pro gebildete Gruppe den nicht NRZ-umgeformten Elementen gegebenenfalls monoton verbliebener Folge pegeladditiv zu einer nichtmonotonen quaternären Folge nach Art des Hauptpatents 1 293 186 überlagert und übertragen.
e) Die nicht NRZ-umgeformten Elemente werden gruppenweise bei der Pegelüberlagerung, zumindest zum Teil, wiederholt, so daß jede überlagert übertragene Gruppe die gleiche zeitliche Länge aufweist, mit der sie der Unterteilung gemäß a) unterworfen wird.
Ein zweckmäßiges Decodierverfähren läßt sich dadurch verwirklichen, daß auf der Empfängerseite zur Wiedergewinnung der Daten das inverse Verfahren angewendet wird.
Die weiteren Unteransprüche nennen vorteilhafte Ausgestaltungen zur Durchführung des beschriebenen Verfahrens auf der Sendeseite.
Im folgenden ist ein Ausführungsbeispiel der Erfindung mit Hilfe der nachstehend aufgeführten Zeic'hnungen näher erläutert. Es zeigt
Fig. 1 ein Ausführungsbeispiel,
F i g. 2 den Signalverlauf an verschiedenen Punkten der Schaltung gemäß F i g. 1 und
F i g. 3 ein besonderes Ausführungsbeispiel eines Teiles der Schaltungsanordnung gemäß F i g. 1.
Die folgende Beschreibung behandelt ein Beispiel der Schaltungsanordnung unter der Voraussetzung, daß die Daten in binärer Form seriell zugeführt werden und daß die Übertragung im NRZ-Code erfolgt, zo F i g. 1 zeigt ein Blockdiagramm der Schaltungsanordnung. Die Daten werden über den Eingang 4 zugeführt und Impulse eines nicht dargestellten Taktgebers über den Eingang 1. Die Anordnung der F i g. 1 umfaßt die folgenden Hauptelemente:
a) Schaltkreise, die von den ursprünglich empfangenen Taktimpulsen gesteuert werden und die als Ausgangssignale Taktimpulse zur Steuerung der verschiedenen Schaltelemente abgeben. In F i g. 1 sind diese Schaltkreise mit ACT4 und
ACT5 bezeichnet. Sie arbeiten mit Invertern / zusammen.
b) Schaltkreise, die in Abhängigkeit der über die Leitung 1 kommenden Taktimpulse die Daten verarbeiten, die über den Eingang 4 zugeführt werden.
Die Schaltkreise CTl und CT2 formen binäre Elemente in den NRZ-Code um. Einzelheiten dieser Schaltgruppen sind nicht dargestellt, da sie der herkömmlichen Bauweise entsprechen. Die Schaltkreise ACT4 und ACTZ halbieren die Frequenz der ankommenden Taktsignale. Die Schaltung A CTl stellt die über die Leitung 4 empfangenen Daten mit Hilfe der über die Leitung ankommenden Taktimpulse wieder her. Die Schaltkreise ACTl und ACT3 verschieben die empfangenen Daten um ein Zeitintervall Θ, wobei Θ die Periodenlänge eines binären Elements bedeutet. Die Schaltkreise ΛCTl, ACTl und ACT3 können beispielsweise in der bekannten Form der Schieberegister aufgebaut sein. Es sei erwähnt, daß in einem Ausführungsbeispiel der Erfindung die Schaltkreise ACTl bis ACT5 aus einer gemeinsamen Grundzelle entwickelt sein können, beispielsweise : einer von logischen Schaltungen beeinflußten bistabilen Kippschaltung.
F i g. 3 zeigt das Blockschaltbild dieser bistabilen Kippschaltung. Über die Anschlüsse ρ und c werden Vorbereitungssignale zugeführt, während die Auslöseimpulse auf der Leitung q erscheinen, α und b sind die Leitungen für die beiden möglichen Zustände. Die verschiedenen Kombinationsmöglichkeiten durch Vorbereitungsimpulse erlauben die Schaltung als Frequenzteiler, Schieberegister usw. einzusetzen. Im folgenden sei die Wirkungsweise der als Beispiel ausgeführten Schaltung näher erläutert. Zeile 1 in F i g. 2 zeigt das auf der Leitung ankommende Taktsignal, Zeile 2 das am Ausgang 2 der Schaltung ACT4 erscheinende Signal und Zeile 3 schließlich

Claims (9)

  1. 3 4
    das am Ausgang 3 der Schaltung ACT5 liegende Die UND-Schaltung 5 wird gesteuert von den Si-
    Signal. Zeile 4 zeigt die am Eingang 4 auftretenden gnalen 5 und dem Taktsignal 3 und gibt die Signale
    Daten mit willkürlich gewählten Werten. Wie aus der 13 ab. Die UND-Schaltung 6 wird gesteuert von dem
    Zeile 4 zu erkennen ist, treten die Signale in Grup- Signal 6 a und dem invertierten Taktsignal 3. Am
    pen von je vier Daten L, M, N, O auf. Die erste 5 Ausgang entsteht das Signal der Zeile 14 in F i g. 2.
    Gruppe ist mit L0, M0, N0,O0 bezeichnet. Diese Daten Beide Signale 13 und 14 passieren eine ODER-Schal-
    bereiten die Schaltung ACTl vor, an deren Ausgang tung3, an deren Ausgang ein Signal 15 entsteht. In
    die von den Taktsignalen gesteuerten Signale, wie sie diesem Signal erscheint jeweils der zweite Teil einer
    in Zeile 5 dargestellt sind, auftreten. Die Signale ent- Signalgruppe sowie dessen Wiedefholung. Zunächst
    sprechen voll und ganz den Signalen der Zeile 4, sind io erscheinen also zweimal N0, O0. Dann folgen N1, O1
    jedoch gegenüber diesen phasenverschoben. Der Aus- der Gruppe 2 sowie ihre Wiederholung,
    gang 5 der Schaltung ACTl bereitet die Schaltung Die Signale 12 und 15 erscheinen zu gleichen Zei-
    ACT2 vor, an deren Ausgang die von den Taktsigna- ten auf den Ausgängen 12 bzw. 15. Die zweiten Teil-
    len gesteuerten, wiederum gleichen, aber phasenver- elemente einer Gruppe in dem Signal 15 fallen mit den
    schobenen Signale erscheinen, wie es Zeile 6 der 15 Elementen X und Y des Signals 12 zusammen. Ihre
    F i g. 2 zeigt. Wiederholung fällt mit den Elementen "K und Ύ zu-
    Der Ausgang der Schaltung ACT2 bereitet die sammen, welche die Umkehrung der Werte X bzw. Y
    Schaltung Λ CT 3 vor, an deren Ausgang die vom des Signals 12 darstellen. Die zwei möglichen Werte
    Taktsignal gesteuerten Daten mit einer weiteren der Elemente des Signals 15 werden durch zwei
    Phasenverschiebung und außerdem invertiert er- 20 Werte jRI und R 2 bzw. durch ihre negativen
    scheinen, wie es Zeile 6 a zeigt. Der UND-Schaltung 1 Werte/? Γ und RU in bezug auf den Nullpegel R0
    wird das invertierte Ausgangssignal 5' der Schaltung dargestellt. R1 bzw. R 2 kommen als Werte in Be-
    ACTl zugeführt sowie das invertierte Taktsignal der tracht, wenn der Wert der Elemente X oder Y bzw.
    Schaltung ACTS. Am Ausgang α der UND-Schal- der entsprechenden Elemente Z oder Y relativ hoch
    tung 1 erscheint das in Zeile α der F i g. 2 dargestellte 25 ist. RV bzw. R2' kommen in Betracht, wenn die
    Signal. Die Ausgangssignale der Schaltung ACT 2 Werte von X oder Y bzw. Ύ oder Y relativ niedrig
    sind über einen Inverter/2 dem Eingang der UND- Sind. Man erhält Signale der Form 16 in Fig. 2, wobei
    Schaltung 2 zugeführt. Die UND-Schaltung 2 erhält zunächst die Werte der Gruppe 1, dann diejenigen
    ihre Taktsignale unmittelbar von der Schaltung der Gruppe 2 usw. übertragen werden und wobei die
    ACTS, wie sie in Zeile3 der Fig. 2 dargestellt sind. 30 Periodenlänge einer aus vier binären Elementen be-
    Die Signale am Ausgang β der UND-Schaltung 2 ent- stehenden Gruppe 4 Θ ist.
    sprechen der Zeile β in F ig. 2. Am Ausgang 7 des Die Schaltung COM kombiniert die Signale 12 und
    einer ODER-Schaltung 1 nachgeschalteten Inverters 15 in bekannter Weise. Das entstehende Signal 16 ist
    /3 liegen Signale, wie sie in Zeile 7 der F i g. 2 dar- derart, daß jeweils auf ein Signal dessen inverses folgt,
    gestellt sind. Diese Signale werden der Schaltung 35 so daß die Anforderungen des Verfahrens des Haupt-
    ACT 7 zugeführt, die dadurch vorbereitet wird. Der patentes voll erfüllt sind. Für den Fall des Ausfüh-
    Schaltung ACT 7 werden Taktsignale vom Ausgang 2 rungsbeispiels der Erfindung sei erwähnt, daß das
    der Schaltung ACTA zugeführt. Am Ausgang 8 der Signal 16 auch dann am Empfänger eindeutig erkannt
    Schaltung ACTH entstehen Signale, wie sie in Zeile 8 wird, wenn es die entgegengesetzte Form 16' in
    der F i g. 2 gezeigt sind. Diese Signale sind nur Funk- 40 F i g. 2 annimmt. Daraus folgt, daß die Werte der
    tionen der Elemente L0, M0, L1, M1. Jedes dieser Si- Elemente des Signals 15, die durch die Pegel R1
    gnalelemente hat eine Zeitdauer von 2 Θ. und R 2 oder durch die negativen Werte R Γ und R 2'
    Diese Signale, die also die Daten L und M aus repräsentiert werden in eindeutiger Weise rückjeder Gruppe repräsentieren, werden in der Schal- gewonnen werden. Das Signal 12 wird aus dem tung CTl in einen NRZ-Code umgewandelt. Am 45 Signal 16' rückgewonnen, das zwar die entgegenAusgang 9 der Schaltung CTl entstehen Signale, wie gesetzte Form hat aber ebenso wie die übertragene sie in Zeile 9 der F i g. 2 dargestellt sind. Es tritt ein Information durch das Auftreten bzw. das Ausblei-Sprung auf bei der Darstellung des Wertes L0, der ben eines Pegelsprungs dargestellt ist. Diese Sprünge den Wert» 1« darstellt, kein Sprung dagegen für die werden durch eine Signalumkehr nicht geändert, so Darstellung der Werte M0, L1, M1, die den Wert »0« 50 daß die Information in ihrer ursprünglichen Form haben. Ein Sprung tritt dagegen wieder auf für die rückgewonnen werden kann. Daher kann auch das WerteL2 und M2, die den Wert» 1« haben. In dem Signal 9 identifiziert werden und damit die in ihm vorliegenden Ausrührungsbeispiel werden die Signale enthaltenen Daten L und M der aufeinanderfolgender Zeile 9 in der gleichen Weise ein zweites Mal um- den Gruppen.
    geformt, so daß Signale der Zeile 10 in Fig. 2 ent- 55 Es erübrigt sich, die Schaltungen zum Entschlüs-
    stehen. In der Schaltung RETI werden die Signale sein der Signale 16 bzw. 16' zu beschreiben, die
    invertiert und um 2 Θ phasenverschoben. Es entstehen lediglich' nach dem Gesetz der Inversion arbeiten.
    Signale der Form 11 in F i g. 2. Die UND-Schaltung 3 . ■■
    bildet Signale 10 a in Abhängigkeit der Steuersignale . Patentansprüche:
    10 und der Täktsignale 3. In ähnlicher Weise bildet 60 1. Verfahren zur Übertragung binärer Daten
    die UND-Schaltung 4 Signale lla in Abhängigkeit nach Patent 1 293 186, gemäß dem die zur Über-
    der Steuersignale 11 und der invertierten Takt- tragung bestimmte Datenfolge oder eine aus die-
    signale 3. Die Signale lla und 10a passieren eine ser gebildete Signalfolge als spiegelbildliche Folge
    ODER-Schaltung 2 mit dem Ausgang 12 (Zeile 12 in wiederholt wird und jedem aus der zu übertragen-Fig. 2) mit den Elementen X, Y, Ύ, Y mit einer 65 den Folge gebildeten Doppelimpuls ein diskreter
    Periodenlänge von jeweils Θ und mit Pegelwerten, Wert eines zusätzlichen Signalparameters zugeord-
    die denen der Signale 10 und dem entgegengesetzten net wird, derart, daß als zusätzliche Signalpara-
    Wert von 11 entsprechen. , ;· ,; meter Spannungspegel gewählt werden und die zu
    übertragende binäre Bitfolge in eine quaternäre Folge umgewandelt wird, gekennzeichnet durch die Kombination der folgenden Merkmale:
    a) Die zu übertragenden Datenelemente (L0, , M0, N0, O0, ...) werden in untereinander gleich große Gruppen (L0, M0, N0, O0; L1, M1, N1, O1; ...). unterteilt.
    b) Die binärwertigen Spannungspegel eines oder mehrerer Elemente (L0, M0; L1, M1; ...) aller dieser Gruppen werden für alle Gruppen in gleicher Weise, zumindest einmal unter Anwendung der Regem der bekannten NRZ-Technik, zu einer Zwisdhenfolge (X0, Y0; X1, Y1, ■ ■ ·) umgeformt.
    c) Diese Zwischenfolge (X0, Y0; X1, Y1; ...) wird durch gruppenweises Einfügen ihrer invertierten Folgeelemente(Y0, Y0; Y1, Y1;..-) zu einer nicht monotonen Binärelementfolge (X0, Y0, Y0, Y0; X1, Y1, Y1, Y1;...) gemischt.
    d) Die Elemente dieser nicht monotonen gemischten Folge (Z0, Y0, Y0, Y0; X1, X1, X1, Y1; ...) werden pro gebildete Gruppe (L0, M0, N0, O0; ...) den nicht NRZ-umgeformten Elementen (N0, O0; N1, O1; ...) gegebenenfalls monoton verbliebener Folge pegeladditiv zu einer nicht monotonen quaternären Folge nach Art des Patentes
    1293 186 überlagert und übertragen. 3<>
    e) Die nicht NRZ-umgeformten Elemente (N0, O0; Af1, O1; ...) werden gruppenweise bei der Pegelüberlagerung, zumindest zum Teil, wiederholt, so daß jede überlagert übertragene Gruppe (Zeile 16 in Fi g. 2) die 3S gleiche zeitliche Länge (4Θ) aufweist, mit der sie der Unterteilung gemäß a) unterworfen wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Empfängerseite zur ; Wiedergewinnung der Daten das inverse Verfahren angewendet wird. :
  3. 3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß der Eingang einer von Taktsignalen gesteuerten logischen Schaltung (A CTl) mit einer Datenquelle verbunden ist und daß eine Kombinationsschaltung (COM),deren Ausgang (16) mit dem Übertragungskanal verbünden ist, einmal über einen Zweig für die im NRZ-Code vorlie- ■ genden Daten, zum anderen über einen Kanal für die restlichen Datenelemente mit dem Schaltungseingang verbunden ist.
  4. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Zweig für die im NRZ-Code vorliegenden Daten aus einer ersten über einen ersten Inverter (71) mit den Daten gespeisten und über einen achten Inverter (78) von einem ersten Taktgeber (A CT S) gesteuerten ersten UND-Schaltung (1) besteht, daß in dem gleichen Zweig eine zweite UND-Schaltung über einen zweiten Inverter (72) und eine zweite Verzögerungsschaltung (ACT2) mit der gleichen Leitung (5) verbunden ist, daß der zweite Eingang der zweiten UND-Schaltung mit dem zweiten Taktgeber (ACT 5) verbunden ist, daß der Ausgang (α) der ersten UND-Schaltung und der Ausgang (ß) der zweiten UND-Schaltung über eine gemeinsame erste ODER-Schaltung und einen nachgeschalteten dritten Inverter (73) mit dem Eingang (10) einer dritten UND-Schaltung verbunden sind, deren zweiter Eingang mit dem Ausgang des zweiten Taktgebers (ACTS) verbunden ist, daß der Eingang (10) über eine Inversionsund Verzögerungsschaltung (RETI) mit dem Eingang (11) einer vierten UND-Schaltung verbunden ist, deren zweiter Eingang über einen achten Inverter (78) an den Ausgang des zweiten Taktgebers (ACT 5) angeschlossen ist und daß der Ausgang der dritten UND-Schaltung und der Ausgang der vierten UND-Schaltung über eine gemeinsame zweite ODER-Schaltung mit dem Eingang (12) der Kombinationsschaltung (COM) verbunden sind.
  5. 5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Datenleitung (5) über eine von einer Taktleitung (1) gesteuerte zweite Verzögerungsschaltung (A CT 2), eine von der gleichen Taktleitung gesteuerte dritte Verzögerungsschaltung (ACT3), einen vierten Inverter (74) mit einer sechsten UND-Schaltung verbunden ist, deren zweiter Eingang über den achten Inverter (78) an den zweiten Taktgeber (ACTS) angeschlossen ist, daß die Datenleitung (5) über einen fünften Inverter (75) mit dem Eingang einer fünften UND-Schaltung verbunden ist, deren zweiter Eingang mit dem zweiten Taktgeber (ACTS) verbunden ist und daß der Ausgang (13) der fünften UND-Schaltung und der Ausgang (14) der sechsten UND-Schaltung über eine gemeinsame dritte ODER-Schaltung und einen nachgeschalteten sechsten Inverter (76) mit dem zweiten Eingang der Kombinationsschaltung (COM) verbunden sind.
  6. 6. Schaltungsanordnung nach den Ansprüchen 3 bis 5, dadurch gekennzeichnet, daß an die Taktleitung (1) ein als erster Frequenzteiler geschalteter erster Taktgeber (A CT 4) angeschlossen ist, dem über einen siebenten Inverter (77) ein als zweiter Frequenzteiler arbeitender zweiter Taktgeber (ACTS) nachgeschaltet ist.1 ;"■'-'■
  7. 7. Schaltungsanordnung nach den Ansprüchen 4 bis 6, dadurch gekennzeichnet, daß zwischen dem dritten Inverter (73) und dem Eingang (10) der dritten UND-Schaltung;;'- eine j Kippschaltung (ACTT) und ein nachgeschalteter Codewandler (CTl) zur Herstellung des NRZ-Codes angeordnet sind, daß an den Wandler (CTl) gegebenenfalls ein weiterer Codewandler (CT 2) angeschlos^ sen ist und daß diese Schaltungen (ACT7, CTl, CT2) gemeinsam ; an r; den 'ersten Taktgeber (ACT4) angeschlossen sind.'!':U i!i;i: ίι?'- ."κλο^;:..·
    '-; -.--
  8. 8. Schaltungsanordnung nach den Ansprüchen4 bis 7,-dadurch gekennzeichnet, daß zwischen dem Dateneingang (4) und der Datenleitung (5) ein von der Taktleitung (1) gesteuertererster Verzögerer (y4 CTl) "angeordnet ist. - - ! ::! ν :;i :;:"
  9. 9. Schaltungsanordnung nach den Ansprüchen 3 bis 8," dadurch gekennzeichnet, daß die: Schaltgruppen (ACTl bis ACTS) aus einer gemeinsamen Zelle aufgebaut sind, die aus einer von logischen Schaltungen ■ beeinflußten '/bistabilen
    - Kippschaltung besteht. ^- '-;'A °" •λνηϋ'ηνήί.ίπ^
    i Ul b f 'b
    Hierzu 1 Blatt Zeichnungen

Family

ID=

Similar Documents

Publication Publication Date Title
DE2510278C2 (de) Pseudozufalls-Wortgenerator
DE1281194B (de) Verknuepfungsnetzwerk mit einer Lernmatrix
DE2717163A1 (de) Verfahren und vorrichtungen zum hinzufuegen und abnehmen eines zusaetzlichen digitalen informationssignals bei einer mehrpegeligen digitaluebertragung
DE2625038A1 (de) Konverter zur konvertierung einer folge von informationssignalen in eine folge von mehrphasigen traegerimpulse bzw. umgekehrt
DE2459885C2 (de) Schaltung zur Dekodierung eines dynamisch modulierten Signals
DE2819881C2 (de) Vorrichtung zum Abschätzen der Fehlerrate bei Binärelementen einer numerischen Schaltung
DE1149745B (de) Puls-Kode-Nachrichtenuebertragungssystem
DE1947555B2 (de)
DE1437720C (de) Verfahren und Schaltungsanordnung zur Übertragung binärer Daten
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE2605919B2 (de) Verfahren und einrichtung zur bildung eines bipolaren signals mit dem tastverhaeltnis einhalb
DE2147565C3 (de) Schaltungsanordnung zum Herstellen und Überwachen des wertmäßigen Gleichlaufs zwischen den Abtastimpulsen eines Datenempfängers und den in diesem eintreffenden Daten
DE1437720B2 (de) Verfahren und schaltungsanordnung zur uebertragung binaerer daten
DE2703930C3 (de) Adressenfreie Pulsfehlerortung für Übertragungsstrecken digitaler Signale
DE1257843B (de) Einrichtung zur Erzeugung von Schluesselimpulsfolgen
DE4431791C2 (de) Signalauswahlvorrichtung
DE3246211C2 (de) Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte
DE2427603A1 (de) Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln
EP0035674B1 (de) Umschaltbare freilaufende Verwürfler- und Entwürfleranordnung (Scrambler und Descrambler)
DE1275575B (de) Verfahren und Schaltungsanordnung zur UEbertragung binaerer Daten durch Phasensprungmodulation
DE1206946B (de) Schaltungsanordnung zum Senden oder Empfangen von Telegraphiezeichen nach dem Phasensprungverfahren
DE2724110C2 (de) Quasi-Zufallsgenerator
DE1512260B2 (de) Verfahren und einrichtung zur datenuebertragung durch puls-phasen-modulation
DE2430760A1 (de) Hdb3-codec
CH647366A5 (de) Kodiereinrichtung fuer binaere datensignale und dekodiereinrichtung fuer diese datensignale.