DE1437276C - Schaltungsanordnung zum Verwandeln einer binär codierten Steueradresse in mehrere binär codierte Arbeitsadressen - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Verwandeln einer Steueradresse in mehrere Arbeitsadressen. Einrichtungen zur übersetzung binär codierter Dezimalzahlen in binäre Zahlen sind bekannt; bei diesen werden die Einheitsziffern der binär codierten Dezimalzahl durch Annäherung mittels UND- und ODER-Kreisen aufgerundet, und die aufgerundeten Zahlen werden mittels logischer Elemente in eine binäre Zahl übersetzt.

Der Erfindung liegt die Aufgabe zugrunde, eine Speichervorrichtung bestimmter Stellenzahl zur Speicherung wesentlich größerer binär codierter Informationen zu verwenden, deren Stellenzahl ein Mehrfaches des Stellenplatzes der Speichervorrichtung beträgt. Diese Aufgabe wird durch eine Schaltungsanordnung zum Verwandeln einer codierten Steueradresse in mehrere Arbeitsadressen mit einer Speichervorrichtung, deren Speicherstufen über ein logisches Netzwerk mit mehreren Ausgangsleitungen verbunden sind, gemäß der Erfindung dadurch gelöst, daß die Zahl der Ausgangsleitungen gleich der Zahl der Speicherstufen ist, daß zusätzliche Eingänge für das logische Netzwerk vorgesehen sind und daß ein Verzögerungskreis vorgesehen ist, um in aufeinanderfolgenden Zeitperioden Signale an die zusätzlichen Eingänge des logischen Netzwerks zu geben, so daß. auf Grund einer Steueradresse auf den Ausgangsleitungen nacheinander Arbeitsadressen erscheinen, welche infolge der Ausbildung des logischen Netzwerkes voneinander abweichen. jo

Die Schaltungsanordnung ermöglicht es, eine Speichervorrichtung mit z. B. 12 Speicherstufen, welche zur Speicherung dreistelliger, binär codierter Dezimalziffern geeignet ist, zur Abgabe einer 36 Bit enthaltenden Information zu verwenden. Eine gespeicherte Steueradresse wird mehrmals nacheinander zur Erzeugung einer Arbeitsadresse ausgewertet, wobei in einer zweiten und dritten Zeitperiode die Arbeitsadresse vermittels der von Hilfssignalen beaufschlagten UND-Kreise gegenüber der ursprünglichen Arbeitsadresse verändert sind. Auf diese Weise können unter Verwendung einer für 12 Bits bemessenen Speichervorrichtung die für eine Verarbeitungsvorrichtung benötigten 36 Bits gewonnen werden.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es zeigt

F i g. I die Schaltung einer Ubersetzungsvorrichtung,

Fig. 2 das Blockschaltbild einer Zeitsteuervorrichtung, ·

Fig.

der Steueradresse zur Darstellung. Für die Speicherung jeder codierten Dezimalziffer werden die Werte 5, 4, 2 und 1 eines Bi-Quinärcode verwendet werden.

ein logisches UND-Tor und
- F i g. 4 ein logisches ODER-Tor.
Die Eingangsinformation oder Steueradresse, weiche aus drei binär codierten Dezimalziffern besteht, wird in eine Speichervorrichtung eingebracht, welche 12 Flip-Mops enthält, die die Bezeichnungen CH₅, CH₄, CH₁, CH₁, CT₅, CT₄, CT₁, CT₁, CU₅, CU₄, CU₁ und CV_x tragen. Die Flip-Flops CtZ₅, CU₄, CU₁ und CU₁ bringen das wichtigste Bit, das drittwichtigste, das zweitwichtigste und das Bit mit geringster Bedeulung der Einerziffer der Steueradresse zur Darstellung. Auf ähnliche Weisi· stellen die Flip-Flops CT₅, CT₄, CT₁ und C'I\ das wichtigste, das drittwichtigste, das /weitwichtigste Bit und das Bit von geringster Wichtigkeit de/ /cliner/iffer der Steueradresse dar. Die ^fl5 Flip-Flops CH₅, CH₄, CH₁ und CH₁ bringen das jeweils wichtigste, dritt- und zweitwichtigste Bit und das Bit von geringster Wichtigkeit der Hundertziffer

	hlen	0	Tabelle I
		1
[Xvimal/iffcr		■>
		3
A		4 5
B	6
C	7
	8
	9
	F
	G
//
Bi-Quinärcodc MSB I /..VB
. 5421 ■
0101
0110
Olli
(H)OO
0001
0010
(H)I I
0100 K)(H)
1001
1010
1011
1100
1101
1110
1111

Der in Tabelle I wiedergegebene Code ist derart geordnet, daß die Ziffern 0 bis einschließlich 4 mit den Ziffern 5 bis einschließlich 9 symmetrisch mit der Ausnahme zusammenfallen, daß eine 0 die wichtigste Bit-Stelle 5 der Ziffern 0 bis einschließlich 4 einnimmt, wogegen eine 1 die wichtigste Bit-Stelle 5 der Ziffern 5 bis einschließlich 9 einnimmt. Somit kann dieselbe Schaltung für alle Ziffern von 0 bis einschließlich 9 angewendet werden, vorausgesetzt, daß für die wichtigste Bit-Stelle 5 geeignete Vorkehrungen getroffen worden sind. Ferner führen in den Fällen, da die dritte Bit-Stelle 4 den Wert I enthält, die zweite Bit-Stelle 2 und die Bit-Stelle 1 von geringster Wichtigkeit je den Wert 0. Dies trifft deshalb zu, weil sich ein nicht numerischer Wert ergeben würde, wenn ein Bit in einer von beiden Stellen zugelassen wird, wenn die dritte Bit-Stelle eine 1 enthält. Die zweite Bit-Stelle und auch die Bit-Stelle von geringster Wichtigkeit verändern sich von Ziffer zu Ziffer gemäß einem normalen' binären Abzählverfahrcn. Wird z. B. eine erste Gruppe von einzugebenden A-Steucradressen so gewählt, daß sie in den dritten Stellen der Zehner- und Hunderterziffer den Wert 0 enthalten, dann kann diese zu einer ersten Arbeitsadresse durch ein nach Wunsch vorgenommenes Hinzufügen von einem Bit in diesen Reihen verändert oder modifiziert werden. Eine zweite Gruppe von einzugebenden B-Steueradressen kann so gewählt werden, daß sie in den dritten Bit-Stellen der Zehner- und Hunderterziffern Bits enthalten; aus diesen läßt sich eine Arbeitsadresse dadurch erzeugen, daß ein Bit zu der Stelle von geringster Wichtigkeit oder mit der zweiten Bit-Stelle der Hunderter/iffer addiert wird.

Die Tabelle II und Ha /eigen Gruppen A, B, C und D von Steueradressen, die die Bildung von Arbeitsadressen auf oben beschriebene Art ermöglichen. Bei Verwendung der in der Tabelle der Steuer-

adressen angegebenen Ziffern ist es möglich, zu Anfang einen Satz von Steueradressen zu wählen, deren Ziffern voneinander unterschiedlich und einmalig sind. Tabelle II enthält die Gruppen dreistelliger Dezimalziffern und Tabellella deren Codierung.

Tabelle II

A	B	C	D
000-004 100-104 200-204 300-304 101-014 110-114 210-214 310-314 020-024 120-124 220-224 320-324 030-034 130-134 230-234 330-334	040-044 140-144 240-244 340-344	400-404 410-414 420-424 430-434	440—444

Tabelle II a A-Steueradressen

	lh	lh
000	0	0
001	0	0
002	0	0
003	0	0
(H)4	0	0
010	0	0
011	0	0
012	0	0
013 ■	0	0
014	0	0
020	0	0
021	0	0
022 '	0	0
023	0	0
024	0	0
030	0	0
031	0	0
032	0	0
033 .	0	0
034	0	O
100	0	0
101	0	0
102	0	0
103	0	0
104	0	0
110	0	0
111	0	0
112	0	0
113	0	0
114	0	0
120	0	0
121	0	0
122	0	0
123	0	0
124	0	0
130	0	0
131	0	0
132	0	0
133	0	0

Hi	»,
0	0
0	0
0	0
0	0
0	0
0	0
0	0
0	0
0	0
0	0
0	0
0	0
0	0
0	0
0	0.
0	ο"
0	0
0	0
0	0
0	0
0	1
0	1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

T5	τ,	T1	Τ>	0	V4.
0	0	0	0	0	0
0	0	0	0	0	0
0	0	0	0	0	0
0	0	0	0	0	0
0	0	0	0	0	1
0	0	0	1	0	0
0	0	0	1	0	0
0	0	0	1	0	0
0	0	0	1	0	0
0	0	0	1	0	1
0	0	1	0	0	0
0	0		0	0	0
0	0		0	0	0
0	0		0	0	0
0	0		0	0	1
0	0		1	0	0
0	0		1	0	0
0	0		1	0	0
0	0		1	0	0
0	0		1	0	1
0	0		0	0	0
0	0		0	0	0
0	0		0	0	0
0	0		0	0	0
0	0		0	0	1
0	0		1	0	0
0	().'		1	0	0
0	0		1	0	0
0	0		1	0	0
0	0	0	1	0	1
0	0	0	0	0	0
0	0	0	0	0	0
0	0	0	0	0	0
0	0	0.	0	0	0
0	0	0	0	0	1
0	0	0	1	0	0
0	0	0	1	0	0
0	0	0	1	0	0
0	0	0	1	0
1
1
1
1
1
1
1
1
1

U1	U1
0	0
0	1
1	0
1	1
0	0
0'	0
0	1
1	0
1	1
0	0
0	0
0	1
1	0
1	1
0	0
0	0
0	1
1	0
1	1
0	0
0	0
0	1
1	0
1	1
0	0
0	0
0	1
1	0
1	1
0	0
0	0
0	1
1	0
1	1
0	0
0	0
0	1
1	0
1	1

	H,	0	H2	1	0	Ά	T2	T1	Us	υ*	U1	0
134	0	0	0	0	0	0	1	1	0	1	0	0
20 2()0	0	0	1	0	0	0	0	0	0	0	0	1
201	0	0	1	0	0	0	0	0	0	0	0	0
202	0	0	1	0	0	0	0	0	0	0	1	1
203	0	0	1	0	0	0	0	0	0	0	1	0
204	0	Ό	1	0	0	0	0	0	0	1	0	0
25 210	0	0	1	0	0	0	0	1	0	0	0	1
211	0	0	1	0	0	0	0	1	0	0	0	0
212	0	0	1	0	0	0	0	1	0	0	1	1
213	0	0	1	0	0	0	0	1	0	0	1	0
30 214	0	0	1	0	0	0	0	1	0	1	0	Ό
220	0	0	1	0	0	0		0	0	0	0	1
221	0	0	1	0	0	0		0	0	0	0	0
222	0	0	1	0	0	0		0	0	0	1	1
35 223	0	0	1	0	0	0		0	0	0	1	0
224	0	0	1	0	0	0		0	0	1	0	0
230	0	0	1	0	O	0		0	0	0	0	1
.231	0	0	1	0	0	0		1	0	0	0	0
40 232	0	0	1	0	0	0		1	0	0	1	1
233	0	0	1	0	0	0.		1	0	0	1	0
234	0	0	1	1	0	0		1	0	1	0	0
300	0	0	1	1	0	0		0	0	0	0	1
45 301	0	0	1	1	0	0		0	0	0	0	0
302	0	0	1	1	0	0		0	0	0	.1	1
303	0	0	Ί	1	0	0		0	0	0	1	0
304	0	0	1		0	0		0	0	1	0	0
5ο 310	0	0	1		0	0			0	0	0	1
311	0	0	1		0	0			0	0	0	0
312	0	0	1		0	0			0	0	1	1
313	0	0	1		0	0			0	0	1	0
H 314	0	0	1		0	0			0	1	0	0
55 320	0	0	1		0	0	0		0	0	0	1
321	0	0	1		0	0	0		0	0	0	0
322	0	0	1		0	0	0		0	0	1	1
323	0	0	1		0	0	0		0	0	1	0
60 324	0	0	1		0	0	0		0	1	0	0
330	0	0	1		0	0	0	0	0	0	0	1
331	0	0	1		0	0	0	0	0	0	0	0
332	0	0	1		0	0	0	0	0	0	1	1
65 333	0	0	1		0	0	0	0	0	0	1	0
334	0	1		0	0	0	0	1	0
			1
1
1

Keine »!«-Bits in den H₄,- oder ^-Stellen.

B-Steueradressen

	H5	H4	H2	H1	T5	T4	T2	0	Vi	C4	0
040	0	0	0	0	0	1	0	0	0	0	0
041	0	0	0	0	0	1	0	0	0	0	1
042	0	0	0	0	0	1	0	0	0	0	1
043	0	0	0	0	0	1	0	0	0	0	0
044	0	0	0	0	0	1	0	0	0	1	0
140	0	0	0	1	0	1	0	0	0	0	0
141	0	0	0	1	0	1	0	0	0	0	1
142	0	0	0	1	0		0	0	0	0	1
143	0	0	0	1	0		0	0	0	0	0
144	0	0	0	1	0		0	0	0	1	0
240	0	0		0	0		0	0	0	()■	0
241	0	0		0	0		0	0	0	0	1
242	0	0		0	0		0	0	0	0	1
243	0	0		0	0		0	0	0	0	0
244	0	0		0	0		0	0	0	1	0
340	0	0			0		0	0	0	0	0
341	0	0			0		0	0	0	0	1
342	0	0			0		0	0	0	0	1
343 .	0	0			0		0	0	0	0	0
344	0	0			0		0	0	1

ο ι ο

H5

H4

H2

H1

T5

7*

T2

T1

Vs

ν*

V2

C1

443

O

1

O

O

O

1

O

O

O

O

1

1

444

O

1

O

O

O

1

O

O

O

1

O

O

»1«-Bits befinden sich immer in der T₄-SIeMe.
C-Steueradressen

T₁

O
O
O
O
O

	H3	H4	H2	H1	T5	T4	T2
400	O	1	O	O	O	O	O
401	O	1	O	O	O	O	O
402	O	1	O	O	O	O	O
403	O	Ί	O	O	O	O	O
404	O	1	O	O	O	O	O
410	O	1	O	O	O	O	O
411	O	1	O	O	O	O	O
412	O	1	O	O	O	O	O
413	O	1	O	O	O	O	O
414	O	1	O	O	O	O	O
420	O	1	O	O	O	O	1
421	O	1	O	O	O	O	1
422	O	1	O	O	O	O	1
423	O	1	O	O	O	O	1
424	O	1	O	O	O	O	1
430	O	1	O	O	O	O	1
431	O	1	O	O	O	O	1
432	O	1	O	O	O	O	1
433	O	1	O	O	O	O	1
434	O	1	O	O	O	O	1

V5	C4	C2
O	O	O
O	O	O
O	O	1
O	O	1
O	1	O
O	O	O
O	O	O
O	O	1
O	O	1
O	1	O
O	O	O
O	O	O
O	Ό	1
O	O	1
O	1	O
Ό	O	O
O	O	O
O	O	1
O	O	1
O	1	O

»!«-Hits bei /Z₄ sind vorhanden.
D-Stcueradressen

	H5	H4	H2	H,	T5	T4
440	0	1	0	0	0	1
441	0	1	0	0	0	1
442	0	1	0	0	0	1

T2	1 T1
0	0
0	0
0	0

C5	C4	C2
0	0	0
0	0	0
0	0	1

Stellen H₄ und T₄ sind gefüllt.

Die in den Tabellen II und Ha angegebenen Steueradressen sind so angeordnet, daß sie Nullen in den wichtigsten Bit-Stellen der Ziffern in den Einer-, Zehner- und Hunderterreihen aufweisen. Die wichtigsten Stellen können Einsen oder Nullen enthalten. Die Bildungsregeln für die Arbeitsadressen bleiben für alle übrigen Bit-Stellen gleich. Der Wert der wichtigsten Bit-Stelle der Steueradresse wird unmittelbar verwendet, und das entsprechende Bit dci Arbeitsadresse ist immer gleich diesem Bit der Steueradresse. Eine Steueradresse wird in den Flip-Flops der Speichervorrichtung gespeichert und verbleibt dort in unverändertem Zustand während des gesamten Betriebsablaufs der Anlage. Die Ausgangssignalc dieser Flip-Flops und weitere bestimmte Signale weiden auf Ausgangsleitungen EH₅, EH₄, EH₂, EH₁, ET₅, ET₄, ET₂, ET₁, EU₅, EU₄, EU₂ und EU₁ übertragen. Die auf diesen Leitungen erscheinenden Adressen werden nach bestimmten Regeln verändert, je nachdem ob die Steueradresse in die Gruppen A, B, C oder D fällt. Das Veränderungsverfahren wird nachstehend beschrieben.

Die Bauart der Flip-Flops der Speichervorrichtung ist bekannt. Die Flip-Flops führen Speicherung des Wertes Null oder im Rückeinstellzustand an der Null-Leitung negative oder niedrige Spannung und an der Eins-Leitung hohe Spannung, während bei der Speicherung einer 1 oder im Einstellzustand die Ausgangsspannung der Null-Leitung positiv oder hoch ist und die Ausgangsspannung der Eins-Leitung . negativ oder niedrig ist. Die Eins-Leitung 10 des Flip-Flops CU₁ ist mit der rechten Eingangsklemme eines »UND«-Tores 6 verbunden, dessen linke Eingangsklemme an die Null-Leitung 12 des Flip-Flops CT₄ angeschlossen ist. Der Ausgang des »UND«- Tores 6 wird zu einem »ODER«-Tor 16 gegeben, an das die Leitung EU₁ angeschlossen ist. Die Eins-Leitung 18 des Flip-Flops CU₂ ist mit einer Klemme , eines »ODER«-Kreises 20 und mit dem einen Eingang eines »UND«-Kreises 4 über eine Leitung 22 verbunden. Die Eins-Leitung 24 des Flip-Flops CU₄ ist an einen Eingang eines »ODER«-Kreises 26 und über eine Leitung 28 an einen Eingang eines »UND«- Krcises 5 angeschlossen. Die Eins-Leitung des Flip-Flops CU₅ führt unmittelbar zu einem »ODER«- Krcis 30, an den die Leitung EU₅ angeschlossen ist. Die Eins-Leitung 34 des Flip-Flops CT₁ führt unmittelbar zu einem »ODER«-Kreis 32, an den die Leitung ET₁ angeschlossen ist. Die Eins-Leitung 38 . des Flip-Flops CT₂ führt direkt zu einem »ODER«- Kreis 36 der Leitung ET₂. Die Eins-Leitung 40 des Flip-Flops CT₄ liegt an einem Eingang eines »UND«- (>o Kreises 4, an einem Eingang eines »UND«-Kreises 3, an einem Eingang des »ODER«-Kreiscs 26 und schließlich an einem Eingang des »UND«-Kreises 5. Die Eins-Leitung 44 des 1''IiP-FIoPsC/, liegt unmittelbar an einem »ODER«-Krcis 42 <1·.μ Leitung <>.'< ET₅. Die Eins-Leitung 46 des Flip-Flops'( Ii₁ ist mit dem Eingang eines »ODER«-Totes 48 vn blinden, an das die Leitung £/f, angeschlossen ist. Die Eins-Leitung des Flip-Flops CH₂ führt 711 einem »ODER«-

Kreis 52 der. Leitung EH₂. Die Eins-Leitung 54 des Flip-Flops CH₄ ist mit einem Eingangeines »ODER«- Kreises 56 verbunden, dessen anderer Eingang durch einen B-Impuls gespeist wird. Weiterhin liegt die Eins-Leitung 54 des Flip-Flops CH₄ am Eingang eines »UND«-Kreises 2, dessen anderer Eingang einen B-Impuls empfängt, und an einem Eingang eines »UND«-Kreises 1, dessen anderer Eingang einen /!-Impuls empfängt. Der Ausgang des »UND«- Kreises 2 liegt an einem weiteren Eingang des »ODER«-Kreises 52, während der Ausgang des »UND«-Kreises 1 durch eine Leitung 47 mit einem weiteren Eingang des »ODER«-Kreises 48 in Verbindung steht. Der Eins-Ausgang" des Flip-Flops CH₅ führt über eine Leitung 58 zu einem »ODER«- Kreis 60, an den die Leitung EH₅ angeschlossen ist. Die Schaltung der »UND«-Kreise 1 bis 6 ist in F i g. 3 dargestellt. Der »UND«-Kreis der F i g. 3 enthält eine erste Diode 100 und eine zweite Diode . 102, die mit ihren Kathoden über einen Widerstand an einer negativen Spannungsquelle liegen. Eingangsspannungen werden an den durch »X« und »Y« gekennzeichneten Klemmen gegeben, an die die Anoden der jeweiligen Dioden 100 und 102 angeschlossen sind. .

Das Ausgangssignal wird von der durch »Z« gekennzeichneten Klemme abgenommen. Wenn negative Impulse an beide Klemmen »X« und »7« gegeben werden, wird ein negativer Impuls am Ausgang der Klemme »Z« erzeugt. Sollte jedoch ein positiver Impuls entweder am Eingang »X« oder am Eingang »y« auftreten, dann ist der Ausgang »Z« positiv. Mit anderen Worten, wenn die Eingänge bei »X« und »Y« negativ oder niedrige Spannungen führen, dann ist die Ausgangsspannung an der Klemme »Z« auch negativ oder niedrig, während bei positiver oder hoher Eingangsspannung an den Klemmen »X« oder »Y« die Ausgangsspannung bei »Z« auch positiv oder hoch ist. Die Ausdrücke hoch und positiv sowie niedrig und negativ sind hier auswechselbar verwendet und sollen in diesem Sinne verstanden werden. \ : ·

Das in Fi g. 4 dargestellte »ODER«-Tor besteht aus zwei Dioden 200 und 201, deren Anoden über einen Widerstand an einer positiven Spannungsquelle liegen. Impulse werden über die Klemmen P und Q an die Kathode der Diode 200 bzw. 201 gegeben. Das Ausgangssignal wird von einer KlemmeR genommen. Das »ODER«-Tor erzeugt ein negatives oder niedriges Ausgangssignal an der Klemme R bei Auftreten eines einzelnen negativen oder niedrigen Impulses an der Klemme P und der Klemme Q.

Es sei angenommen, daß eine Steueradressc aus der Gruppe A der Tabelle II in die Flip-Flops der Speichervorrichtung eingegeben wurde. Während einer ersten Zeitperiode stehen Ausgangssignale an den Leitungen EH₄, EH₂, EH₁, ET₄, ET₂, ET₁, EU₄, EU₂ und EU₁ entsprechend der Einstellung der einzelnen Flip-Flops zur Verfugung. Die Flip-Flops ClZ₅, CT₅ und CH₅ sind bei allen Steueradressen der Tabellella auf 0 gestellt; die Ausgangsspannungen an den Leitungen ElZ₅, ET₅ und EH₅ sind daher hoch. Die Flip-Flops CH₄ und CT₄ sind für eine Adresse der Gruppe A nicht eingestellt. Das niedrige Ausgangssignal an der Null-Leitung 12 des Flip-Flops CT₄ bereitet das »UND«-Tor vor. Das hohe Ausgangssignal der Eins-Leitung 40 des Flip-Flops CT₄ sperrt die »UND«-Torc 3,4 und 5. Das hohe Ausgangssignal des Flip-Flops C//₄ an der Leitung 54 sperrt die »UND«-Tore 1 und 2 und liefert an den »ODER«- Kreis 62 ein einziges hohes Eingangssignal. Während der ersten Zeitperiode ist die an den A'usgangsleitungen der »ODER«-Kreise auftretende Arbeitsadresse dieselbe wie die Steueradresse an den in der Tabelle II mit A gekennzeichneten Gruppe auf-, geführten Ziffern. Zum Beispiel würde, wenn die Flip-Flops den Wert 004 speichern, nach Tabelle Ha der Ausgang des »ODER«-Kreises 26 zur Leitung EU₄

ίο negativ sein, wogegen de'r Ausgang von allen anderen »ODER«-Kreisen positiv liegen würde. Während einer zweiten Zeitperiode wird die gespeicherte Adresse in ihrer Ausgangswirkung verändert. Die Flip-Flops der Speichervorrichtung werden zur Erzeugung weiterer Arbeitsadressen während aufeinanderfolgender Zeitperioden nicht verändert. Die Ausgangswirkung wird dagegen mittels der verschiedenen Tore gemäß' der jeweiligen Zeitperiode verändert. Um die Wahl einer zweiten Arbeitsadresse zu bewirken, wird ein Λ-Impuls während der gesamten zweiten Zeitperiode an den »ODER«-Kreis 62 gegeben, so daß die Leitung ET₄ ein Signal 1 erzeugt, gleichgültig, ob es sich Um den wirklichen Wert der gespeicherten Steueradresse handelt oder nicht. Somit wird die zweite Arbeitsadresse eine 1 an der Ausgangsleitung ET₄ für alle Steueradressen in Gruppe A aufweisen, obwohl keine Steueradresse in Gruppe A einen Impuls in der CTi-Position enthalten kann. Der an das »UND«- Tor 1 abgegebene Impuls A bleibt unwirksam, weil der zweite Eingang des »UND«-Tores 1, der von der Eins-Ausgangsklemme des Flip-Flops CH₄ gespeist wird, während jeder Steueradresse der Gruppe A positiv ist und das Tor 1 sperrt..

Während einer dritten Zeitperiode wird die Ausgangswirkung der gespeicherten Steueradresse ein zweites Mal verändert, um eine dritte Arbeitsadresse, zu liefern. Diese Adresse wird von der Steueradresse durch Zuführung eines B-Impulses an den »ODER«- Kreis 56 erzeugt. Dadaurch erscheint eine 1 an der Leitung EH₄, obwohl das Flip-Flop CH₄. nicht eingestellt ist. Der an das »UND«-Tor2 gegebene B-Impuls ist unwirksam, weil der Eins-Ausgang des Flip-Flops CH₄ für eine Steueradresse in der Gruppe A . immer positiv ist. Somit wird die Arbeitsadresse während dieser dritten Zeitperiode gleich der Steueradresse zusätzlich einer an der Leitung EH₄ eingesetzten 1 sein, gleichgültig, was die anderen gespeicherten Werte sind.

Wenn nun angenommen wird, daß eine in der Gruppe B der Tabelle II liegende Steueradresse gespeichert worden ist, würden die folgenden Arbeitsadressen während der nachfolgenden Zeitperioden erzeugt werden. Die Steueradressen der B-Gruppe, die immer eine 1 in der Stelle T₄ haben, bewirken am Flip-Flop CT₄, daß ein negatives Ausgangssignal an der Eins-Klemme erzeugt wird, was zur Folge hat, daß die »UND«-Kreise 3, 4 und 5 in Bereitschaft gesetzt werden und die Leitungen ElZ₄ und ElZ₂ ein konstantes negatives' Ausgangssignal führen. Das positive Ausgangssignal an der Null-Leitung 12 des Flip-Flops CT₄ sperrt das »UND«-Tor 6. Die Flip-Flops CT₁ und CT₂ sind bei Speicherung einer Adresse in der B-Gruppe immer im Null-Zustand, wodurch ein positives Signal an den Eins-Leitungen von beiden ⁶S Flip-Flops zur Verfügung steht. Da weiterhin der Flip-Flop CH₄ eine Null für alle Adressen der B-Gruppc speichert, liefert er auch über seine Eins-Leitung an die »UND«-Krcisc 1 und 2 und an den

»ODER«-Kreis 62 ein positives Signal. Die Wirkung des positiven Signals an der Null-Leitung des Flip-Flops CT₄ zum »UND«-Tor 6 bewirkt, daß kein Ausgang auf den Zustand des Flip-Flops CU_x erzeugt werden kann. Wenn das »UND«-Tor 6 keinen Ausgang erzeugt, kann der »ODER«-Kreis 16 kein Signal auf der Leitung EU_x erzeugen. Es wird jedoch ein EU₁ -Signal erzeugt, wenn eine 1 in den Flip-Flops CU₄. und CT₄. gespeichert wird, so daß das »UND«- Tor 5 den »ODER«-Kreis 16 speisen kann, wodurch sich ein Ausgang auf der Leitung EU₁ ergibt.

Das Ausgangssignal der Leitung ECZ₁ folgt der Einstellung des Flip-Flops CU₄.; die Ausgangssignale der Leitungen EU₄. und EtZ₂ haben den Wert 1, gleichgütlig wie die jeweiligen Flip-Flops CU₄ und CiZ₂ eingestellt sind, und das Ausgangssignal der Leitung EU₅ wird für die Fortdauer des Betriebes 0 sein. Die Ausgangsleitung ET₁ wird der Einstellung des Flip-Flops CU₁ folgen, wogegen der Ausgang ET₂ der Einstellung des Flip-Flops CU₂ folgen wird, wobei die Ausgänge ET₄. und ET₅ 0 bleiben. Der Ausgang auf der Leitung EiZ₁ steht im Einvernehmen mit der Einstellung des CH_rFlip-Flops, und FH₂ folgt CH₂. Die Ausgangsleitungen EH₄ und EH₅ bleiben in diesem Beispiel 0.

Um während der zweiten Zeitperiode eine zweite Arbeitsadresse für eine Steueradresse aus der B-Gruppe der Tabelle II zu erzeugen, wird die während der ersten Zeitperiode erzeugte Arbeitsadr.esse durch Einfügen eines Impulses auf der Ausgangsleitung ETi ^verändert. Dies kommt dadurch zustande, daß ein /!-Impuls während der zweiten Zeitperiode zum Eingang des »ODER«-Tores 62 geführt wird. Daraus ergibt sich eine zweite Arbeitsadresse, die dieselbe ist wie die erste Arbeitsadresse, ausgenommen, daß eine 1 an der Leitung ETi erscheint. Der /4-Impuls beim »UND«-Tor 1 beeinflußt die Leitung EH_x nicht, da der Flip-Flop CH₄. sich im Null- oder Wiedereinstellzustand für jegliche Steueradressen der Gruppe B befindet.

Die dritte Arbeitsadresse wird von der ersten Arbeitsadresse durch Einfügen eines B-Impulses an den »ODER«-Kreis 56 erzeugt, wodurch eine 1 auf der Leitung EH₄. erscheint, gleichgültig was der Inhalt des Flip-Flops CZi₄ ist. Der B-Impuls, der an das »UND«-Tor 2 gegeben wurde, ist deshalb unwirksam, weil der Flip-Flop CZi₄ für eine Adresse der B-Gruppe immer eine 0 gespeichert hat.

Wird die Steueradresse 40 gespeichert, dann sind die Flip-Flops wie folgt eingestellt: CH₅, CH₄, CH₂ und CH₁ sind alle auf 0 gestellt. CH₅, CT₂ und CT₁ sind auf 0 gestellt, wogegen CT₄. auf 1 gestellt ist. Die Flip-Flops CtZ₅, CU₄, CU₂ und ClZ₁ speichern alle eine 0. Die Ausgangssignale sind wie folgt: Die Leitungen EtZ₁, EU₅ bleiben 0, ElZ₄ und ElZ₂ führen eine 1, die Ausgangsleitungen ET₅, ET₄, ET₂ und ETJ bleiben alle 0, wie auch die Leitungen EH₅, EH₄, EH₂ und EH_x. Während der zweiten Zeitperiode wird dasselbe Arbeitsadressenmuster gezeigt, wobei jedoch die Ausgangsleitung ET₄ ein Signal 1 führt. Während der dritten Zeitperiode ist die Arbeitsadresse gleich der eingegebenen Adresse mit Ausnahme, daß jetzt ein Impuls auf der Leitung EH₄ vorhanden ist.

Wird eine Steueradresse aus der C-Gruppe der Tabelle Il eingegeben, dann wird während der ersten <>s Zeitperiode eine Arbeitsadresse mit folgenden Werten erzeugt: Die Ausgangssignalc an den Leitungen ElZ₅, EtZ₄, EU₂ und EU₁ sind dieselben wie die in den jeweiligen Flip-Flops ClZ₅, ClZ₄, ClZ, und ClZ₁ gespeicherten; die Ausgangssignale auf den Leitungen ET₅, ET₂ und ET| sind gleich den in den jeweiligen Flip-Flops CT₅, CT₂ und CT₁ gespeicherten. Die einzige Ausnahme ist derart, daß der Ausgang auf der Leitung ETi 1 ^sem wird, gleichgültig, wie der jeweilige Flip-Flop CTi eingestellt ist.. Die Leitung EH₄ führt ein Signal 1 auf Grund der Einstellung des Flip-Flops CH₄., das für eine Stcueradresse der Gruppe C immer eine 1 speichert. Die Ausgangssignale auf den Leitungen EH₂ und EH₁ werden wegen der Einstellung der jeweiligen Flip-Flops CH₂ und CH_S 0 sein, weil diese Flip-Flops für die Steueradressen der C-Gruppe 0 speichern. Der Ausgang des Flip-Flops CH₅ ruft ein Signal 0 auf der Leitung EH₅ hervor.

Die während der zweiten Zeitperiode erzeugte Arbeitsadresse ist dieselbe wie die Arbeitsadresse, die in der ersten Zeitperiode erzeugt worden ist, zusätzlich eines Ausgangsimpulses auf der Ausgangsleitung EH_{. Weil FIiP-FlOpCH₄ immer 1 speichert, wodurch ein negativer Impuls über die Leitung 54 an das »UND«- Tor 1 gegeben wird, wenn eine Steueradresse der Gruppe C vorhanden ist, gibt dieses unter dem Einfluß des A-Impulses einen negativen Impu|s über Leitung47 an den »ODER«-Kreis 48, so daß die Ausgangsleitung EH₁ einen negativen Impuls führt. Der Λ-Impuls an dem »ODER«-Kreis 62 beeinflußt das Ergebnis nicht, da eine 1 immer an die Leitung ETi durch den Flip-Flop CH₄ für eine Steueradresse der Gruppe C geliefert wird..

Die dritte Arbeitsadresse während der dritten Zeitperiode ist gleich der Adresse, die während der ersten Zeitperiode erzeugt wurde mit der Ausnahme, daß ein Bit an die zweitwichtigste Stelle der Hunderterziffer hinzugefügt wird, weil ein ß-Irnpuls an das »UND«-Tor 2 gegeben wird. Da der Eins-Ausgang des Flip-Flops CH₄ während einer Steueradresse der Gruppe C immer negativ ist, liefert das »UND«-Tor 2 unter dem Einfluß des B-I mpulses einen negativen Impuls an den »ODER«-Kreis 52, so daß Leitung EH₁ ein Signal 1 rührt. Der an das »ODER«rTor 56 gegebene B-Impuls beeinflußt den Ausgang an der Leitung EH₄ nicht, weil bereits durch den Flip-Flop CH₄ für eine Steueradresse der Gruppe C ein Signal 1 liefert. ' .

Die Steueradressen der Gruppe D entwickeln Arbeitsadressen, die hauptsächlich durch die im Flip-Flop CT₄. gespeicherte 1 und durch die im Flip-Flop CH₄ gespeicherte 1 bestimmt werden. Die von der Steueradresse erzeugte Arbeitsadresse nimmt in der' ersten Zeitperiode folgende Gestaltung an: Die Leitungen EU₄ und ElZ₂ führen Signal 1, gleichgültig, wie die jeweiligen Flip-Flops CU₄ und CtZ₂ eingestellt sind, wogegen das Signal der Leitung EtZ₁ dem Inhalt des Flip-Flops CtZ₄ folgt anstatt dem des Flip-Flops CtZ₁. Das Signal der Leitung EU₅ folgt dem Flip-Flop CtZ₅ und ist in diesem Beispiel 0. Der Ausgang der Leitung ETJ folgt dem Ausgang des Flip-Flops CtZ₁ anstatt dem in diesem Beispiel in Betracht kommenden Flip-Flop CTJ, und ähnlich folgt das Ausgangssignal der Leitung ET₂ dem Ausgang des Flip-Flops ClZ₂. Das Ausgangssignal der Leitung ETi wird während des gesamten Betriebsablaufs 1 bleiben, wogegen das Signal der Leitung ET₅ 0 bleiben wird. Die Signale der Leitungen EH₅, EH₂ und EH₁ bleiben während einer Gruppe-D-Steueradresse 0, während die Leitung EH₄ 1 bleibt, weil alle Steueradressen der Gruppe D eine 1 in den Flip-Flops CH₄, speichern.

Während.der zweiten Zeitperiode wird die während der ersten Zeitperiode entwickelte Arbeitsadresse so umgeändert, daß sie eine Ziffer in der Hunderter-Bit-Stelle mit geringster Wichtigkeit enthält, indem ein Bit über den »ODER«-Kreis 48 zur Leitung EH₁ unter dem Einfluß eines /l-lmpulses geleitet wird. Das am Ausgang des Flip-Flops CH₄ verfügbare Signal bleibt während jeder der Gruppe D zugehörenden Steueradressen im Eins-Zustand. Das Signal 1 auf der Leitung 54 verhindert, daß das Aufbringen des /1-Impulses an das »ODER«-Tor 62 das Signal auf der Leitung ET₄. beeinflußt.

Während der dritten Zeitperiode wird eine Arbeitsadresse, die der ersten Arbeitsadresse ähnlich ist," entwickelt mit der Abweichung, daß nun ein Bit in der zweiten Bit-Position der Hunderterziffer auf Grund des Aufbringens des Impulses auf den »UND«- Kreis 2 am Ausgang der Leitung EH₂ verfügbar ist. Der andere Eingang zu diesem »UND«-Kreis 2

15 wird durch den Eins-Ausgang des Flip-Flops CH₄ geliefert, der bei einer Steueradresse der Gruppe D beständig vorhanden ist. Die Tatsache, daß der Flip-Flop CH₄. während aller der Gruppe D zugehörenden Steueradressen 1 ist, bestimmt auch die Unwirksamkeit des B-Impulses, den Wert auf der Ef/₄-Leitung zu ändern.

Die dargelegten Betriebsabläufe sind durch die Tabellen IHa bis IHd zusammenfassend wiedergegeben. Am Kopf von jeder Tabelle ist der Zustand von bestimmten Flip-Flops angegeben, die das Ergebnis beeinflussen. Die drei Reihen unter der Überschrift MAR geben die Ziffernstelle der Ursprünglichen Steueradresse an, die in diesen bestimmten Flip-Flops untergebracht sind. Die neun Reihen unter der Überschrift 1, 2 und 3 geben die Signale auf den Ausgangsleitungen an, die sich auf Grund der während der drei Zeitperioden erzeugten Arbeitsadressen ergeben.

Tabelle III a CT₄=O

	CU2	CU,	EUi	I	MAR	MU1	ElZ4	2	EU,	EUi	3 .	EU,
	0.	0	0	EU,		0	0	EU,	0	0	EU,	0
-ClZ4	0	1	0	0	1	0	0	1	0	0	1
0	1	0	0	0	0	0	0	0	0	0	0
0	1	I	0	1	1	0	1	1	0	1	1
0 ·	0	0	1	1	0	1	1	0	1	1	0
0				0			0			0
1

Tabelle III b CT₄. =

• MAR

	CU2	CU,	ElZ4	1	EU,	ElZ+	1	EU,	ElZ4	3	EU,
CUi	0	0	1	EU,	0	1	EU,	0	1	EU1	0
0	0	1	' 1	1	0	. 1	1	0	1	1	0
0	1	0	1	1	.0	1	1	0	1	1	0
0	_ 1	1	1 .	1	0	1	1	0	,1	1	0
0	0	0	1	1	1	1	1	1	1	1	1
1			1		1		1

Tabelle III c " CH₄, CU₂ und ClZ₁ =

CTi	CT2	CT,	ET4	ET,	ET,	MAi ET4	1 2 ET,	ET,	ET4. ■	'3 ET,	ET1
O O O O --	O O 1 O	O Ί O 1 O	O O O O O	ο. 0 1 1 0	0 1 0 1 0	1 1 1 1 1	0 0 1 1 O	0 . 1 0 1 O	.0 0 0 ο 0	0 0 1 I 0	0 ι . · 0 1 0
1	O	O	ο	1	0	1	1	0	0	ι	Q wenn ClZ1 = 1
1	O	O	O	1	0	1	1	0	0	1	0 wenn ClZ2= 1
1	O	O	ö	1	1	1	1	1	0		1 WMUi CU1 und i- ClZ2 «1 sind

Tabelle III d

MAR

	CH2	CH1	ΕΗΛ	1	. EH1	EH4	2	EH1	EIh	.1	EH1
CHx	O	0	0	EH1	0	0	EH2	0			0
O	O	1	0	0	1	0	0	1		EIl1	1
O	1	0	0	0	0	0	0	0		0	0
O	1	1	0	1	1	0	1	1		0	1
O	O	0	1	1	0	1	1	1			0
1	.0	0		0		1	0	1			0
1	.0	1				1	0	1			1
1	1	0				.1	0	1			0
1	1	1				1	1	1			1
1	0	0				1 .	1	1			0
1					0

Die in Fig. 2 gezeigte Schaltungsanordnung zur Erzeugung der verschiedenen Steuerimpulse enthält am Eingang ejnen »ODER«-Kreis 401, der ein Ausgangssignal auf eine Leitung 403 liefert. Mit der Leitung 403 ist ein Verzögerungsnetz 405 verbunden, das so gewählt ist, daß es den Eingangsimpuls, lange genug verzögert, um das Herauslesen der gespeicherten Steueradresse im ersten Zeitintervall zu ermöglichen. An das Verzögerungsnetzwerk 405 ist über eine Leitung 409 ein Verzögerungs-Flop 407 angeschlossen. Der Verzögerungs-Flop 407 erzeugt an der Klemme zu Beginn der zweiten Zeitperiode das Signal A. Der Verzögerungs-Flop 407 kehrt nach Ablauf seiner Verzögerung in seinen Aus-Zustand zurück. Der Ausgang des Verzögerungsnetzwerkes 405 ist auch über eine Leitung 413 mit einem zweiten Verzögerungsnetzwerk 415 verbunden, das so bemessen ist, daß sein Ausgangssignal bis zur Beendigung der zweiten Zeitperiode verzögert ist. Am Ende der Verzögerungspefiode wird ein Signal über eine Leitung 417 an einen weiteren Verzögerungs-Flop 419 gegeben. Der. Ausgang des Verzögerungs-Flops 419 erzeugt an einer Leitung 421 das Signal B. Nach Ablauf seiner Verzögerung kehrt der Verzögcrungs-FIop 419 s'clbst-

tätig in seine Ausgangslagc zurück. Die Anordnung verbleibt sodann in Ruhe, bis an einem der Eingänge des »ODER«-Krcises 401 ein Startsignal auftritt.

Claims (2)

Patentansprüche:

1. Schaltungsanordnung zum Verwandeln einer binär codierten Steueradresse in mehrere binär codierte Arbeitsadressen mit einer Speichervorrichtung, deren Speicherstufen über ein logisches Netzwerk mit mehreren Ausgangslei'tungen verbunden sind, dadurch gekennzeichnet, daß die Zahl der Ausgangsleitungen (EU₁ bis EH₅) gleich der Zahl der Speicherstufen (CiZ₁ bis CH₅) ist, daß zusätzliche Eingänge (A, B) für das logische Netzwerk vorgesehen sind und daß ein Verzögerungskreis (F i g. 2) vorgesehen ist, um in aufeinanderfolgenden. Zeitperioden Signale an die zusätzlichen Eingänge des logischen Netzwerkes zu geben, so daß auf Grund einer Steueradresse auf den Ausgangsleitungen nacheinander Arbeitsadressen erscheinen, welche infolge der Ausbildung des logischen Netzwerkes voneinander abweichen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherstufen (CU_x bis CH₅) der Speichervorrichtung zur Speicherung einer mehrstelligen Dezimalzahl in biquinär codierter Form geeignet sind und daß mit den Speicherstufen, welche den kennzeichnenden Wert von vier Einheiten jeder biquinär codierten Dezimalstelle entsprechen, je ein Baustein (1, 2, 3, 4, 5) • des logischen Netzwerkes verbunden ist, der bei Vorliegen dieses kennzeichnenden Wertes die Stellenwerte aus anderen Ausgangsleitungen (EH₁, EH₂, ET₁, ET₂, EUi) verändert und hierdurch Arbeitsadressen erzeugt, deren Stellenwerte nicht dem biquinären Code entsprechen.

Hierzu 1 Blatt Zeichnungen