DE1437276B2 - Schaltungsanordnung zum Verwandeln einer binär codierten Steueradresse in mehrere binär codierte Arbeitsadressen - Google Patents

Schaltungsanordnung zum Verwandeln einer binär codierten Steueradresse in mehrere binär codierte Arbeitsadressen

Info

Publication number
DE1437276B2
DE1437276B2 DE19631437276 DE1437276A DE1437276B2 DE 1437276 B2 DE1437276 B2 DE 1437276B2 DE 19631437276 DE19631437276 DE 19631437276 DE 1437276 A DE1437276 A DE 1437276A DE 1437276 B2 DE1437276 B2 DE 1437276B2
Authority
DE
Germany
Prior art keywords
flip
line
flop
output
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19631437276
Other languages
English (en)
Other versions
DE1437276A1 (de
Inventor
Lloyd W. Broomhall Pa. Stowe (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of DE1437276A1 publication Critical patent/DE1437276A1/de
Publication of DE1437276B2 publication Critical patent/DE1437276B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Verwandeln einer Steueradresse in mehrere Arbeitsadressen. Einrichtungen zur übersetzung binär codierter Dezimalzahlen in binäre Zahlen sind bekannt; bei diesen werden die Einheitsziffern der binär codierten Dezimalzahl durch Annäherung mittels UND- und ODER-Kreisen aufgerundet, und die aufgerundeten Zahlen werden mittels logischer Elemente in eine binäre Zahl übersetzt.
Der Erfindung liegt die Aufgabe zugrunde, eine Speichervorrichtung bestimmter Stellenzahl zur Speicherung wesentlich größerer binär codierter Informationen zu verwenden, deren Stellenzahl ein Mehrfaches des Stellenplatzes der Speichervorrichtung beträgt. Diese Aufgabe wird durch eine Schaltungsanordnung zum Verwandeln einer codierten Steueradresse in mehrere Arbeitsadressen mit einer Speichervorrichtung, deren Speicherstufen über ein logisches Netzwerk mit mehreren Ausgangsleitungen verbunden sind, gemäß der Erfindung dadurch gelöst, daß die Zahl der Ausgangsleitungen gleich der Zahl der Speicherstufen ist, daß zusätzliche Eingänge für das logische Netzwerk vorgesehen sind und daß ein Verzögerungskreis vorgesehen ist, um in aufeinanderfolgenden Zeitperioden Signale an die zusätzlichen Eingänge des logischen Netzwerks zu geben, so daß auf Grund einer Steueradresse auf den Ausgangsleitungen nacheinander Arbeitsadressen erscheinen, welche infolge der Ausbildung des logischen Netzwerkes voneinander abweichen.
Die Schaltungsanordnung ermöglicht es, eine Speichervorrichtung mit z. B. 12 Speicherstufen, welche zur Speicherung dreistelliger, binär codierter Dezimalziffern geeignet ist, zur Abgabe einer 36 Bit enthaltenden Information zu verwenden. Eine gespeicherte Steueradresse wird mehrmals nacheinander zur Erzeugung einer Arbeitsadresse ausgewertet, wobei in einer zweiten und dritten Zeitperiode die Arbeitsadresse vermittels der von Hilfssignalen beaufschlagten UND-Kreise gegenüber der ursprünglichen Arbeitsadresse verändert sind. Auf diese Weise können unter Verwendung einer für 12 Bits bemessenen Speichervorrichtung die für eine Verarbeitungsvorrichtung benötigten 36 Bits gewonnen werden.
Ein Ausfuhrungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es zeigt
F i g. 1 die Schaltung einer Ubersetzungsvorrichtung, ■
F i g. 2 das Blockschaltbild einer Zeitsteuervorrichtung,
F i g. 3 ein logisches UND-Tor und
F i g. 4 ein logisches ODER-Tor.
Die Eingangsinformation oder Steueradresse, welche aus drei binär codierten Dezimalziffern besteht, wird in eine Speichervorrichtung eingebracht, welche 12 Flip-Flops enthält, die die Bezeichnungen CH5, CH4, CH2, CH1, CT5, CT4, CT2, CT1, CU5, CU4, CU2 und ClZ1 tragen. Die Flip-Flops CU5, CU4, CU2 und CU1 bringen das wichtigste Bit, das drittwichtigste, das zweitwichtigste und das Bit mit geringster Bedeutung der Einerziffer der Steueradresse zur Darstellung. Auf ähnliche Weise stellen die Flip-Flops CT5, CT4, CT2 und CTJ das wichtigste, das drittwichtigste, das zweitwichtigste Bit und das Bit von geringster Wichtigkeit der Zehnerziffer der Steueradresse dar. Die Flip-Flops CH5, CH4, CH2 und CH1 bringen das jeweils wichtigste, dritt- und zweitwichtigste Bit und das Bit von geringster Wichtigkeit der Hundertziffer der Steueradresse zur Darstellung. Für die Speicherung jeder codierten Dezimalziffer werden die Werte 5, 4, 2 und 1 eines Bi-Quinärcode verwendet werden.
Tabelle I
Dezimalzifier Zahlen < 0 Bi-Quinärcode
MSB I LSB
1 5421
A 2 0101
B 3 0110
C 4
5		 Olli
6 0000
7 0001
8 0010
9 0011
.F 0100
1000
G 1001
1010
H 1011
1100
1101
1110
1111
Der in Tabelle 1 wiedergegebene Code ist derart geordnet, daß die Ziffern 0 bis einschließlich 4 mit den Ziffern 5 bis einschließlich 9 symmetrisch mit der Ausnahme zusammenfallen, daß eine 0 die wichtigste Bit-Stelle 5 der Ziffern 0 bis einschließlich 4 einnimmt, wogegen eine 1 die wichtigste Bit-Stelle 5 der Ziffern 5 bis einschließlich 9 einnimmt. Somit kann dieselbe Schaltung für alle Ziffern von 0 bis einschließlich 9 angewendet werden, vorausgesetzt, daß für die wichtigste Bit-Stelle 5 geeignete Vorkehrungen getroffen worden sind. Ferner führen in den Fällen, da die dritte Bit-Stelle 4 den Wert 1 enthält, die zweite Bit-Stelle 2 und die Bit-Stelle 1 von geringster Wichtigkeit je den Wert 0. Dies trifft deshalb zu, weil sich ein nicht numerischer Wert ergeben würde, wenn ein Bit in einer von beiden Stellen zugelassen wird, wenn die dritte Bit-Stelle eine 1 enthält. Die zweite Bit-Stelle und auch die Bit-Stelle von geringster Wichtigkeit verändern sich von Ziffer zu Ziffer gemäß einem normalen binären Abzählverfahren. Wird z. B. eine erste Gruppe von einzugebenden A-Steueradressen so gewählt, daß sie in den dritten Stellen der Zehner- und Hunderterziffer den Wert 0 enthalten, dann kann diese zu einer ersten Arbeitsadresse durch ein nach Wunsch vorgenommenes Hinzufügen von einem Bit in diesen Reihen verändert oder modifiziert werden. Eine zweite Gruppe von einzugebenden B-Steueradressen kann so gewählt werden, daß sie in den dritten Bit-Stellen der Zehner- und Hunderterziffern Bits enthalten; aus diesen läßt sich eine Arbeitsadresse dadurch erzeugen, daß ein Bit zu der Stelle von geringster Wichtigkeit oder mit der zweiten Bit-Stelle der Hunderterziffer addiert wird.
Die Tabellen und Ila zeigen Gruppen A, B, C und D von Steueradressen, die die Bildung von Arbeitsadressen auf oben beschriebene Art ermöglichen. Bei Verwendung der in der Tabelle der Steuer-
adrcssen angegebenen Ziffern ist es möglich, zu Anfang einen Satz von Steueradressen zu wählen, deren Ziffern voneinander unterschiedlich und einmalig sind. Tabelle II enthält die Gruppen drei-.stelliger Dezimalziffern und Tabellella deren Codierung.
Tabelle II
A B C D
000-004 100-104 200-204 300-304
101-014 110-114 210-214 310-314
020-024 120-124 220-224 320-324
030-034 130-134 230-234 330-334		 040-044
140-144
240-244
340-344		 4(XM04
410-414
420-424
430-434		 440—444
Tabelle Ha
A-Steueradresscn
H5 H^ H2 r T5 0 T1 T1 vs 0 V2 V1
000 0 0 0 0 0 0 0 0 0 0 0 0
001 0 0 0 0 0 0 0 0 0 0 0 1
002 0 0 0 0 0 0 0 0 0 0 1 0
003 0 0 0. 0 0 0 0 0 0 1 1 1
004 0 0 0 0 0 0 0 0 0 0 0 0
010 0 0 0 0 0 0 0 1 0 0 0 0
011 0 0 0 0 0 0 0 1 0 0 0 1 -
012 0 0 0 0 0 0 0 1 0 0 1 0
013 0 0 0 0 0 0 0 1 0 1 1 1
014 0 0 0 0 0 0 0 1 0 0 0 0
020 0 0 0 0 0 0 0 0 0 0 0
021 0 0 0 0 0 0 0 0 0 0 1
022 0 0 0 0 0 0 0 0 0 1 0
023 0 0 0 0 0 0 0 0 1 1 1
024 0 0 0 0 0 0 0 0 0 0 0
030 0 0 0 0 0 0 1 0 0 0 0
031 0 0 0 0 0 0 1 0 0 0 1
032 0 0 0 0 0 0 1 0 0 1 0
033 0 0 0 0 0 0 1 0 1 1 1
034 0 0 0 0 0 0 1 0 0 0 0
100 0 0 0 1 0 0 0 0 0 0 0
101 0 0 0 1 0 0 0 0 0 0 1
102 0 0 0 0 0 0 0 0 1 0
103 0 0 0 0 0 0 0 1 1 1
104 0 0 0 0 0 0 0 0 0 0
110 0 0 0 0 0 1 0 0 0 0
111 0 0 0 0 0 1 1 0 0 0 1
112 0 0 0 0 0 1 1 0 0 1 0
113 0 0 0 0 0 0 1 0 1 1 1
114 0 0 0 0 0 0 1 0 0 0 0
120 0 0 0 0 0 0 0 0 0 0 0
121 0 0 0 0 0 0 0 0 0 0 1
122 0 0 0 0 0 0 0 0 0 1 0
123 0 0 0 0 0 0 0 0 1 1 1
124 0 0 0 0 0 0 0 0 0 0 0
130 0 0 0 0 0 0 1 0 0 0 0
131 0 0 0 0 0 0 1 0 0 0 1
132 0 0 0 0 0 0 1 0 0 1 0
133 0 0 0 0 1 1 0 1 1
1
1
1
1
1
1
1
1
H, Hx H1 0 j H1 0 1 1 0 T, Tx T1 T, 0 0 1 1 0 Us Vx O V1 I/,
134 0 0 0 1 0 0 0 0 1 1 0 0 0 ;0 1 0 0 1 O O O
20 "™ 0 0 0 0 0 0 0 0 0 ο Io 0 0 0 1 0 O ο O O
201 0 0 0 0 0 0 0 0 0 0 0 0 0 0 O 1 O 1
202 0 0 0 0 0 0 oloo 0 0 0 0 0 O 1 O
203 0 0 ■ο 0 0 0 0 0 1 0 ■() O 1 1
204 0 0 0 0 0 0 0 1 0 1 O O O
25 210 0 0 0 0 0 0 0 1 0 0 io O O O
211 0 0 0 0 0 0 0 1 0 O 1 O 1
212 0 0 0 0 0 0 0 0 0 O O O
213 0 0 0 0 0 0 0 0 O O 1 1
30 214 0 0 0 0 0 0 0 0 O O O O
220 0 0 0 0 0 0 0 O O O O
221 0 0 0 0 0 0 1 O 1 O 1
222 0 0 0 0 0 0 1 O O 1 O
35 223 0 0 0 0 0 0 1 O O 1 1
224 0 0 0 0 0 0 1 O O O O
230 0 0 0 0 0 0 0 O O O O
231 0 0 0 0 0 0 0 O 1 O 1
40 232 0 0 0 0 0 1 0 O O 1 O
233 0 0 0 0 1 0 O O 1 1
234 0 0 0 0 O O O O
300 0 0 0 1 O O O O
45 301 0 0 0 1 O 1 O 1
302 0 0 0 1 O O 1 O
303 0 0 0 1 O O 1 1
304 0 0 0 1 O O O O
so 310 0 0 0 0 O O O O
311 0 0 0 0 O 1 O 1
312 0 0 0 0 O O 1 O
313 0 0 0 O O 1 1
314 0 0 0 O O O O
320 0 0 1 O O O O
321 0 0 1 O 1 O 1
322 0 0 1 O 1 O
323 0 0 i O 1 1
60 324 0 0 1 O O O
330 0 0 O O O
331 0 0 O O 1
332 0 0 O 1 O
65 333 0 0 O I 1
334 0 0 O O O
t
1
I
Keine »!«-Bits in den Hx- oder TJ-Stellen.
lh B-Steueradresser O O O O O 1 T2 T1 vs O 0 0 0 Vi ν, 1 O O r, T4 O O O O O O O T1 u, H4 sind vorhanden. Ua ty ι
O H4 [Hi1H, O O O O i O ; O^O O 0 O OO 0 0 0 0 O Q O o| ο O O O O O O O O ; 0! O O O 0 D-Steueradrcssen 0 0 0
040 O I
O		 O ,0 ο ί O O ] O O 0 0 0 1 0 , O O O O O O O O O O O; O OO O O 0 0 0 1
041 O O O O O O O O 0 0 1 0 1 O O O O O O O O O 0 0 1 0
042 O O O O O O 0 1 I 0 O O O O O O 0 0 I 1
043 O O O O O O 0 0 0 1 1OO O 0\ O 0 1 Oj 0
044 O O O O O O 0 0 0 0 O O 1 O O 0 0 ο; ο
140 O O O O O O 0 0 0 0 O O O O O 0 0 θ! 1
141 O O ο O O O 0 0 1 1 O O O D I 0 0 1 0
142 O O O O O O 0 1 1 0 O O O 0 0 1 1
143 O O O O O 0 0 0 1 I ; O O o' 0 1 0 0
144 O O O O O O 0 0 0 .0 ο : O O 0 0 0
240 O O ;0 O O 0 0 0 0 O O 0! O 0 1 ο ι
241 O O O O 0 0 I 1 O O O OO 0 1 0
242 O O O O O O i O 1 1 0 O O 0 1 . 1
243 O O O O O O 0 0 1 1 O O 1 0 0
244 O O ;o O 0:0 O 0 0 o!o I O O ojo 0 0 0
340 ο O O O ] O 0 0 in der T4-StCiIe. o!o 0 0 1
341 ο O 0 1 C-Steueradrcssen 0 IO
342 O 1 0 1 1
343 1 0 0
344
»!«-Hits
I 0
I 0
4(M) 0
401 0
402 befinden sich 1 0
403 O
4(M M. ο;
410 O O
411 O O
412 O
413 O O
414 O
420 O
421 O
422 O
423 O
424 O
430 , O Ηι,Η,
431 O O
432 O
433 O O
434 . O
»!«-Bits ο
O
' O
O
i O
hei
immer
IO
20
2S
Hv H4, Η., H, T, j T4J T,, T11 Ι·',
f. V,
ό 1 0 H1 T5 T4 Ti Τ', 0 L4 V2 V1
443 0 1 ο 0 0 1 0 0 • 0 0 1 1
444 0 0 1 0 0 I 0 0
OjI[OO οιο:οο:ο ο ο ο: Ij O1O ο;ΐ| ο! ο ο\ ο ο( ι
1 O' 1 1O' Ό! O1 1 ' O1 O' O! O1 Γ O Stellen H4 und Tj sind gefüllt.
Die in den Tabellen II und Ha angegebenen Steueradressen sind so angeordnet, daß sie Nullen in den wichtigsten Bit-Stellen der Ziffern in den Einer-, Zehner- und Hunderterreihen aufweisen. Die wichtigsten Stellen können Einsen oder Nullen enthalten. Die Bildungsregeln für die Arbeitsadressen bleiben für alle übrigen Bit-Stellen gleich. Der Wert der wichtigsten Bit-Stelle der Steueradresse wird unmittelbar verwendet, und das entsprechende Bit der Arbeitsadresse ist immer gleich diesem Bit der Stcueradresse. Eine Steueradrcssc wird in den Flip-Flops der Speichervorrichtung gespeichert und verbleibt dort in unverändertem Zustand während des gesamten Betriebsablaufs der Anlage. Die Ausgangssignale dieser llip-Flops und weitere bestimmte Signale werden auf Ausgangslcitungen EH5. EH4, EH1, EH1, ET5. ET4. ET2. ET1, EU5, EU4. EU1 und EU1 übertragen. Die auf diesen Leitungen erscheinenden Adressen werden nach bestimmten Regeln verändert, je nachdem ob die Steucradresse in die Gruppen A. B. C oder D fallt. Das Veränderungsverfahren wird nachstehend beschrieben.
Die Bauart der Flip-Flops der Speichervorrichtung ist bekannt. Die Flip-Flops führen Speicherung des Wertes Null oder im Rückeinstellzustand an der Null-Leitung negative oder niedrige Spannung und an der Eins-Leitung hohe Spannung, während bei der Speicherung einer 1 oder im Einstellzustand die Ausgangsspannung der Null-Leitung positiv oder hoch ist und die Ausgangsspannung der Eins-Leitung negativ oder niedrig ist. Die Eins-Leitung 10 des Flip-Flops CU1 ist mit der rechten Eingangsklemme eines »UND«-Tores 6 verbunden, dessen linke Eingangsklemme an die Null-Leitung 12 des Flip-Flops CTi angeschlossen ist. Der Ausgang des »UN DK-Tores 6 wird zu einem »ODER«-Tor 16 gegeben, an das die Leitung EL', angeschlossen ist. Die Eins-Leitung 18 des Flip-Flops CU1 ist mit einer Klemme eines »ODER«-Kreises 20 und mit dem einen Eingang eines »UND«-Krcises 4 über eine Leitung 22 verbunden. Die Eins-Leitung 24 des Flip-Flops CU4 ist an einen Eingang eines »ODER«-Kreises 26 und über eine Leitung 28 an einen Eingang eines »UND«- Kreises 5 angeschlossen. Die Eins-Leitung des Flip-Flops Cf5 führt unmittelbar zu einem »ODER«- Kreis 30. an den die Leitung EL'S angeschlossen ist. Die Eins-Leitung 34 des Flip-Flops CT1 führt unmittelbar zu einem »ODER«-Kreis 32. an den die Leitung ET1 angeschlossen ist. Die Eins-Leitung 38 des Flip-Flops CT1 führt direkt zu einem »ODER«- Kreis 36 der Leitung ET1. Die [Eins-Leitung 40 des Flip-Flops CTl l'egt ^n einem Eingang eines »UND«- Krciscs 4. an einem Eingang eines »UND«-Kreises 3. an einem Eingang des »ODER«-Kreises 26 und schließlich an einem Eingang des »UND«-Krcises 5. Die Eins-Leitung 44 do> Flip-Flops C"7* liegt unmittelbar an einem »ODER«-Kreis 42 der Leitung ETj. Die Eins-Leitung 46 des Flip-Flops C//, ist mit dem Eingang eines »ODER»-Tores 48 verbunden, an das die Leitung £7/, angeschlossen ist. Die Eins-Leitung des Flip-Flops CH1 führt zu einem
■Creis 52 der Leitung EH2. Die Eins-Leitung 54 des Flip-Flops CH4 ist mit einem Eingang eines »ODER«- Kreises 56 verbunden, dessen anderer Eingang durch ainen B-Impuls gespeist wird. Weiterhin liegt die Eins-Leitung 54 des Flip-Flops CH4. am Eingang sines »UND«-Kreises 2, dessen anderer Eingang einen B-Impuls empfängt, und an einem Eingang eines »UND«-Kreises 1, dessen anderer Eingang einen /!-Impuls empfangt. Der Ausgang des »UND«- Kreises 2 liegt an einem weiteren Eingang des »ODER«-Kreises 52, während der Ausgang des »UND«-Kreises 1 durch eine Leitung 47 mit einem weiteren Eingang des »ODER«-Kreises 48 in Verbindung steht. Der Eins-Ausgang des Flip-Flops CH5 führt über eine Leitung 58 zu einem »ODER«- Kreis 60, an den die Leitung EH5 angeschlossen ist.
Die Schaltung der »UND«-Kreise 1 bis 6 ist in F i g. 3 dargestellt. Der »UND«-Kreis der F i g. 3 enthält eine erste Diode 100 und eine zweite Diode 102, die mit ihren Kathoden über einen Widerstand an einer negativen Spannungsquclle liegen. Eingangsspannungen werden an den durch »X« und »K« gekennzeichneten Klemmen gegeben, an die die Anoden der jeweiligen Dioden 100 und 102 angeschlossen sind.
Das Ausgangssignal wird von der durch »Z« gekennzeichneten Klemme abgenommen. Wenn negative Impulse an beide Klemmen »JV« und »7« gegeben werden, wird ein negativer Impuls am Ausgang der Klemme »Z« erzeugt. Sollte jedoch ein positiver Impuls entweder am Eingang »X« oder am Eingang »y« auftreten, dann ist der Ausgang »Z« positiv, Mit anderen Worten, wenn die Eingänge bei »X« und »V« negativ oder niedrige Spannungen führen, dann ist die Ausgangsspannung an der Klemme »Z« auch negativ oder niedrig, während bei positiver oder hoher Eingangsspannung an den Klemmen »X« oder »7« die Ausgangsspannung bei »Z« auch positiv oder hoch ist. Die Ausdrücke hoch und positiv sowie niedrig und negativ sind hier auswechselbar verwendet und sollen in diesem Sinne verstanden werden.
Das in F i g. 4 dargestellte »ODER«-Tor besteht aus zwei Dioden 200 und 201, deren Anoden über einen Widerstand an einer positiven Spannungsquelle liegen. Impulse werden über die Klemmen P und Q an die Kathode der Diode 200 bzw. 201 gegeben. Das Ausgangssignal wird von einer KlemmeK genommen. Das »ODER«-Tor erzeugt ein negatives oder niedriges Ausgangssignal an der Klemme R bei Auftreten eines einzelnen negativen oder niedrigen Impulses an der Klemme P und der Klemme Q.
Es sei angenommen, daß eine Steueradresse aus der Gruppe A der Tabelle II in die Flip-Flops der Speichervorrichtung eingegeben wurde. Während einer ersten Zeitperiode stehen Ausgangssignale an den Leitungen EH4, EH2, EH1, ET4, ET2, ET1, EU4, EU2 und £[/, entsprechend der Einstellung der einzelnen Flip-Flops zur Verfugung. Die Flip-Flops CtZ5, CT5 und CH5 sind bei allen Steueradressen der Tabellelia auf 0 gestellt; die Ausgangsspannungen an den Leitungen EU5, ET5 und EH5 sind daher hoch. Die Flip-Flops CH4 und CT4 sind fur eine Adresse der Gruppe A nicht eingestellt. Das niedrige Ausgangssignal an der Null-Leitung 12 des Flip-Flops CT4 bereitet das »UND«-Tor vor. Das hohe Ausgangssignal der Eins-Leitung 40 des Flip-Flops CT4 sperrt die »UND«-Tore 3,4 und 5. Das hohe Ausgäiigssigriäi des Flip-Flops CH4 an der Leitung 54 sperrt die »UND«-Tore 1 und 2 und liefert an den »ODER«- Kreis 62 ein einziges hohes Eingangssignal. Während der ersten Zeitperiode ist die an den Ausgangsleitungen der »ODER«-Kreise auftretende Arbeitsadresse dieselbe wie die Steueradresse an den in der Tabelle II mit A gekennzeichneten Gruppe aufgeführten Ziffern. Zum Beispiel würde, wenn die Flip-Flops den Wert 004 speichern, nach Tabelle II a der Ausgang des »ODER«-Kreises 26 zur Leitung EU4.
ίο negativ sein, wogegen der Ausgang von allen anderen »ODER«-Kreisen positiv liegen würde. Während einer zweiten Zeitperiode wird die gespeicherte Adresse in ihrer Aüsgangswirkung verändert. Die Flip-Flops der Speichervorrichtung werden zur Erzeugung weiterer Arbeitsadressen während aufeinanderfolgender Zeitperioden nicht verändert. Die Ausgangswirkung wird dagegen mittels der verschiedenen Tore gemäß der jeweiligen Zeitperiode verändert. Um die Wahl einer zweiten Arbeitsadresse zu bewirken, wird ein /4-Impuls während der gesamten zweiten Zeitperiode an den »ODER«-Kreis 62 gegeben, so daß die Leitung ET4 ein Signal 1 erzeugt, gleichgültig, ob es sich um den wirklichen Wert der gespeicherten Steueradresse handelt oder nicht. Somit wird die zweite Arbeitsadresse eine 1 an der Ausgangsleitung ET4 für alle Steueradressen in Gruppe A aufweisen, obwohl keine Steueradresse in Gruppe A einen Impuls in der C7i-Position enthalten kann. Der an das »UND«- Tor 1 abgegebene Impuls A bleibt unwirksam, weil der zweite Eingang des »UND«-Tores 1, der von der Eins-Ausgangsklemme des Flip-Flops CH4 gespeist wird, während jeder Steueradresse der Gruppe A positiv ist und das Tor 1 sperrt.
Während einer dritten Zeitperiode wird die Ausgangswirkung der gespeicherten Steueradresse ein zweites Mal verändert, um eine dritte Arbeitsadresse zu liefern. Diese Adresse wird von der Steueradresse durch Zuführung eines B-Impulses an den »ODER<<Kreis 56 erzeugt. Dadaurch erscheint eine 1 an der Leitung EH4., obwohl das Flip-Flop CH4. nicht ein- ' gestellt ist. Der an das »UND«-Tor 2 gegebene B-Impuls ist unwirksam, weil der Eins-Ausgang des Flip-Flops CH4 für eine Steueradresse in der Gruppe A . immer positiv ist. Somit wird die Arbeitsadresse während dieser dritten Zeitperiode gleich der Steueradresse zusätzlich einer an der Leitung EH4 eingesetzten 1 sein, gleichgültig, was die anderen gespeicherten Werte sind.
[ Wenn nun angenommen wird, daß eine in der
Gruppe B der Tabelle II liegende Steueradresse gespeichert worden ist, würden die folgenden Arbeitsadressen während der nachfolgenden Zeitperioden erzeugt werden. Die Steueradressen der B-Gruppe, die immer eine 1 in der Stelle T4 haben, bewirken am Flip-Flop CT4, daß ein negatives Ausgangssignal an der Eins-Klemme erzeugt wird, was zur Folge hat, daß die »UND«-Kreise 3, 4 und 5 in Bereitschaft gesetzt werden und die Leitungen EU4 und EU2 ein konstantes negatives Ausgangssignal fuhren. Das positive Ausgangssignal an der Null-Leitung 12 des Flip-Flops CT4 sperrt das »UND«-Tor6. Die Flip-Flops CT1 und CT2 sind bei Speicherung einer Adresse in der B-Gruppe immer im Null-Zustand, wodurch1 ein positives Signal an den Eins-Leitungen von beiden
Flip-Flops zur Verfugung steht. Da weiterhin der Flip-Flop CH4 eine Null für alle Adressen der
'' B-Gruppe speichert, liefert er auch über seine Eins-Leitung an die »UND<<-Kreise 1 und 2 und an den
009516/157
»ODER«-Kreis 62 ein positives Signal. Die Wirkung des positiven Signals an der Null-Leitung des Flip-Flops CT4 zum »UND«-Tor 6 bewirkt, daß kein Ausgang auf den Zustand des Flip-Flops CU1 erzeugt werden kann. Wenn das »UND«-Tor 6 keinen Aus-,gang erzeugt, kann der »ODER«-Kreis 16 kein Signal auf der Leitung EU1 erzeugen. Es wird jedoch ein Εί/χ-Signal erzeugt, wenn eine 1 in den Flip-Flops CU4. und CT4. gespeichert wird, so daß das »UND«- Tor 5 den »ODER«-Kreis 16 speisen kann, wodurch sich ein Ausgang auf der Leitung EiZ1 ergibt.
Das Ausgangssignal der Leitung EtZ1 folgt der Einstellung des Flip-Flops CU4; die Ausgangssignale der Leitungen EU4 und EU2 haben den Wert 1, gleichgütlig wie die jeweiligen Flip-Flops CU4 und CU2 ,5 eingestellt sind, und das Ausgangssignal der Leitung EU5 wird für die Fortdauer des Betriebes 0 sein. Die Ausgangsleitung ET1 wird der Einstellung des Flip-Flops CU1 folgen, wogegen der Ausgang ET2 der Einstellung des Flip-Flops CU2 folgen wird, wobei die Ausgänge ET4 und ET5 0 bleiben. Der Ausgang auf der Leitung EH1 steht im Einvernehmen mit der Einstellung des CH1 -Flip-Flops, und FH1 folgt CH2. Die Ausgangsleitungen EH4 und EH5 bleiben in diesem Beispiel 0.
Um während der zweiten Zeitperiode eine zweite Arbeitsadresse für eine Steueradresse aus der B-Gruppe der Tabelle II zu erzeugen, wird die während der ersten Zeitperiode erzeugte Arbeitsadresse durch Einfügen eines Impulses auf der Ausgangsleitung ET4 verändert. Dies kommt dadurch zustande, daß ein /!-Impuls während der zweiten Zeitperiode zum Eingang des »ODER«-Tores 62 geführt wird. Daraus ergibt sich eine zweite Arbeitsadresse, die dieselbe ist wie die erste Arbeitsadresse, ausgenommen, daß eine 1 an der Leitung ET4 erscheint. Der Λ-Impuls beim »UND«-Tor 1 beeinflußt die Leitung EH1 nicht, da der Flip-Flop CH4 sich im Null- oder Wiedereinstellzustand für jegliche Steueradressen der Gruppe B befindet.
Die dritte Arbeitsadresse wird von der ersten Arbeitsadresse durch Einfügen eines ZMmpulses an den »ODER«-Kreis 56 erzeugt, wodurch eine 1 auf der Leitung EH4 erscheint, gleichgültig was der Inhalt des Flip-Flops CH4 ist. Der B-Impuls, der an das »UND«-Tor 2 gegeben wurde, ist deshalb unwirksam, weil der Flip-Flop CH4 für eine Adresse der B-Gruppe immer eine 0 gespeichert hat.
Wird die Steueradresse 40 gespeichert, dann sind die Flip-Flops wie folgt eingestellt: CZi5, CH4, CH2 und CZZ1 sind alle auf 0 gestellt. CH5, CT2 und CT1 sind auf 0 gestellt, wogegen CT4 auf 1 gestellt ist. Die Flip-Flops CU5, CU4, CU2 und CiZ1 speichern alle eine 0. Die Ausgangssignale sind wie folgt: Die Leitungen ECZ1, EtZ5 bleiben 0, EU4 und EU2 führen eine 1, die Ausgangsleitungen ET5, ET4, ET2 und ET1 bleiben alle 0, wie auch die Leitungen EH5, EH4, EH2 und EH1. Während der zweiten Zeitperiode wird dasselbe Arbeitsadressenmuster gezeigt, wobei jedoch die Ausgangsleitung ET4 ein Signal 1 führt. Während der dritten Zeitperiode ist die Arbeitsadresse gleich der eingegebenen Adresse mit Ausnahme, daß jetzt ein Impuls auf der Leitung EH4 vorhanden ist.
Wird eine Steueradresse aus der C-Gruppe der Tabelle II eingegeben, dann wird während der ersten Zeitperiode eine Arbeitsadresse mit folgenden Werten erzeugt: Die Ausgangssignale an den Leitungen EU5, EU4, EU2 und EtZ1 sind dieselben wie die in den jeweiligen Flip-Flops CU5, CU4, CU2 und CU1 gespeicherten; die Ausgangssignale auf den Leitungen ET5, ET2 und ET1 sind gleich den in den jeweiligen Flip-Flops CT5, CT2 und CT1 gespeicherten. Die einzige Ausnahme ist derart, daß der Ausgang auf der Leitung ET4 1 sein wird, gleichgültig, wie der jeweilige Flip-Flop CT4 eingestellt ist. Die Leitung EH4 führt ein Signal 1 auf Grund der Einstellung des Flip-Flops C//4, das für eine Steueradresse der Gruppe C immer eine 1 speichert. Die Ausgangssignale auf den Leitungen EH2 und EZZi werden wegen der Einstellung der jeweiligen Flip-Flops CH2 und CH1 0 sein, weil diese Flip-Flops für die Steueradressen der C-Gruppe 0 speichern. Der Ausgang des Flip-Flops CH5 ruft ein Signa! 0 auf der Leitung EH5 hervor.
Die während der zweiten Zeitperiode erzeugte Arbeitsadresse ist dieselbe wie die Arbeitsadresse, die in der ersten Zeitperiode erzeugt worden ist, zusätzlich eines Ausgangsimpulses auf der Ausgangsleitung EH1. Weil Flip-Flop CH4 immer 1 speichert, wodurch ein negativer Impuls über die Leitung 54 an das »UND«- Tor 1 gegeben wird, wenn eine Steueradresse der Gruppe C vorhanden ist, gibt dieses unter dem Einfluß des /4-ImpuIses einen negativen Impuls über Leitung47 an den »ODER«-Kreis 48, so daß die Ausgangsleitung EH1 einen negativen Impuls führt. Der Λ-Impuls an dem »ODER«-Kreis 62 beeinflußt das Ergebnis nicht, da eine 1 immer an die Leitung ET4 durch den Flip-Flop CH4 für eine Steueradresse der Gruppe C geliefert wird.
Die dritte Arbeitsadresse während der dritten Zeitperiode ist gleich der Adresse, die während der ersten Zeitperiode erzeugt wurde mit der Ausnahme, daß ein Bit an die zweitwichtigste Stelle der Hunderterziffer hinzugefügt wird, weil ein B-Impuls an das »UND«-Tor 2 gegeben wird. Da der Eins-Ausgang des Flip-Flops CH4 während einer Steueradresse der Gruppe C immer negativ ist, liefert das »UND«-Tor 2 unter dem Einfluß des B-Impulses einen negativen Impuls an den »ODER«-Kreis 52, so daß Leitung EH2 ein Signal 1 führt. Der an das »ODER«-Tor56 gegebene J3-Impuls beeinflußt den Ausgang an der Leitung EH4 nicht, weil bereits durch den Flip-Flop CH4 für eine Steueradresse der Gruppe C ein Signal 1 liefert.
Die Steueradressen der Gruppe D entwickeln Arbeitsadressen, die hauptsächlich durch die im Flip-Flop CT4 gespeicherte 1 und durch die im Flip-Flop CH4 gespeicherte 1 bestimmt werden. Die von der Steueradresse erzeugte Arbeitsadresse nimmt in der ersten Zeitperiode folgende Gestaltung an: Die Leitungen EU4 und EtZ2 führen Signal 1, gleichgültig, wie die jeweiligen Flip-Flops CU4 und CU2 eingestellt sind, wogegen das Signal der Leitung EtZ1 dem Inhalt des Flip-Flops CtZ4 folgt anstatt dem des Flip-Flops CtZ1. Das Signal der Leitung EU5 folgt dem Flip-Flop CU5 und ist in diesem Beispiel 0. Der Ausgang der Leitung ET1 folgt dem Ausgang des Flip-Flops CtZ1 anstatt dem in diesem Beispiel in Betracht kommenden Flip-Flop CT1, und ähnlich folgt das Ausgangssignal der Leitung ET2 dem Ausgang des Flip-Flops CtZ2. Das Ausgangssignal der Leitung ET4 wird während des gesamten Betriebsablaufs 1 bleiben, wogegen das Signal der Leitung ET5 0 bleiben wird. Die Signale der Leitungen EH5, EH2 und EH1 bleiben während einer Gruppe-D-Steueradresse 0, während die Leitung EH4 1 bleibt, weil alle Steueradressen der Gruppe D eine I in den Flip-Flops CH4 speichern.
Während der zweiten Zeitperiode wird die während der ersten Zeitperiode entwickelte Arbeitsadresse so umgeändert, daß sie eine Ziffer in der Hunderter-Bit-Stelle mit geringster Wichtigkeit enthält, indem ein Bit über den »ODER«-Kreis 48 zur Leitung EH1 unter dem Einfluß eines -/!-Impulses geleitet wird. Das am Ausgang des Flip-Flops CH4 verfügbare Signal bleibt während jeder der Gruppe D zugehörenden Steueradressen im Eins-Zustand. Das Signal 1 auf der Leitung 54 verhindert, daß das Aufbringen des /4-Impulses an das »ODER«-Tor 62 das Signal auf der Leitung ET4. beeinflußt.
Während der dritten Zeitperiode wird eine Arbeitsadresse, die der ersten Arbeitsadresse ähnlich ist, entwickelt mit der Abweichung, daß nun ein Bit in der zweiten Bit-Position der Hunderterziffer auf Grund des Aufbringens des Impulses auf den »UND«- Kreis 2 am Ausgang der Leitung EH2 verfügbar ist. Der andere Eingang zu diesem »UND«-Kreis 2 wird durch den Eins-Ausgang des Flip-Flops CW4 geliefert, der bei einer Steueradresse der Gruppe D beständig vorhanden ist. Die Tatsache, daß der Flip-Flop CH4 während aller der Gruppe I) zugehörenden Steueradressen 1 ist, bestimmt auch die Unwirksamkeit des B-Impulses, den Wert auf der E/iVLeitung zu ändern.
Die dargelegten Betriebsabläufe sind durch die Tabellen IHa bis IHd zusammenfassend wiedergegeben. Am Kopf von jeder Tabelle ist der Zustand von bestimmten Flip-Flops angegeben, die das Ergebnis beeinflussen. Die drei Reihen unter der Überschrift MAR geben die Ziffernstelle der ursprünglichen Steueradresse an, die in diesen bestimmten Flip-Flops untergebracht sind. Die neun Reihen unter der Überschrift 1, 2 und 3 geben die Signale auf den Ausgangsleitungen ;in, die sich auf Grund der während der drei Zeitperioden erzeugten Arbeitsadressen ergeben.
CU,
O
O
O
O
1
Tabelle III a CT4=O
Tabelle IHb CT4. = 1
Cl/, EU, 1 EU1 R EU, ■> EU1 hU, 3
0 0 EU, 0 0 EU1 0 0 EU2
CU1 1 0 0 1 0 0 I 0 0
0 0 0 0 . 0 0 0 0 0 0
0 1 0 1 1 0 1 1 0 1
1 0 1 1 0 1 1 0 1 1
1 0 0 0
0
EU1
CU, Cl/, EU, 1 EU1 EU, 2 EU1 EU, 3 EU1
CU, 0 0 1 EU, 0 EU2 0 1 EU, 0
0 0 1 1 1 0 0 1 1 0
0 -1 0 1 1 0 0 1 1 0
0 _ 1 1 1 1 0 0 1 1 0
0 0 0 1 1 1 1 1 1 1
1 1 1
Tabelle IHc
CH4, CfZ2 und ClZ1 = 0
CT, CT, CT, ET, 1
ET, 		ET, MA
ET, 		1
2
ET, 		ET1 ET4 3
ET2 		ET,
O
O
O
. O		 O
O
1
1
O 		O
1
ο
1
O 		O
O
O
O
O		 O
O
1
1
O		 O
1
O
1
O 		1
1
1
1
1 		C
(
(		 O
1
O
1
O 		,0
0
0
0
0		 0
0
1
1
0 		0
1
0
1
0
1 O O O 1 O 1 1 O 0 1 0 wenn CU1 = 1
1 O O O 1 O 1 O 0 1 0 wenn ClZ2 = 1
1 O O O 1 1 1 1 0 1 1 wenn ClZ1 und
ClZ2 = 1 sind
)
)
)
Tabelle Hid
MAR
CH2 CH, EHt 1 EH, El 7 EH, EIh 3 EH1
CIh O O O EH1 O % £H2 ' 0 EH2 0
O O 1 O O 1 O O 1 0 1
O 1 O O O O O O 0 0 0
O 1 I O 1 1 O 1 1 1
O O O 1 1 O O 1 1 0
O O O 1 O 1 0
O 1 1 O 1 1
1 O 1 O 1 0
1 ! 1 1 1 1
O O 1 1 1 0
I .0 1
Die in F i g. 2 gezeigte Schaltungsanordnung zur Erzeugung der verschiedenen Steuerimpulse enthält am Eingang einen »ODER«-Kreis401, der ein Ausgangssignal auf eine Leitung 403 liefert. Mit der Leitung 403 ist ein Verzögerungsnetz 405 verbunden, das so gewählt ist. daß es den Eingangsimpuls lange genug verzögert, um das Herauslesen der gespeicherten Stcucradrcsse im ersten Zeitintervall zu ermöglichen. An das Verzögerungsnetzwerk 405 ist über eine Leitung 409ein Verzögerungs-Flop 407angeschlossen. Der Verzögerungs-Flop 407 erzeugt an der Klemme zu Beginn der zweiten Zeitperiode das Signal A. Der Verzögerungs-Flop 407 kehrt nach Ablauf seiner Verzögerung in seinen Aus-Zustand zurück. Der Ausgang des Verzögerungsnetzwerkes 405 ist auch über eine Leitung 413 mit einem zweiten Verzögerungsnetzwerk 415 verbunden, das so bemessen ist, daß sein Ausgangssignal bis zur Beendigung der zweiten Zeitperiode verzögert ist. Am Ende der Verzögerungsperiode wird ein Signal über eine Leitung 417 an einen weiteren Verzögerungs-Flop 419 gegeben. Der " Ausgang des Verzögerungs-Flops 419 erzeugt an einer Leitung 421 das Signal B. Nach Ablauf seiner Verzögerung kehrt der Verzögeruhgs-Flop 419 selbsttätig in seine Ausgangslage zurück. Die Anordnung verbleibt sodann in Ruhe, bis an einem der Eingänge des »ODER«-Kreises401 ein Startsignal auftritt.

Claims (2)

Patentansprüche:
1. Schaltungsanordnung zum Verwandeln einer binär codierten Stcueradrcsse in mehrere binär codierte Arbeitsadressen mit einer Speichervorrichtung, deren Speicherstufen über ein logisches Netzwerk mit mehreren Ausgangslcitungen verbunden sind, dadurch gekennzeichnet, daß die Zahl der Ausgangsleitungen (EU1 bis EW5) gleich der Zahl der Speicherstufen (CVx bis CW5) ist, daß zusätzliche Eingänge (A. B) für das logische Netzwerk vorgesehen sind und daß ein Vcrzögeningskreis (F i g. 2) vorgesehen ist, um in aufeinanderfolgenden Zeitperioden Signale an die zusätzlichen Eingänge des logischen Netzwerkes zu geben, so daß auf Grund einer Steueradresse auf den Ausgangsleitungen nacheinander Arbeitsadressen erscheinen, welche infolge der Ausbildung des logischen Netzwerkes voneinander abweichen.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherstufen iCUt bis CW5) der Speichervorrichtung zur Speicherung einer mehrstelligen Dezimalzahl in biquinär codierter Form geeignet sind und daß mit den Speicherstufen, weiche den kennzeichnenden Wert von vier Einheiten jeder biquinär codierten Dezimalstelle entsprechen, je ein Baustein (1, 2, 3, 4, 5) des logischen Netzwerkes verbunden ist, der bei Vorliegen dieses kennzeichnenden Wertes die Stellenwerte aus anderen Ausgangsleitungen (EH1. EH1. ET1, ET2. EU1) verändert und hierdurch Arbeitsadressen erzeugt, deren Stellenwerte nicht dem biquinärcn Code entsprechen.
Hierzu 1 Blatt Zeichnungen
DE19631437276 1962-03-21 1963-03-09 Schaltungsanordnung zum Verwandeln einer binär codierten Steueradresse in mehrere binär codierte Arbeitsadressen Withdrawn DE1437276B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US181279A US3163859A (en) 1962-03-21 1962-03-21 Code conversion device

Publications (2)

Publication Number Publication Date
DE1437276A1 DE1437276A1 (de) 1969-05-14
DE1437276B2 true DE1437276B2 (de) 1970-04-16

Family

ID=22663609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631437276 Withdrawn DE1437276B2 (de) 1962-03-21 1963-03-09 Schaltungsanordnung zum Verwandeln einer binär codierten Steueradresse in mehrere binär codierte Arbeitsadressen

Country Status (6)

Country Link
US (1) US3163859A (de)
BE (1) BE629541A (de)
CH (1) CH407220A (de)
DE (1) DE1437276B2 (de)
GB (1) GB964487A (de)
NL (1) NL290489A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3317902A (en) * 1964-04-06 1967-05-02 Ibm Address selection control apparatus
US4376275A (en) * 1981-04-03 1983-03-08 Burroughs Corporation Very fast BCD-to-binary converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB869466A (en) * 1956-09-15 1961-05-31 Emi Ltd Improvements relating to output converters for digital computers
US2979709A (en) * 1958-11-12 1961-04-11 Gen Dynamics Corp Real time binary coded decimal-todecimal converter

Also Published As

Publication number Publication date
DE1437276A1 (de) 1969-05-14
NL290489A (de)
US3163859A (en) 1964-12-29
BE629541A (de)
GB964487A (en) 1964-07-22
CH407220A (de) 1966-02-15

Similar Documents

Publication Publication Date Title
DE2652459C2 (de) Umsetzvorrichtung für Binärsignale variabler Länge
DE1168127B (de) Schaltungsanordnung zum Vergleich von Zahlen
DE1178623B (de) Programmgesteuerte datenverarbeitende Maschine
DE1162111B (de) Gleitkomma-Recheneinrichtung
DE1197650B (de) Parallel-Addierer
DE3303269C2 (de)
DE2826773A1 (de) Verfahren und schaltungsanordnung zum feststellen der wertigkeit von ziffern in arithmetischen operationen mit dezimalrechnern
DE1168129B (de) Verfahren zur Verarbeitung von Daten
DE1562051B2 (de) Schaltungsanordnung zur erzeugung einer eindeutigen gruppe von m x n bits
DE1437276B2 (de) Schaltungsanordnung zum Verwandeln einer binär codierten Steueradresse in mehrere binär codierte Arbeitsadressen
DE2321298A1 (de) Dezimal-binaer-umsetzer
DE1280592B (de) Schaltungsanordnung zur Ansteuerung eines Speichers
DE1437276C (de) Schaltungsanordnung zum Verwandeln einer binär codierten Steueradresse in mehrere binär codierte Arbeitsadressen
DE3343404A1 (de) Schaltungsanordnung zur schnellen ermittlung der betragsmaessig groessten differenz von drei binaer dargestellten zahlenwerten
DE1474080B2 (de) Einrichtung zum bilden des exponenten bei umwandeln einer binaerzahl von der festpunkt in die gleitpunktdarstellung
DE1115483B (de) Vorrichtung zum Abfragen eines Ziffernspeichers
DE1808159B2 (de) Einrichtung zur umsetzung von dualzahlen in binaer codierte dezimalzahlen in paralleler darstellung
DE2601379C3 (de) Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen
DE1549446A1 (de) Digitalrechner
DE1172453B (de) Codewandler zur Umsetzung von Informationszeichen binaer-dezimaler Darstellung in Informationszeichen binaerer Darstellung
DE1158293B (de) Datenverarbeitungsanlage
DE1026102B (de) Elektrische Einrichtung zur Addition und Subtraktion von zwei Groessen
DE1562051C (de) Schaltungsanordnung zur Erzeugung einer eindeutigen Gruppe von (m χ n) Bits
DE1219973B (de) Verfahren und Schaltungsanordnung zur Verringerung der bei der UEbertragung eines codierten Wertes benoetigten Stellenzahl, insbesondere in PCM-Systemen
DE1808159C (de) Einrichtung zur Umsetzung von Dualzahlen in binär codierte Dezimalzahlen in paralleler Darstellung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee