-
Schaltungsanordnung zur Auswahl des jeweils ranghöchsten von mehreren
anfordernden Eingängen und zur binären Codierung der Nummer dieses Einganges Die
Erfindung betrifft eine Schaltungsanordnung zur Auswahl des jeweils ranghöchsten
ein Anforderungskriterium (z. B. logische »1«) anbietenden Einganges aus einer Reihe
von Eingängen entsprechend einer vorgegebenen Rangfolge und zur binären Darstellung
der Nummer des ausgewählten Einganges.
-
In der Vermittlungstechnik ist das Problem, aus mehreren Eingängen
einen einzigen entsprechend einer vorgegebenen Rang- oder Reihenfolge auszuwählen,
von großer Bedeutung. Eine solche Aufgabe ist beispielsweise dann zu lösen, wenn
mehrere Nachrichten anbietende Zubringer entsprechend der Dringlichkeit ihrer Nachrichten
auszuwählen sind. Wähler, die eine solche Aufgabe lösen, sind sowohl in mechanischer
als auch in elektronischer Ausführung bekannt.
-
In F i g. 1 ist beispielsweise ein derartiger Wähler in elektronischer
Ausführung gezeigt.
-
In neueren Vermittlungsanlagen ist es darüber hinaus oftmals erforderlich,
eine diesem ausgewählten Eingang zugeordnete Kennzeichnung, beispielsweise die Stellenzahl
(Nummer) dieses Einganges, innerhalb der Reihe in binärer Form darzustellen. Anordnungen,
die diese Aufgaben lösen, sogenannte Codierer, sind ebenfalls bekannt.
-
F i g. 2 zeigt als Beispiel für einen Codierer eine aus elektronischen
Bauelementen aufgebaute Anordnung.
-
Die Aufgabe, nämlich aus einer vorgegebenen Reihe von Eingängen jeweils
nur den Eingang mit der höchsten Priorität (dem höchsten Rang) innerhalb der Reihe
auszuwählen und dessen Stellenzahl (Nummer) innerhalb der Reihe in binärer Form
darzustellen, wird bekanntlich in der Weise gelöst, daß die beiden Anordnungen,
nämlich Wähler und Codierer, hintereinander angeordnet sind, also in Serie arbeiten.
-
In F i g. 3 ist das Prinzip dieser Lösung dargestellt. Der Nachteil
einer nach diesem Prinzip arbeitenden Auswahl und Codierung besteht in dem großen
Aufwand an Schaltelementen (Dioden und Verstärkern). So sind beispielsweise für
den Wähler nach F i g. 1 fünfzehn Dioden und fünf Verstärker, für den Codierer nach
F i g. 2 zwölf Dioden und drei Verstärker erforderlich. Der Aufwand, d. h. die Anzahl
der benötigten Dioden und Verstärker, wächst mit der Zahl der Eingänge. Allgemein
sind für einen Wähler nach F i g. 1 mit n Eingängen [n - (n+1)] : 2 Dioden und n
Verstärker, für den nachgeschalteten Codierer nach F i g. 2 (n-3-1) : 2 - 1d (n+1)
Dioden und 1d (n-h1) Verstärker erforderlich. Dabei ist 1d der logithmus dualis.
-
Die der Erfindung zugrunde liegende Aufgabe besteht ebenfalls darin,
aus einer eine vorgegebene Rangfolge aufweisenden Reihe von Eingängen den jeweils
ranghöchsten auszuwählen und die diesen Eingang kennzeichnende Stellenzahl (Nummer)
binär darzustellen. Die Lösung dieser Aufgabe ist dadurch gekennzeichnet, daß zur
gleichzeitigen Auswahl und Codierung ein Codierwähler dient, der n Eingänge
abnehmender Rangfolge und m die Nummer einer ausgewählten Einrichtung in binärer
Darstellung angebende Ausgänge aufweist, daß der erste Binärausgang mit allen Eingängen
über dem Rang eines Einganges entsprechend viele Bewertungsschaltmittel (Nor-Gatter),
der zweite Binärausgang mit jeweils zwei Eingängen abnehmender Rangfolge über dem
Rang dieser Eingänge entsprechend viele Bewertungsschaltmittel, der dritte Binärausgang
mit jeweils vier Eingängen abnehmender Rangfolge über dem Rang dieser Eingänge entsprechend
viele Bewertungsschaltmittel, der m-te Binärausgang schließlich mit jeweils 2(m-1)
Eingängen abnehmender Rangfolge über nur ein einziges Bewertungsschaltmittel verbunden
ist.
-
Einzelheiten der Erfindung werden im folgenden an Hand von F i g.
4 bis 9 erläutert.
-
F i g. 4 zeigt im Prinzip den Aufbau eines Codierwählers gemäß der
Erfindung;
In F i g. 5 ist ein siebenteiliger Codierwähler für sieben
Eingänge dargestellt, dessen Ausgabecode in einer Codiertabelle in F i g. 6 zusammengestellt
ist; F i g. 7 zeigt eine Abwandlung der Erfindung; F i g. 8 und 9 zeigen zweckmäßige
Ausgestaltungen von Codierwählern nach F i g. 5 und 7.
-
Der in der F i g. 4 dargestellte Codierwähler hat n Eingänge
El ... En. Die Anzahl der Ausgänge richtet sich nach der Stellenzahl
der Binärzahl, durch die ein bestimmter Eingang eindeutig bestimmt ist. Da auch
der Zustand, daß alle Eingänge unbelegt sind, erkennbar sein muß, ergibt sich die
Zahl der Ausgänge zu m = 1d (n+1). Ein ein- bis dreiteiliger Codierwähler erfordert
demnach zwei Ausgänge, ein vier- bis siebenteiliger Codierwähler erfordert drei
Ausgänge, ein acht- bis fünfzehnteiliger Codierwähler vier Ausgänge usw. Die Verbindung
der n Eingänge mit den m Ausgängen geschieht über allgemein als Bewertungsschaltmittel
bezeichnete invertierende »Oder«-Gatter, die im folgenden, entsprechend einem allgemein
gebräuchlichen Ausdruck, als Nor-Gatter bezeichnet werden.
-
Der erste Binärausgang I nach F i g. 4 ist mit allen Eingängen
El ... En über der Nummer des jeweiligen Einganges entsprechend viele Gatter
verbunden. Der erste und somit ranghöchste Eingang El ist also über jeweils -ein
Gatter verbunden, der Eingang E2 mit dem zweithöchsten Rang, also über jeweils zwei
Gatter usw. bis zum letzten Eingang En,
der über n Gatter -mit dem ersten
Binärausgang verbanden ist.
-
Der zweite Binärausgang II ist jeweils mit zwei Eingängen abnehmender
Rangfolge über halb so viele Gatter verbunden,- als der Nummer des Einganges mit
dem jeweils niedrigsten Rang entspricht. Die ersten beiden somit ranghöchsten Eingänge
El und E2 also über ein Gatter, die nächsten beiden Eingänge E3 und E4 über zwei
Gatter, usw.
-
Den dritten Binärausgang III erreichen jeweils vier Eingänge - abnehmender
- Rangfolge über ein Viertel so viel Gatter, als der Nummer des Einganges mit dem
jeweils niedrigsten Rang entspricht. Aus F i g. 4 ist zu ersehen, daß der Binärausgang
III von den Eingängen El ... E4 über ein Gatter, von den Eingängen E5 :..
E8 über zwei Gatter usw: erreicht wird. Ein in-ter Binärausgang in schließlich wird
stets nur über ein Gatter erreicht, an das 2(m-1) Eingänge abnehmender Rangfolge
angeschlossen sind.
-
F i g. 5 dient zur. Erläuterung der Wirkungsweise eines Codierwählers
gemäß der Erfindung. F i g. 5 zeigt einen siebenteiligen Codierwähler. Zur binären
Darstellung der sieben Eingänge sind 1d (7+1) = 3 Binärausgänge I, 1I und III erforderlich.
Der Aufbau der Anordnung entspricht dem an Hand von F i g. 4 erläuterten Prinzip:
Der Rang der Eingänge nimmt dabei von rechts nach links ab, d. h., der Eingang El
hat den höchsten, der Eingang E7 den niedrigsten Rang. Als Anforderungskriterium
soll eine logische »1«, als Ruhekriterium eine logische »0« angenommen werden. Wenn
eine Anforderung, also eine logische »1«, am Eingang EI anliegt,-während an allen
anderen Eingängen E2- ... E7 Ruhezustand herrscht, also eine logische »0«
anliegt, so erscheint am Binäraus-. gang I eine »0«, am -Binärausgang II eine »0«
und am Binärausgang III ebenfalls eine »0«. Da der Eingang El der ranghöchste ist,
darf die diesem Eingang entsprechende Binärzahl »000« auch dann nicht verändert
werden, wenn zugleich an einem oder mehreren rangniedrigeren Eingängen eine Anforderung
auftritt. Man erkennt leicht, daß das tatsächlich der Fall ist. Es wird also sowohl
nur jeweils die am ranghöchsten Eingang auftretende Anforderung ausgewählt, als
auch gleichzeitig die Nummer dieses ausgewählten Einganges in eine nur diesen Eingang
kennzeichnende Binärzahl umgewandelt.
-
Eine Codiertabelle, aus der die Zuordnung Eingangsnummer-Binärzahl
hervorgeht, ist in F i g. 6 dargestellt. Man erkennt daraus, daß jeweils nur ein
Eingang ausgewählt und die Nummer dieses Einganges in eine nur diesem Eingang zugeordnete
binäre Zahl umgewandelt wird. Bietet beispielsweise der Eingang E7 eine logische
»1« an, so erscheint am Ausgang I eine logische »0«, an den Ausgängen II und III
dagegen eine logische »1«. Die dieser Nummer entsprechende binäre Zahl ist also
durch die binäre Folge »011« dargestellt. Bietet beispielsweise der Eingang E4 eine
Anforderung, d. h. eine logische »1« an, so erscheint an den Ausgängen I und II
jeweils eine »1«, am Ausgang III eine logische »0«, unabhängig davon, ob an einem
der rangniedrigeren Eingänge E5, E6 und E7 ein Anforderungskriterium in Form
einer logischen »1« anliegt. Da in diesem Fall kein ranghöherer Eingang markiert
ist, wird der Eingang E4 ausgewählt und dessen Nummer in die zugeordnete Binärzahl
umgewandelt. Die Tatsache, daß nur der jeweils ranghöchste mit einer logischen »1«
belegte Eingang ausgewählt und umgewandelt wird, ist in F i g. 6 -durch ein Kreuz
an den jeweils rangniedrigeren Eingängen verdeutlicht. An Stelle des Kreuzes kann
also jeweils eine »0« oder »1« stehen, ohne daß sich am Ergebnis an den Ausgängen
I, 1I und III etwas ändert.
-
Aus F i g. 5 ist ersichtlich, daß mit wachsender Eingangszahl- die
Schaltzeit eines derartigen Codierwählers zunimmt. Sie beträgt in diesem Beispiel
für einen siebenteiligen Codierwähler maximal sieben Gatterlaufzeiten. Durch eine
Weiterbildung der Erfindung läßt sich die Schaltzeit für einen siebenteiligen Codierwähler
jedoch bis auf zwei Gatterlaufzeiten verringern. Dem liegt die Erkenntnis zugrunde,
daß sich die lange Schaltzeit in erster Linie durch die große Anzahl der Bewertungsschaltmittel
ergibt, über welche die Eingänge mit den die ersten Stellen der Binärzahl angebenden
Ausgängen verbunden sind.
-
Eine Verringerung der Schaltzeit wird gemäß einer Weiterbildung der
Erfindung dadurch erreicht, daß jeweils mehrere Eingänge zu einer Gruppe zusammengefaßt
sind und daß diejenigen Bewertungsschaltmittel parallel angeordnet sind, welche
die Eingänge dieser Gruppe mit den die ersten Stellen der Binärzahl angebenden Ausgängen
verbinden.
-
F i g. 7 zeigt ein Beispiel für eine derartige Parallelschaltung von
Bewertungsschaltmitteln und damit für einen Codierwähler mit kurzer Schaltzeit.
In diesem Beispiel bilden jeweils acht Eingänge El ... E8, E9 ...
E16 usw. eine Gruppe von Eingängen. Dabei sind nur diejenigen Bewertungsschaltmittel
parallel angeordnet, welche die Eingänge einer Gruppe mit den ersten und zweiten
-Binärausgängen verbinden. Die Parallelschaltung der Bewertungsschaltmittel könnte
sich bei größeren Codierwählern aber auch auf diejenigen Bewertungsschaltmittel
erstrecken, welche die Eingänge mit weiteren (dritten, vierten) Binärausgängen verbinden.
-
Alle üngeradzahligen Eingänge El; El, E3; El, E3, E5 usw. einer
Gruppe sind jeweils an ein
Nor-Gatter angeschaltet, wobei jeder
Eingang mit höherem Rang Zugang auch zu den Nor-Gattern für rangniedrigere Eingänge
hat. Die geradzahligen Eingänge E2, E4 usw. sind jeweils an nur eines dieser Gatter
über jeweils ein weiteres Gatter angeschlossen. Die die ungeradzahligen Eingänge
verbindenden Gatter sind dabei parallel geschaltet.
-
In ähnlicher Weise sind auch diejenigen Gatter angeordnet, welche
die Eingänge mit dem zweiten Binärausgang verbinden. Dabei sind die Eingänge paarweise
zusammengefaßt, wobei die Eingänge El und E2 ein erstes, d. h. ungeradzahliges Paar,
die Eingänge E3 und E4 ein zweites, d. h. geradzahliges Paar usw. bilden. An die
Stelle jeweils eines Einganges tritt also hier jeweils ein Paar von Eingängen. Das
aus den beiden ersten Eingängen E1 und E2 bestehende erste Paar und das aus den
beiden Eingängen E5 und E6 bestehende dritte Paar (die ungeradzahligen Paare) sind
über ein einziges Not-Gatter an den zweiten Primärausgang angeschaltet. Das aus
den beiden Eingängen E3 und E4 bestehende zweite Paar (geradzahliges Paar) ist über
ein weiteres Nor-Gatter an die Parallelschaltung angeschaltet. Werden wie in diesem
Beispiel acht Eingänge zu einer Gruppe zusammengefaßt, so ergibt sich, daß die Anschaltung
der Eingänge an den ersten Binärausgang 1 über vier und an den zweiten Binärausgang
II über zwei parallelgeschaltete Gatter geschieht. Die Parallelausgänge von Gruppen
mit niedrigerem Rang haben jeweils Zugang zu den letzten Gattern der Gruppe mit
nächsthöherem Rang, so daß in einfacher Weise ein Codierwähler beliebig erweitert
werden kann. Weitere Binärausgänge III, IV ... m sind mit den Eingängen genauso
verbunden wie im Beispiel nach F i g. 4.
-
Die Wirkungsweise ist unter der Annahme, daß ein Anforderungskriterium
durch eine logische »1« gekennzeichnet sein soll, ebenfalls die gleiche wie bei
dem bereits beschriebenen Beispiel nach F i g. 4. Auch die dort geltende Codiertabelle
(ähnlich F i g. 6) gilt ebenfalls für dieses Beispiel, d. h., auch hier wird sowohl
eine Auswahl entsprechend dem Rang des anfordernden Einganges als auch eine Umsetzung
in einen Binärcode durchgeführt.
-
Zwar erfordert die Ausführung nach der Weiterbildung (F i g. 7) mehr
Dioden, doch wird dieser Mehraufwand durch den beträchtlichen Gewinn an Schaltzeit
ausgeglichen. Gegenüber der in F i g. 4 angegebenen Anordnung kann in diesem Falle
(F i g. 7) mit einer vierfach kürzeren Schaltzeit gerechnet werden.
-
Als Bewertungsschaltmittel finden vorzugsweise Nor-Gatter Verwendung,
die durch Dioden und invertierende Verstärker realisiert sind und die zweckmäßigerweise
in Matrixform angeordnet werden. F i g. 8 und 9 zeigen zwei Codiermatrizen, die
entsprechend der Erfindung verwendet werden können.
-
F i g. 8 zeigt eine Codiermatrix, durch die ein siebenteiliger Codierwähler
nach F i g. 5 realisiert wird. Die Codiermatrix besteht dabei aus der Zahl (n =
7) der Eingänge entsprechend vielen Spalten und aus der Stellenzahl (m = 3) des
Binärcodes entsprechend vielen Zeilen.
-
In F i g. 9 ist eine Codiermatrix angegeben, die entsprechend der
Weiterbildung nach F i g. 7 für einen Codierwähler mit kurzer Schaltzeit aufgebaut
ist, dessen Eingangszahl größer als fünfzehn ist. Dementsprechend weist diese Anordnung
n Eingänge und m Ausgänge auf. Die Zahl der Zeilen stimmt jetzt nicht mehr mit der
Zahl m der Binärausgänge überein, da je Eingang jeweils nur zwei Gatter durchlaufen
werden. Der erste Binärausgang I wird nunmehr von den Eingängen El und E2, den Eingängen
El, E3 und E4, den Eingängen El, E3, E5 und E6 sowie den Eingängen El, E3,
E5 und E7 über jeweils eine eigene Zeilenleitung erreicht. Der Binärausgang
111 wird von den Eingängen El bis E7 über eine einzige Zeilenleitung erreicht.
-
Die Erfindung läßt sich auf Codierwähler mit einer beliebigen Zahl
von Eingängen anwenden. Allerdings kann sich bei einem Codierwähler mit einer sehr
großen Zahl von Eingängen die Notwendigkeit ergeben, an bestimmten Stellen der Zeilen
und Spalten Zwischenverstärker einzuschalten, um bei der Steuerung der Verstärker
über eine Vielzahl von prallelgeschalteten Dioden das Potential regenerieren zu
können.