DE2556273C2 - Gruppenweise zu einer logischen Schaltung zusammengefaßte logische Schaltkreise - Google Patents
Gruppenweise zu einer logischen Schaltung zusammengefaßte logische SchaltkreiseInfo
- Publication number
- DE2556273C2 DE2556273C2 DE2556273A DE2556273A DE2556273C2 DE 2556273 C2 DE2556273 C2 DE 2556273C2 DE 2556273 A DE2556273 A DE 2556273A DE 2556273 A DE2556273 A DE 2556273A DE 2556273 C2 DE2556273 C2 DE 2556273C2
- Authority
- DE
- Germany
- Prior art keywords
- lines
- output
- signals
- tables
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
- H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
- Electronic Switches (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die vorliegende Erfindung umfaßt gruppenweise zu einer logischen Schaltung zusammengefaßte logische
Schaltkreise, wobei sich durch die neue Anordnung die Anzahl der durchführbaren logischen Funktionen
erhöhen läßt, ohne daß dadurch die Abmessungen der Anordnung insgesamt erhöht werden.
Die Durchführung logischer Operationen in Matrizen von identischen Schaltkreisen oder Schaltelementen, die
jeweils an Schnittpunkten zwischen einer Eingangsleitung und einer Ausgangsleitung in einem Netz sich
schneidender Eingangs- und Ausgangsleitungen angeordnet sind, ist allgemein bekannt. Es ist ferner
bekannt, daß die Vereinheitlichung logischer Schaltkreise, die sich aus der matrizenartigen Anordnung
logischer Schaltkreise ergibt, auch eine Vereinfachung und Beschleunigung im Entwurf bei der Herstellung
monolithischer Halbleiterschaltungen ergibt, die aus logischen Schaltkreisen aufgebaut sind. Der Einsatz
derartiger logischer Schaltkreisanordnungen war bisher
JO jedoch begrenzt. Ein Hauptgrund für diese begrenzte
Verwendung lag wohl darin, daß nur ein kleiner Prozentsatz der Schnittpunkte in einer solchen Anordnung
zur Durchführung logischer Funktionen brauchbar ist. Dieser geringe Prozentsatz für die Durchführung
logischer Funktionen brauchbarer Schnittpunkte in solchen Anordnungen hat einen geringen Ausnutzungs-Wirkungsgrad
der Oberfläche der monolithischen Halbleiterplanchen zur Folge, auf denen diese Anordnungen
hergestellt sind. Daraus ergibt sich, daß für die meisten Anwendungsgebiete der hohe Wirkungsgrad
beim Entwurf und Herstellen logischer Schaltungen wirtschaftlich durch den schlechten Ausnutzungsgrad
der Oberfläche des Halbleiterplättchens aufgehoben wird und es ist weniger aufwendig, zusätzlich Zeit und
Mühe beim Entwurf und der Herstellung logischer Schaltungen aufzubringen, deren Anordnung in hohem
Maße an die besonderen Bedürfnisse angepaßt ist,
wobei die Schaltungen wohl v/eniger streng geordnet sind, als matrizenartige logische Anordnungen, jedoch
wesentlich mehr logische Funktionen in einem gegebenen Bereich eines monolithischen Halbleiterplättchens
durchführen können.
Der kleine Prozentsatz ausnuizbarer logischer Schaltkreise in einer logischen Schaltung ist das
Ergebnis einer solchen geordneten Anordnung. Wenn man die Eingangs- und Ausgangsleitungen zur Durchführung
einer logischen Funktion benutzt, dann kann man sie nicht auch noch zur Durchführung weiterer
nicht damit zusammenhängender logischer Funktionen benutzen, ohne dabei die Logik hoffnungslos durcheinanderzubringen.
Das hat zur Folge, daß große Bereiche der Anordnung Schnittpunkte von Eingangs- und
Ausgangsleitungen haben, die keine ausnutzbaren logischen Schaltkreise enthalten.
b5 Man hat schon eine Reihe von Versuchen unternommen,
die Anzahl ausnutzbarer logischer Schaltkreise auf einem Halbleiterplättchen zu erhöhen. Ein solcher
Versuch bestand darin, eine Anzahl von Decodierern
einzusetzen, über die die Veränderlichen den Eingangsleitungen einer einzigen geordneten Anordnung von
logischen Schaltkreisen zugeführt werden, so daß eine Anzahl hochwirksamer logischer Funktionen in einer
einzigen geordneten logischen Schaltung mit hohem Wirkungsgrad durchführbar ist.
Ein weiterer Versuch zur Vprringerung dieses schlechten Ausnutzungsgrades bestand darin, daß man
zusammengesetzte Anordnungen von geordneten logischen Schaltungen benutzt hat, die als programmierbare
logische Schaltung (PLA) bekanntgeworden sind. Diese Schaltung war so aufgebaut, daß die Ausgangssignale
einer ersten Anordnung, die als Produktgenerator als auslesbare Tabelle oder als Anordnung von UND-Gliedern
bezeichnet wurde, einer zweiten Anordnung \ί
zugeführt werden, die als Generator für die Summe eines Produktausdruckes, als Auslesetabelle oder als
Anordnung von ODER-Gliedern bezeichnet war, so daß dadurch die Anzahl der durchführbaren logischen
Funktionen erhöht wurde, ohne daß dadurch die Anzahl der für die Durchführung dieser Funktionen benötigten
Schnittpunkte innerhalb der einzelnen Anordnungen erhöht wurde. Obgleich diese Ausführungsformen die
Anzahl der auf einer geordneten logischen Halbleiterschaltung anbringbaren und ausnutzbaren logischen
Schaltkreise erhöhen, so wird doch das sich aus nicht benutzbaren Abschnitten der Eingangs- und Ausgangsleitungen
ergebende Problem nicht gelöst.
Gemäß der vorliegenden Erfindung werden die auch bisher nicht benutzbaren Abschnitte der Eingangs- und
Ausgangsleitungen sowohl der aus UND-Gliedern als auch der aus ODER-Gliedern bestehenden geometrischen
Anordnungen von logischen Schaltkreisen in den programmierbaren logischen Anordnungen (PLA) dadurch
benutzbar gemacht, daß man die Auslesetabelle j> oder die Anordnung von ODER-Gliedern der programmierbaren
logischen Schaltung in zwei Segmente unterteilt und diese Segmente auf gegenüberliegenden
Seiten der Suchtabelle oder der Anordnung von UND-Gliedern der programmierbaren logischen Schallung
anordnet. Die Ausgangslcitung der Anordnung von UND-Gliedern läßt sich dann so aufteilen, daß die
Ausgangssignale eines Segmentes solcher Leitungen der Anordnung von ODER-Gliedern an einer Seite
zugeleitet werden, während die Ausgangssignale des anderen Teils dieser Leitungen der Anordnung von
ODER-Gliedern von der entgegengesetzten Seite zugeführt werden. In gleicher Weise sind die Ausgangsleitungen
der aus ODER-Gliedern bestehenden Anordnungen aufgeteilt, so daß unterschiedliche Funktionen 5η
an gegenüberliegenden Seiten der aus ODER-Gliedern bestehenden Anordnung abgenommen werden können.
Man kann ferner auch die Eingangsleitungen sowohl der aus ODER-Gliedern als auch der aus UND-Gliedern
bestehenden Anordnungen in einzelne Gruppen unterteilen und damit einzelne Funktionen gegeneinander
isolieren.
Wie man erkennen kann, kann man nunmehr die Ausgangs- und Eingangsleitungen der Anordnungen in
der Weise benutzen, daß sie zwei Segmenten anstelle bo
von einem Segment dienen, so daß die Anzahl der nicht benutzbaren Schnittpunkte von Eingangs- und Ausgangsleiiungen
in den verschiedenen Anordnungen reduziert wird.
Die Erfindung wird nunmehr anhand von Ausfüh- t,.,
rungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen beschrieben. Die unter
Schutz zu stellenden Merkmale der Erfindung finden sich in den ebenfalls be;gefügte*i Patentansprüchen im
einzelnen. In den Zeichnungen zeigt
Fig. 1 schematisch eine Darstellung der Anordnung der einzelnen Schaltkreise einer programmierbaren
logischen Schaltung gemäß der vorliegenden Erfindung;
F i g. 2 eine Tabelle der logischen Funktionen, die sich mn jeder von zwei F.ingangs-Veränderlichen der in
F i g. 1 gezeigten Anordnung durchführen lassen und
F i g. 3 eine schematische Darstellung einer anderen Anordnung einer programmierbaren logischen Schaltung
gemäß der vorliegenden Erfindung.
Gemäß Fig. 1 sind die Eingangsleitungen einer aus UND-Gliedern bestehenden Anordnung 10 an einer
Anzahl von 2-Bit-Decodierern 12 angeschlossen, die auf beiden Seiten der aus UND-Gliedern bestehenden
Anordnung vorgesehen sind. Diese Decodierer 12 liefern vier ausgangsseitige Kombinationen der beiden
eingangsseitig zugeführten Veränderlichen. Die Decodierer 12 nehmen diese Veränderlichen auf den
Eingangsleitungen 14 auf und geben jede der vier ausgangsseitig auftretenden Kombinationen der bt-iden
Veränderlichen an eine Eingangsleitung 16 der Anordnung 10 ab.
Eine Anzahl paralleler Ausgangsleitungen 18 ist in bezug auf die Eingargsleitungen 16 senkrecht zu diesen
angeordnet und bildet mit den Eingangsleitungen ein Gitter. An den Schnittpunkten einiger Eingangs- und
Ausgangsleitungen 16 und 18 sind logische Schaltkreise 20 angeordnet, die eine logische Operation, in diesem
Fall die UND-Verknüpfung für über die Eingangsleitungen 16 zugeführte Daten durchzuführen vermögen und
das Ergebnis an die entsprechenden Ausgangsleitungen 18 abgeben.
Die Ausgangsleitungen 18 der aus UND-Gliedern bestehenden Anordnung 10 sind mit den Kingangsle1·
tungen 26 zweie aus ODLR-Gliedern aufgebauter
Anordnungen 22 jnd 24 verbunden, die zu beiden Seiten
der aus UND-Gliedern bestehenden Anordnung 10 vorgesehen sind. Diese Eingangsleitungen 26 schneiden
die Ausgangsleilungen 28 der aus ODF.R-Cjliedern
aufgebauten Anordnung. An bestimmten dieser Schnitt punkte sind logische Schaltkreise 29 vorgesehen, die in
bezug auf die von der aus UND-Gliedern aufgebauten Anordnung gelieferten Signale die ODER-Verknüpfung
durchführen und die entsprechenden AusgangsMgnale an die Ausgangsleitungen 28 abgeoen.
Man sieht, daß mit den Eingangssignal dei
2-Bit-Deeodierer in den 2-Bit-Decodierern 12 selbst, in
der aus UND-Gliedern aufgebauten Anordnung 10. in den aus ODER-Gliedern aufgebauten Anordnungen 22
und 24 und in den //i-Verriegelungsschaltungen 30
logische Funktionen durchgeführt werden können. Die verschiedenen logischen Funktionen, die von den
Decodierern 12 und der aus UND-Gliedern 10 bestehenden Anordnung für jedes der beiden Eingangssignal
a und b durchgeführt werden können, die einen der Decodierer 12a zugeführt werden sind in Fig. 2
gezeigt. Jede Spalte in der Tabelle der F ig. 2 stellt eine der vier Eingangsleilungen 16 dar. die am Ausgang des
Decodierers 12a angeschlossen sind. Die Überschriften
über den einzelnen Kolonnen oder Spalten dieser Tabelle stellt die durch den Decodierer 12a für die
Eingangssignale a und b durchgeführte logische Operation in der Weise dar, daß ein Abfragesignal auf
der durch diese Spalte dargestellten Eingangsleitung 16 angelegt wird. Die Zeilen der Tabelle entsprechen den
Ausgangsleitungen der Anordnung. Die Bezeichnung in jeder Zeile stellt diejenige logische Funktion dar, die auf
der der Zeile entsprechenden Ausgangsleitung 18 auftritt, wenn die Eingangsleitungen der Anordnung
durch eine binäre 1 in ihren Spalten längs dieser Zeile markiert sind und dadurch einer UND-Verknüpfung
unterzogen werden, daß diese Eingangsleitungen über ·,
den entsprechenden logischen Schaltkreise mit dieser Ausgangsleitung 18 verbunden sind. Man erhält
beispielsweise eine Exklusiv-ODER-Verknüpfung von a und b auf der Ausgangsleitung 18, wenn die Eingangsleilungen
16a und 166 über die logischen Schaltkreise 20a und 20ό mit der Ausgangsleitung 18 verbunden sind. Die
Durchführung logischer Operationen unter Verwen dung solcher Anordnungen von logischen Schaltkreisen
und 2-Bit-Decodierern ist aus der US-Patentschrift 37 61 902 vom 25. September 1973 an sich bekannt.
Gemäß der vorliegenden Erfindung sind diese Funktionen auf den mit einer programmierbaren
logischen Schaltung versehenen Halbleiterplättchen wesentlich dichter angeordnet. Dies wird dadurch
erreicht, daß man die Ausgangstabelle der programmierbaren logischen Schaltung in zwei gelrennte, aus
ODER-Gliedern bestehende Anordnungen unterteilt und sowohl die Eingangsleitungen als auch die
Ausgangsleitungen zur Trennung der verschiedenen, in
den Anordnungen durchführbarer Funktionen voneinander auftrennt. Die beispielsweise zuvor erwähnte
Exklusiv-ODER-Verknüpfung wird in die aus ODER-Gliedern bestehende Anordnung 22 unter Verwendung
der Leitungen 16a und 16£>und der Ausgangsleitung 18a
der aus UND-Gliedern bestehenden Anordnung 10 eingeführt. Diese Leitungen lassen sich dadurch in der
Gesamtanordnung in Segmente unterteilen, daß man sie an einer Stelle 32 unterbricht. Damit lassen sich aber die
übrigen Eingangsleitungen 16a und 166 zur Durchführung
von logischen Funktionen für Eingangssignale verwenden, die dem Decodierer 126 zugeleitet werden
und ebenso mit diesen Leitungen gekoppelt sind, während der Rest der Ausgangsleitung 18a zur
Durchführung von logischen Funktionen für Eingangs signale der anderen Decodierer benutzt werden kann.
wobei diese Funktionen der aus ODER-Glieder bestehenden Anordnung 24 zugeleitet werden. In
gleicher Weise, wie die Leitungen in der aus L1NDfjhedcrn bestehenden Anordnung sind auch die
Leitungen in den aus ODER-Gliedern aufgebauten Anordnungen 22 und 24 für voneinander unabhängige
Funktionen unterbrochen. Dies ist bei 32 angedeutet. Die Verriegvflungsschaltung 30a dient dabei der Abgabe
der auf der Leitung 18a erzeugten Exklusiv-ODER-Verknüpfung
an außenliegende Schaltungen. Die Eingangsleitung 24a und die Ausgangsleitung 26a der aus
OlJhK-Giiedern bestehenden Anordnung 22. die fiüiiei
dazu \erwendet wurden, lassen sich nunmehr in
Segmente unterteilen, so daß sie zur Durchführung anderer Funktionen verwendet werden können. Der
unbenutzte Abschnitt der Ausgangsleitung kann in Verbindung mit der Verriegelungsschahung 30£>
verwendet werden. TatsächFich lassen sich die Ausgangsleitungen
der aus ODER-Glieder bestehenden Anordnungen in drei oder mehr Segmente unterteilen und die
innenliegenden Segmente lassen sich mit Verriegelungsschaltungen
oder anderen, an den Enden der aus ODER-Gliedern aufgebauten Anordnungen vorgesehenen
Schallkreisen benutzen. Die Verwendung des Restes der Eingangsleitung 24a ist aus F i g. 1 noch nicht
klar, ergibt sich jedoch aus einer Beschreibung der in F i g. 3 dargestellten Ausführungsform.
Wie man sieht, lassen sich bei dieser Anordnung die Eingangs- und Ausgangsleilungen beider Anordnungen
zur Durchführung von zwei voneinander getrennten logischen Funktionen verwenden, ohne daß diese
logischen Funktionen einander behindern, da durch die Unterbrechungen 32 in den Leitungen die einzelnen
logischen Funktionen voneinander isoliert sind.
Fs ist jedoch nicht erforderlich, daß diese Leitungen unterbrochen sind, und wie bereits ausgeführt, lassen
sich die voll ausgeführten Leitungen dann benutzen, wenn die durchzuführende Funktion dies erfordert.
Somit läßt sich durch die neue Anordnung bei der Durchführung logischer Verknüpfungen in regelmäßig
aufgebauten logischen Schaltungen eine viel höhere Flexibilität erzielen. Durch diese Flexibilität lassen sich
mit einer regelmäßigen Anordnung von logischen Schaltkreisen bei vorgegebener Größe wesentlich mehr
logische Funktionen durchführen, wobei es dann immer noch möglich ist, daß logische Funktionen, die eine
große Anzahl von Schnittpunkten benöligen, in dieser regelmäßig aufgebauten Anordnung durchgeführt werden
können.
Andere Schemata von Anordnungen lassen sich in Verbindung mit der vorliegenden Erfindung einsetzen.
Beispielsweise kann die hier beschriebene Anordnung mit der in der US-Patentanmeldung (Aktenzeichen der
Anmelderin KI 9 74 018) vom gleichen Tage beschriebenen Anordnung benutzt werden, so daß sich eine Folge
von miteinander verbundener Anordnungen gemäß F i g. 3 ergibt, in der drei Auslesetabellen 40, 42 und 44
gezeigt sind, die von zwei Suchtabellen 46 und 48 gemeinsam benutzt werden. Den Eingangsleitungen der
innenliegenden Auslesetabelle 42 wurden die Ausgangssignale der Suchlabellen 46 und 48 zugeleitet, während
die außenliegenden Auslesetabellen ihre Signale jeweils von nur einer Suchtabelle 46 oder 48 aufnehmen
würden.
Wie man erkennen kann, läßt sich die Aufteilung der Eingangsleitungen der in der Mitte liegenden aus
ODER-Gliedern aufgebauten Tabelle in Segmente nunmehr in der Weise einsetzen, daß diese Eingangsleitungen
sich für zwei verschiedene Signale verwenden lassen, eines von der Suchtabelle 46 und eines von der
Suchtabelle. Diese Unterteilung kann weiterhin ausgedehnt werden, indem man die Suchtabellen 46 und 48 in
zwei Abschnitte unterteilt, so daß alle Leitungen in der aus UND-Gliedern bestehenden Anordnung unterbrochen
sind, so daß tatsächlich nunmehr vier Suchtabeüen
und drei Auslesetabellen vorhanden sind. Dabei sollte deutlich geworden sein, daß die Ausgangsleitungen in
den Auslesetabellen ebenfalls in der oben beschriebenen Weise unterbrochen sind.
Diese neuartigen regelmäßigen Anordnungen von logischen Schaltkreisen lassen sich auf monolithischen
Halbleiterplättchen herstellen und in vielfacher Weise einschließlich der in der obengenannten US-Patentanmeldung
beschriebenen Weise den verschiedenen individuellen Bedürfnissen anpassen.
Hierzu 2 Blatt Zeichnungen
Claims (6)
1. Programmierbare logische Anordnung von Schaltkreisen mit einer Suchtabelle zur Aufnahme
von Abiragesignalen, aus einer Anzahl von Decodierern
und einer Auslesetabelle, die in Abhängigkeit von den Abfragesignalen Ausgangssignale von der
Suchtabelle aufnimmt und ihrerseits in Abhängigkeit von den Abfragesignalen Ausgangssignale abgibt,
dadurch gekennzeichnet, daß die Auslesetabelle (40, 42 und 44) in zwei Abschnitte unterteilt
ist, wobei die Eingangsleitungen eines Abschnittes der Auslesetabelle die Ausgangssignale vom einen
Ende der Ausgangsleitungen der Suchtabelle (46-1, 48-2) aufnehmen, und die Eingangsleitungen des
anderen Abschnittes der Auslesetabelle das Ausgangssignal des anderen Endes der Auogangsleitungen
der Suchtabelle (46-2, 48-2) aufnehmen, und daß die Ausgangsleitungen der Suchtabelle in der Weise
in Segmente unterteilt sind, daß die von den entgegengesetzten Enden der unterteilten Leitungen
abgegegebenen Ausgangssignale auf den unterteilten Leitungen nicht vermischt werden.
2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß an den entgegengesetzten
Enden der Ausgangsleitungen in beiden Abschnitten der Auslesetabellen Verriegelungsschaltungen (30)
vorgesehen sind und daß in Segmente unterteilte Ausgangsleitungen der Ausleselabellen der Isolierung
der mit einem Segment verbundenen Verriegelungsschaltung zugeführten Signale von den der mit
dem anderen Segment verbundenen Vemegelungsschaltung Signale dienen.
3. Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß an den entgegengesetzten
Enden der Eingangsleitungen der Suchtabelle Decodierer (12) angeschlossen sind und daß die
Segmente der tingangsleitungen der Suchtabelle der Trennung der mit cem einen Segment
gekopppelten Decodierer (\2a) kommenden Abfragesignale von den Abfragesignalen dienen, die von
dem mit dem anderen Segment gekoppelten Decodierer (\2b) kommen.
4. Logische Schaltung nach Anspruch 1 mit einer Suchtabelle zur Aufnahme von Abfragesignalen aus
einer Anzahl von Decodierern und einer Auslesetabelle, für die Aufnahme der Ausgangssignale der
Suchtabelle in Abhängigkeit- von den Abfragesignalen und zur Abgabe von Ausgangssignalen in
Abhängigkeit von den Abfragesignalen, dadurch gekennzeichnet, daß drei Auslesetabellen (40,42,44)
und zwei Suchtabellen (46, 48) in der Weise angeordnet sind, daß eine Auslesetabelle zwischen
zwei Suchtabellen liegt und die beiden anderen Auslesetabellen auf gegenüberliegenden Seiten
einer der Suchtabellen angeordnet sind, so daß die eine Auslesetabelle die Ausgangssignale beider
Suchtabellen aufnimmt, während die anderen beiden Auslesetabellen die Ausgangssignale nur einer
Suchtabelle aufnehmen.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Etngangsleitungen der
Auslesetabelle in der Weise in Segmente unterteilt sind, daß die von einer der Suchtabellen in einem
Segment aufgenommenen Ausgangssignale von den Ausgangssignalen, die von den anderen Suchtabellen
in dem anderen Segment der gleichen Leitung aufgenommen werden, isoliert sind.
6. Logische Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Ausgangsleitungen in den
Suchtabellen in Segmente unterteilt sind, so daß die von entgegengesetzten Enden der gleichen Leitungen
zugeführten Ausgarigssignale in der in Segmente unterteilten Leitung nicht vermischt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/537,217 US3975623A (en) | 1974-12-30 | 1974-12-30 | Logic array with multiple readout tables |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2556273A1 DE2556273A1 (de) | 1976-07-08 |
DE2556273C2 true DE2556273C2 (de) | 1982-04-15 |
Family
ID=24141723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2556273A Expired DE2556273C2 (de) | 1974-12-30 | 1975-12-13 | Gruppenweise zu einer logischen Schaltung zusammengefaßte logische Schaltkreise |
Country Status (7)
Country | Link |
---|---|
US (1) | US3975623A (de) |
JP (1) | JPS5523507B2 (de) |
CA (1) | CA1060959A (de) |
DE (1) | DE2556273C2 (de) |
FR (1) | FR2296968A1 (de) |
GB (1) | GB1473030A (de) |
IT (1) | IT1050025B (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4029970A (en) * | 1975-11-06 | 1977-06-14 | Ibm Corporation | Changeable decoder structure for a folded logic array |
US4084152A (en) * | 1976-06-30 | 1978-04-11 | International Business Machines Corporation | Time shared programmable logic array |
US4195352A (en) * | 1977-07-08 | 1980-03-25 | Xerox Corporation | Split programmable logic array |
US4139907A (en) * | 1977-08-31 | 1979-02-13 | Bell Telephone Laboratories, Incorporated | Integrated read only memory |
US4123669A (en) * | 1977-09-08 | 1978-10-31 | International Business Machines Corporation | Logical OR circuit for programmed logic arrays |
JPS54148360A (en) * | 1978-05-12 | 1979-11-20 | Nec Corp | Logic array circuit |
JPS562739A (en) * | 1979-06-20 | 1981-01-13 | Nec Corp | Pla logical operation circuit |
US4357678A (en) * | 1979-12-26 | 1982-11-02 | International Business Machines Corporation | Programmable sequential logic array mechanism |
US4506341A (en) * | 1982-06-10 | 1985-03-19 | International Business Machines Corporation | Interlaced programmable logic array having shared elements |
US4531200A (en) * | 1982-12-02 | 1985-07-23 | International Business Machines Corporation | Indexed-indirect addressing using prefix codes |
US4644191A (en) * | 1985-09-19 | 1987-02-17 | Harris Corporation | Programmable array logic with shared product terms |
ATE57803T1 (de) * | 1986-05-30 | 1990-11-15 | Siemens Ag | Programmierbare schaltungsanordnung. |
US5189320A (en) * | 1991-09-23 | 1993-02-23 | Atmel Corporation | Programmable logic device with multiple shared logic arrays |
US6459095B1 (en) | 1999-03-29 | 2002-10-01 | Hewlett-Packard Company | Chemically synthesized and assembled electronics devices |
US6314019B1 (en) | 1999-03-29 | 2001-11-06 | Hewlett-Packard Company | Molecular-wire crossbar interconnect (MWCI) for signal routing and communications |
US7030408B1 (en) | 1999-03-29 | 2006-04-18 | Hewlett-Packard Development Company, L.P. | Molecular wire transistor (MWT) |
US6128214A (en) * | 1999-03-29 | 2000-10-03 | Hewlett-Packard | Molecular wire crossbar memory |
US6256767B1 (en) * | 1999-03-29 | 2001-07-03 | Hewlett-Packard Company | Demultiplexer for a molecular wire crossbar network (MWCN DEMUX) |
US6518156B1 (en) | 1999-03-29 | 2003-02-11 | Hewlett-Packard Company | Configurable nanoscale crossbar electronic circuits made by electrochemical reaction |
US6458621B1 (en) * | 2001-08-01 | 2002-10-01 | Hewlett-Packard Company | Batch fabricated molecular electronic devices with cost-effective lithographic electrodes |
US7092310B2 (en) * | 2003-12-19 | 2006-08-15 | International Business Machines Corporation | Memory array with multiple read ports |
US8438522B1 (en) | 2008-09-24 | 2013-05-07 | Iowa State University Research Foundation, Inc. | Logic element architecture for generic logic chains in programmable devices |
US8661394B1 (en) | 2008-09-24 | 2014-02-25 | Iowa State University Research Foundation, Inc. | Depth-optimal mapping of logic chains in reconfigurable fabrics |
JP6975430B2 (ja) | 2019-02-08 | 2021-12-01 | マコー株式会社 | ワーク表面処理装置及びワーク表面処理方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3699534A (en) * | 1970-12-15 | 1972-10-17 | Us Navy | Cellular arithmetic array |
US3761902A (en) * | 1971-12-30 | 1973-09-25 | Ibm | Functional memory using multi-state associative cells |
US3816725A (en) * | 1972-04-28 | 1974-06-11 | Gen Electric | Multiple level associative logic circuits |
US3818452A (en) * | 1972-04-28 | 1974-06-18 | Gen Electric | Electrically programmable logic circuits |
US3849638A (en) * | 1973-07-18 | 1974-11-19 | Gen Electric | Segmented associative logic circuits |
-
1974
- 1974-12-30 US US05/537,217 patent/US3975623A/en not_active Expired - Lifetime
-
1975
- 1975-09-16 GB GB3791975A patent/GB1473030A/en not_active Expired
- 1975-10-08 CA CA237,279A patent/CA1060959A/en not_active Expired
- 1975-11-05 FR FR7534723A patent/FR2296968A1/fr active Granted
- 1975-12-02 JP JP14247075A patent/JPS5523507B2/ja not_active Expired
- 1975-12-09 IT IT30098/75A patent/IT1050025B/it active
- 1975-12-13 DE DE2556273A patent/DE2556273C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5178951A (de) | 1976-07-09 |
JPS5523507B2 (de) | 1980-06-23 |
US3975623A (en) | 1976-08-17 |
FR2296968B1 (de) | 1978-05-12 |
GB1473030A (en) | 1977-05-11 |
IT1050025B (it) | 1981-03-10 |
CA1060959A (en) | 1979-08-21 |
DE2556273A1 (de) | 1976-07-08 |
FR2296968A1 (fr) | 1976-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2556273C2 (de) | Gruppenweise zu einer logischen Schaltung zusammengefaßte logische Schaltkreise | |
DE2556275C2 (de) | Programmierbare logische Schaltung hoher Dichte | |
DE1041535B (de) | Magnetische Speicherkernmatrix mit einer Vielzahl von magnetischen Speicherkernen | |
DE2916065C2 (de) | Datenverarbeitungseinrichtung | |
DE1765184B2 (de) | Elektrische schaltvorrichtung | |
EP0399139B1 (de) | Verfahren zur Erweiterung eines dreistufigen regelmässigen Koppelfeldes | |
DE1220480B (de) | Informationsspeicheranordnung | |
EP0124019A2 (de) | Oberflächenwellen-Resonatorfilter | |
DE2940259C2 (de) | Zweistufiges Koppelfeld | |
DE1069681B (de) | ||
EP0159685A2 (de) | Verfahren zur Herstellung der Platten eines Plattenwärmetauschers und aus den Platten hergestellter Wärmetauscher | |
EP0767961B1 (de) | Schaltungsanordnung mit wenigstens einer schaltungseinheit wie einem register, einer speicherzelle, einer speicheranordnung oder dergleichen | |
DE2005765A1 (de) | Schaltungsanordnung zur Abgabe periodischer Impuls-Steuersignale an Elemente in einer Mehrzahl von Reihen mit von einem bis n tief max Elementen | |
DE1474352C (de) | Matrixspeicher | |
DE3741377C1 (en) | Method and device for bridge welding | |
DE1288406B (de) | Schabrad mit schrittweise gestaffelten Schneidnuten | |
DE2806837C2 (de) | Decodierschaltung mit Josephson-Kontakten | |
DE2007496C3 (de) | Verschiebematrix mit passiven Matrixelementen zur parallelen Verschiebung von Informationen | |
DE1474352A1 (de) | Matrixspeicher | |
DE1499823C3 (de) | Auswahlschaltung mit unipolaren Schaltern | |
DE2634194A1 (de) | Mit verknuepfungsgliedern aufgebauter statischer binaercodierer mit mehreren signaleingaengen und mehreren signalausgaengen | |
DE1268673B (de) | Magnetkernspeicher mit blockartig ausgebildeten Speicherelementen | |
DE2707818B2 (de) | Signalschaltmatrix für eine elektrostatische Aufzeichnungseinrichtung | |
DE1541918A1 (de) | Wanderfeldroehre mit einer Verzoegerungsleitung,die eine Mehrzahl gekoppelter Resonanzhohlraeume enthaelt | |
DE1472329C3 (de) | Verfahren und Vorrichtung zum Chiffrleren und Dechiffrieren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |