DE1276825B - Verfahren zum Herstellen von Halbleiterbauelementen mit jeweils mindestens einem kleinflaechigen pn-UEbergang - Google Patents

Verfahren zum Herstellen von Halbleiterbauelementen mit jeweils mindestens einem kleinflaechigen pn-UEbergang

Info

Publication number
DE1276825B
DE1276825B DER39324A DER0039324A DE1276825B DE 1276825 B DE1276825 B DE 1276825B DE R39324 A DER39324 A DE R39324A DE R0039324 A DER0039324 A DE R0039324A DE 1276825 B DE1276825 B DE 1276825B
Authority
DE
Germany
Prior art keywords
junction
layer
semiconductor
semiconductor wafer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DER39324A
Other languages
English (en)
Inventor
Richard Glicksman
Robert Myron Minton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1276825B publication Critical patent/DE1276825B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66151—Tunnel diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/979—Tunnel diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
HOIl
Deutsche Kl.: 21 g -11/02
Nummer: 1276 825
Aktenzeichen: P 12 76 825.1-33 (R 39324)
Anmeldetag: 25. November 1964
Auslegetag: 5. September 1968
Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen mit jeweils mindestens einem kleinflächigen pn-übergang, bei welchem auf eine Oberfläche einer Halbleiterscheibe ersten Leitungstyps ein Muster aus isolierenden Abdeckschichten, deren Rand ein gerades Stück mit einer einspringenden Kerbe aufweist, aufgebracht wird und in den innerhalb der Kerben befindlichen Teilen der Halbleiterscheibe mittels eines auf die Scheibenoberfläche aufgebrachten, einen Dotierungsstoff des entgegengesetzten Leitungstyps enthaltenden Materials ein pn-übergang gebildet wird, und bei dem die Scheibe anschließend in kleine Plättchen, die jeweils eine Abdeckschicht und einen in der Randkerbe liegenden pn-übergang enthalten, zerteilt und die Flächenabmessung des pn-Überganges der einzelnen Plättchen jeweils durch Abtragen des den pn-übergang enthaltenden Halbleitermaterials auf einen gewünschten Wert verringert wird.
Bei einem bekannten Verfahren der obengenannten «° Art wird zur Herstellung des pn-Überganges sowohl auf den einzelnen Abdeckschichten als auch auf einem in der zugehörigen Kerbe befindlichen Teil der Oberfläche der Halbleiterscheibe ein Dotierungsstoff aufgedampft oder in Pulverform aufgebracht. Der Dotierungsstoff wird dann einlegiert und kann dann kontaktiert werden. Anschließend wird die so gebildete Anordnung geätzt, wobei in erster Linie das Halbleitermaterial der Scheibe angegriffen wird, während der einlegierte Dotierungsstoff und die Abdeckschicht praktisch unverändert bleiben.
Die vorliegende Erfindung geht von einem Verfahren der obengenannten Art aus und setzt sich zur Aufgabe, eine bessere Steuerbarkeit des Verfahrens beim Abtragen des Halbleitermaterials zur Einstellung der Größe des pn-Überganges zu erreichen.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art gemäß der Erfindung dadurch gelöst, daß zur Bildung des pn-Uberganges in den innerhalb der Kerben liegenden Bereichen der Halbleiterscheibe auf dem von den Abdeckschichten frei gelassenen Teil der Oberfläche der Halbleiterscheibe eine Schicht aus kristallinem Halbleitermaterial des entgegengesetzten Leitungstyps aus der Dampfphase niedergeschlagen wird, daß anschließend je eine Metallschicht auf die Abdeckschichten aufgebracht wird, die mindestens teilweise über den in der zugehörigen Kerbe befindlichen Teil der kristallinen Halbleiterschicht entgegengesetzten Leitungstyps reicht, und daß die Halbleiterscheibe dann längs der Kerben enthaltenden geraden Stücke der Ränder der Abdeckschichten zertrennt wird.
Verfahren zum Herstellen von
Halbleiterbauelementen mit jeweils mindestens
einem kleinflächigen pn-übergang
Anmelder:
Radio Corporation of America, New York, N. Y.
(V. St. A.)
Vertreter:
Dr.-Ing. E. Sommerfeld, Patentanwalt,
8000 München 23, Dunantstr. 6
Als Erfinder benannt:
Robert Myron Minton, Somerset, N. J.;
Richard Glicksman, North Plainfield N. J.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 26. November 1963
(326 098)
Weiterbildungen und vorteilhafte Ausgestaltungen der Erfindungen sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden an Hand der Zeichnung näher erläutert, es zeigt
F i g. 1 eine perspektivische Ansicht eines scheibenförmigen Halbleiterkörpers, der bei dem vorliegenden Verfahren verwendet werden kann,
Fig. 2 eine perspektivische Ansicht des Halbleiterkörpers gemäß F i g. 1, nachdem seine eine Seite mit einer Anzahl von Abdeckschichten versehen worden ist,
F i g. 3 a bis 5 a und 3 b bis 5 b Draufsichten bzw. Schnittansichten von Teilen des Halbleiterkörpers während aufeinanderfolgender Schritte des vorliegenden Verfahrens; diese Figuren sind der Deutlichkeit halber in einem größeren Maßstab gezeichnet als die Fig. 1 und 2;
F i g. 6 eine isometrische Darstellung eines durch Zerteilung des Halbleiterkörpers gewonnenen HaIbleiterplättchens und
F i g. 7 eine Schnittansicht eines fertigen Flächenhalbleiterbauelementes.
Eine spezielle Anwendungsmöglichkeit des erfindungsgemäßen Verfahrens ist die Herstellung
809 599/427
von Bauelementen mit Übergängen oder Sperrschichten begrenzter Fläche und niedriger Kapazität aus einem Halbleiterkörper, z. B. einer Scheibe eines Einkristalls. Für den vorgesehenen Zweck kann ein beliebiges kristallines Halbleitermaterial verwendet werden, wie Germanium, Silicium, Germanium-Silicium-Legierungen, Cadmiumsulfid, Indiumphosphid, III-V-Verbindungen, z. B. Galliumarsenid, Indiumphosphid u. dgl., Siliciumcarbid usw.
Bei diesem Beispiel besteht die auf die Bereiche 14 aufgebrachte Abdeckschicht 17 aus Siliziummonoxid und ist etwa 2 μηι dick. Die genaue Dicke der Abdeckung 17 ist nicht wesentlich. Die Dicke der Ab-5 deckschicht 17 könnte beispielsweise im Bereich zwischen 0,1 und 100 μ gewählt werden. Man kann auch andere Abdeckmaterialien verwenden, wie Magnesiumfluorid, Magnesiumoxid u. dgl., vorausgesetzt, daß sie in bezug auf das Halbleitermaterial der
Der Leitungstyp des verwendeten Materials ist be- ίο Unterlage oder Scheibe 10 elektrisch inert sind, liebig. Geeignete Akzeptoren für Germanium, SiIi- Auf den nicht abgedeckten Teilen der Scheiben-
cium und Germanium-Silicium-Legierungen sind Bor, fläche 11 wird nun in bekannter Weise eine epitak-Aluminium, Gallium und Indium, geeignete Dona- tische Schicht 18 (Fig. 4a, 4b) aus einem Halbtoren für diese Materialien sind Phosphor, Arsen und leitermaterial des dem Leitungstyp der Scheibe 10 Antimon. Bei dem vorliegenden Beispiel soll der 15 entgegengesetzten Leitungstyps aufgebracht. Da die Halbleiterkörper 10 aus p-Germanium bestehen und als Unterlage verwendete Scheibe 10 bei diesem Beidie Form einer Scheibe mit zwei ebenen Seiten 11,12 spiel aus p-Germanium bestehen soll, wird eine epihaben, wie in Fig. 1 dargestellt ist. Die Scheibe 10 taktische Schicht 18 aus η-Germanium aufgebracht, ist bei diesem Beispiel etwa 0,23 mm dick und hat Zwischen der p-leitenden Halbleiterscheibe 10 und einen Durchmesser von etwa 25 mm; sie ist mit GaI- 20 der η-leitenden epitaktischen Schicht 18 entsteht dalium derart dotiert, daß die Trägerkonzentration etwa her ein pn-übergang 19 bzw. eine gleichrichtende 1 · ΙΟ" bis 1 ■ 1020 cm"3 beträgt. Sperrschicht. Da bei Bauelementen, die den Tunnel-
Begrenzte Bereiche 14 (F i g. 2) der Seite 11 der effekt nutzbar machen, sehr abrupte und dünne ÜberScheibe 10 werden dann auf irgendeine Weise abge- gänge erwünscht sind, ist die epitaktische Schicht 18 deckt. Zum Abdecken eignen sich dieelektrische, also 25 stark dotiert. Bei dem vorliegenden Beispiel enthält elektrisch isolierende Materialien. Zur Abdeckung die epitaktische Schicht 18 so viel Arsen, daß die kann beispielsweise Magnesiumhydroxid oder auch Ladungsträgerkonzentration etwa 4 · 1019 cm"3 beeine kolloidale Graphitsuspension mittels eines Sei- trägt. Da die Umfangskerben 16 einen Teil des nicht densiebes oder eines Pinsels auf gewünschte Bereiche abgedeckten Bereiches der Scheibenfläche 11 bilden, der Scheibenfläche 11 aufgebracht werden. Eine 30 sind sie ebenfalls durch die epitaktische Schicht 18 andere Möglichkeit besteht darin, die Scheibe 10 in bedeckt, wie die Draufsicht der Fig. 4a und die in einer Vakuumaufdampfanlage auf 150° C zu halten Fig. 4b dargestellte Schnittansicht in einer Ebene und auf die Scheibenfläche 11 eine Metallplatte auf- 4b-4b der Fig. 4a zeigt.
zulegen, die als Aufdampfmaske ausgebildet ist und Wie in Fig. 5 dargestellt ist, wird nun auf die Seite
eine reguläre Anordnung aus gleichartigen Durch- 35 11 der Scheibe eine Metallschicht 23 aufgebracht, die brechungen aufweist. Die Form der einzelnen Durch- nur die abgedeckten Bereiche 14 und die jeweils zubrechungen entspricht den Bereichen, die abzudecken gehörigen Umfangskerben 16 bedeckt. Die Metalloder zu maskieren sind. Durch die Durchbrechungen schicht 23 wird am besten durch eine Maske aufgewird dann auf die entsprechenden Bereiche der dampft. Zum Aufdampfen werden vorzugsweise Me-Scheibenfläche 11 ein inertes Material wie Silizium- 40 talle oder Legierungen verwendet, die mit der epimonoxid oder Magnesiumfluorid aufgedampft. Die taktischen Halbleiterschicht einen ohmschen Kontakt genaue Größe und Form der abgedeckten Bereiche 14 bilden. In manchen Fällen läßt sich mit einem einist nicht wesentlich, jeder abgedeckte Bereich 14 weist zigen Metall erne ausreichende Haftung an der HaIbjedoch an seinem Umfang eine bei allen Bereichen leiterscheibe erreichen. Chrom und Aluminium hafgleichartige Einkerbung 16 auf. Größe, Form und 45 ten beispielsweise genügend auf Silizium, so daß sie Lage der peripheren Einkerbung 16 ist ebenfalls nicht allein verwendet werden können. Bei dem vorliegen-
" den Beispiel besteht die Metallschicht 23 aus einem
aufgedampften Goldfilm. Die genaue Dicke der
Schicht 23 ist nicht wesentlich, sie kann beispiels-50 weise im Bereich zwischen 0,1 und 100 μ liegen. Bei
manchen Halbleitermaterialien kann es zweckmäßiger
sein, eine Legierung oder eine Mischung von Metallen
oder eine zusammengesetzte Metallschicht, die aus
mehreren verschiedenen Metallen besteht, zu ver
wesentlich. Die Fläche der einzelnen Einkerbungen
16 beträgt zweckmäßigerweise etwa Vs bis V100 der
Fläche, die der zugehörige abgedeckte Bereich 14
ohne die Einkerbung haben würde.
Fig. 3a ist eine vergrößerte Draufsicht auf einen
Teil der Halbleiterscheibe 10 und zeigt einen einzelnen abgedeckten Bereich 14 und dessen Umfangskerbe 16, die gemäß dem vorliegenden Beispiel gestaltet sind. Die Kerbe kann gewünschtenfalls auch 55 wenden,
an der Ecke der Abdeckung angeordnet sein. Bei Die Scheibe 10 wird nun in eine Anzahl von
diesem Beispiel sind die abgedeckten Bereiche 14, Plättchen unterteilt. Die einzelnen Plättchen entsgreabgesehen von den Kerben, jeweils Quadrate mit chen in Größe und Form jeweils einem der abgeeiner Kantenlänge von 0,46 mm. Die Umfangskerben deckten Bereiche 14 zuzüglich der zugehörigen Kerbe 16 haben die Form von 0,15 mm langen und 60 16. Bei diesem Beispiel sind die Hauptflächen der 0,076 mm breiten Rechtecken. Die Fläche der Um- einzelnen Plättchen daher Quadrate mit einer Kanteafangskerbe 16 ist dementsprechend 1,15 ■ 10~2 mm2, länge von etwa 0,46 mm. Fi g. 6 ist eine isometrische und die Fläche des ganzen abgedeckten Bereiches 14 Ansicht eines solchen Plättchens 60. Das dargestellte beträgt etwa 0,2 mm2. Das Verhältnis der Fläche der Plättchen 60 besteht aus dem ursprünglichen Schgi-Kerbe 16 zur abgedeckten Fläche 14 beträgt bei die- e5 benmaterial 10', also im vorliegenden Falle p-leitepsem Beispiel also 1In. dem Germanium, das mit Gallium dotiert ist, ferner
F i g. 3 b ist eine in Pfeilrichtung gesehene Quer- aus einer Schicht 17 aus einem inerten Abdeckmateschnittsansicht in einer Ebene 3b-3b der Fig. 3a. rial, das den Hauptteil der einen Seite der Schicht 10'
abdeckt, einer epitaktischen Schicht 18' aus einem Material entgegengesetzten Leitungstyps (bei dem vorliegenden Beispiel η-leitendes Germanium, das mit Arsen dotiert ist) auf demjenigen Teil der genannten Seite der Schicht 10', der nicht von der Abdeckung 17 bedeckt ist, und aus einer Metallschicht 23, die sowohl die Abdeckschicht 17 als auch die epitaktische Halbleiterschicht 18' überdeckt. Die Metallschicht 23 besteht aus einem Material, das mit der epitaktischen Halbleiterschicht 18' einen ohmschen oder sperrfreien Kontakt bilden.
Die Strombelastbarkeit der einzelnen Einheiten kann dadurch auf einen gewünschten Wert eingestellt werden, daß die epitaktische Schicht 18' teilweise entfernt und damit die Fläche und Kapazität des pn-Überganges 19 verringert werden. Das teilweise Abtragen der epitaktischen Schicht 18' kann beispielsweise durch elektrolytisches Ätzen erfolgen. Selbstverständlich läßt sich die epitaktische Schicht auch durch andere Verfahren abtragen, z. B. durch chemisches Ätzen u. dgl. Beim Abtragen oder Ätzen der epitaktischen Schicht kann gleichzeitig auch ein Teil der Schicht 10' aus dem ursprünglichen Scheibenmaterial entfernt werden, dies beeinflußt die Eigenschaften der Einrichtung jedoch nicht. Wenn auch nach dem teilweisen Abtragen der epitaktischen Schicht 18 nur ein kleinflächiger Bereich des Überganges 19 zurückbleibt, so ist dieser doch fest und robust zwischen der Metallschicht 23 und der Schicht 10' aus dem ursprünglichen Scheibenmaterial gehaltert.
Die teilweise Entfernung der epitaktischen Schicht 18' kann beispielsweise folgendermaßen durchgeführt werden: Jedes einzelne Plättchen 60 wird in einem Ätzmittel behandelt, das die Schicht 10' aus der ursprünglichen Scheibe und die epitaktische Schicht 18' am Umfang langsam angreift, gegenüber der Metallschicht 62 jedoch verhältnismäßig inert ist. Ein geeignetes Ätzmittel für die aus Germanium bestehenden Einrichtungen dieses Beispiels ist eine Lösung aus konzentriertem Kaliumhydroxid, also eine etwa 20- bis 40gewichtsprozentige Lösung. Auf diese Weise wird vom Umfang Halbleitermaterial entfernt, und man erhält ein Plättchen 60, wie es in F i g. 7 dargestellt ist, die einer in Pfeilrichtung gesehenen Schnittansicht in einer Ebene 7-7 der F i g. 6, jedoch nach dem Ätzen, entspricht. Die epitaktische Schicht 18', die nach dem Ätzen mit 18" (F i g. 7) bezeichnet ist, war ursprünglich etwa 0,15 mm lang und 0,076 mm breit und läßt sich auf die beschriebene Weise ohne Schwiengkeiten auf einen beliebigen Bruchteil ihrer ursprünglichen Breite, z. B. von Va bis Vsooo abtragen. Wie weit die Breite verringert wird, hängt von den Bedingungen ab, die an die zu fertigenden Bauelemente gestellt werden, das Abtragen läßt sich ohne Schwierigkeiten durch Einstellen der Konzentration des Ätzmittels im Ätzbad, der Temperatur des Ätzbades und der Ätzdauer steuern. Bei dem vorliegenden Beispiel nehmen die Fläche des gleichrichtenden Überganges 19' und damit der Spitzenstrom der Einrichtung im selben Verhältnis ab wie die mittlere Breite der epitaktischen Schicht 18". Die mittlere Breite der epitaktischen Schicht 18" läßt sich leicht bis auf 1,5 μπα herabsetzen, wodurch die Fläche des Überganges und der Spitzenstrom auf den fünfzigsten Teil des ursprünglichen Wertes herabgesetzt werden. Gewünschtenfalls läßt sich die mittlere Breite der epitaktischen Schicht 18" weiter bis auf etwa 0,076 μπι verringern, so daß dann die Fläche des Überganges und der Spitzenstrom der Einrichtung auf V1000 des ursprünglichen Wertes herabgesetzt werden.
Zur Fertigstellung der Einrichtung kann ein erster elektrischer Anschlußdraht 61 an der Metallschicht des Plättchens 60 befestigt werden, der einen elektrischen Anschluß für die epitaktische Schicht 18" bildet. Ein zweiter Anschlußdraht 62 wird mit der Unterseite 12' der Germaniumschicht 10" verbunden und dient zu deren Anschluß. Die Anschlußdrähte 61, 62 können auf irgendeine geeignete Weise angebracht werden, z. B. durch Löten oder Thermokompression.
Die genaue Form der Abdeckungsfläche und ihrer Umfangsnut sind nicht wesentlich. Sie können quadratisch, rechteckig, dreieckig, halbkreisförmig oder sogar unregelmäßig sein. Eine dreieckige oder auf andere Weise nach innen zulaufende Kerbe ist hinsichtlich der beschriebenen Verringerung der Fläche des Überganges besonders zweckmäßig.

Claims (5)

Patentansprüche:
1. Verfahren zum Herstellen von Halbleiterbauelementen mit jeweils mindestens einem kleinflächigen pn-übergang, bei welchem auf eine Oberfläche einer Halbleiterscheibe ersten Leitungstyps ein Muster aus isolierenden Abdeckschichten, deren Rand ein gerades Stück mit einer einspringenden Kerbe aufweist, aufgebracht wird, und in den innerhalb der Kerben befindlichen Teilen der Halbleiterscheibe mittels eines auf die Scheibenoberfläche aufgebrachten, einen Dotierungsstoff des entgegengesetzten Leitungstyps enthaltenden Materials ein pn-übergang gebildet wird, und bei dem die Scheibe anschließend in kleine Plättchen, die jeweils eine Abdeckschicht und einen in der Randkerbe liegenden pn-übergang enthalten, zerteilt und die Flächenabmessung des pn-Uberganges der einzelnen Plättchen jeweils durch Abtragen des den pn-übergang enthaltenden Halbleitermaterials auf einen gewünschten Wert verringert wird, dadurch gekennzeichnet, daß zur Bildung des pn-Überganges in den innerhalb der Kerben liegenden Bereich der Halbleiterscheibe auf dem von den Abdeckschichten (17) frei gelassenen Teil der Oberfläche (11) der Halbleiterscheibe (10) eine Schicht (18) aus kristallinem Halbleitermaterial des entgegengesetzten Leitungstyps aus der Dampfphase niedergeschlagen wird, daß anschließend je eine Metallschicht (23) auf die Abdeckschichten (17) aufgebracht wird, die mindestens teilweise über den in der zugehörigen Kerbe (16) befindlichen Teil der kristallinen Halbleiterschicht (18) entgegengesetzten Leitungstyps reicht, und daß die Halbleiterscheibe (10) dann längs der die Kerben (16) enthaltenden geraden Stücke der Ränder der Abdeckschichten (17) zertrennt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht (18) aus kristallinem Halbleitermaterial entgegengesetzten Leitungstyps durch epitaktisches Aufwachsen unter thermischer Zersetzung gasförmiger Halbleiterverbindungen hergestellt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die einzelnen Metallschichten (23) vorzugsweise in einer Dicke zwischen 0,1 und 100 μτη aufgedampft werden.
4. Verfahren nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß die Abdeckschichten (14) aus Siliciummonoxid, Siliciumdioxid, Magnesiumhydroxid, Magnesiumoxid, Siliciumfluorid, einem Silicon oder einer Graphitsuspension hergestellt werden.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein Teil der epitaktischen Schicht durch Abätzen entfernt wird.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1141386; französische Patentschrift Nr. 1320 577; »IBM Technical Disclosure Bull.«, Vol. 3, 1960,
Nr. 4, S. 42.
Hierzu 1 Blatt Zeichnungen
809 599/427 8.68 © Bundesdruckerei Berlin
DER39324A 1963-11-26 1964-11-25 Verfahren zum Herstellen von Halbleiterbauelementen mit jeweils mindestens einem kleinflaechigen pn-UEbergang Pending DE1276825B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US326098A US3287186A (en) 1963-11-26 1963-11-26 Semiconductor devices and method of manufacture thereof

Publications (1)

Publication Number Publication Date
DE1276825B true DE1276825B (de) 1968-09-05

Family

ID=23270809

Family Applications (1)

Application Number Title Priority Date Filing Date
DER39324A Pending DE1276825B (de) 1963-11-26 1964-11-25 Verfahren zum Herstellen von Halbleiterbauelementen mit jeweils mindestens einem kleinflaechigen pn-UEbergang

Country Status (6)

Country Link
US (1) US3287186A (de)
BE (1) BE656140A (de)
DE (1) DE1276825B (de)
GB (1) GB1058036A (de)
NL (1) NL6413677A (de)
SE (1) SE303808B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1289188B (de) * 1964-12-15 1969-02-13 Telefunken Patent Metallbasistransistor
US3402081A (en) * 1965-06-30 1968-09-17 Ibm Method for controlling the electrical characteristics of a semiconductor surface and product produced thereby
US3522164A (en) * 1965-10-21 1970-07-28 Texas Instruments Inc Semiconductor surface preparation and device fabrication
JPS51149784A (en) * 1975-06-17 1976-12-22 Matsushita Electric Ind Co Ltd Solid state light emission device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1141386B (de) * 1961-04-26 1962-12-20 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung
FR1320577A (fr) * 1961-04-28 1963-03-08 Ibm Dispositif et procédé de fabrication de semiconducteurs

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1191404A (fr) * 1958-02-10 1959-10-20 Ct D Etudes Et De Dev De L Ele Procédé de réalisation de diodes et produits industriels en résultant
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US3025438A (en) * 1959-09-18 1962-03-13 Tungsol Electric Inc Field effect transistor
US3133336A (en) * 1959-12-30 1964-05-19 Ibm Semiconductor device fabrication
US3121828A (en) * 1961-09-18 1964-02-18 Ibm Tunnel diode devices and the method of fabrication thereof
NL286507A (de) * 1961-12-11
US3184350A (en) * 1962-04-02 1965-05-18 Ibm Fluorocarbon compound used in masking of epitaxial growth of semiconductors by vapordeposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1141386B (de) * 1961-04-26 1962-12-20 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung
FR1320577A (fr) * 1961-04-28 1963-03-08 Ibm Dispositif et procédé de fabrication de semiconducteurs

Also Published As

Publication number Publication date
US3287186A (en) 1966-11-22
BE656140A (de) 1965-03-16
NL6413677A (de) 1965-05-27
SE303808B (de) 1968-09-09
GB1058036A (en) 1967-02-08

Similar Documents

Publication Publication Date Title
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE1197549B (de) Halbleiterbauelement mit mindestens einem pn-UEbergang und mindestens einer Kontakt-elektrode auf einer Isolierschicht
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1210488B (de) Verfahren zum Herstellen von Halbleiter-bauelementen, insbesondere von Tunnel-Diodenbzw. Esaki-Dioden, mit im Halbleiterkoerper eingebettetem PN-UEbergang
DE1196296B (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE2523307C2 (de) Halbleiterbauelement
DE2063579B2 (de) Codierbare Halbleiteranordnung
DE1640500A1 (de) Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen
DE2730566C3 (de) Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE1963162A1 (de) Mehrschichtiges Halbleitersubstrat und Verfahren zu seiner Herstellung
DE1906479C2 (de) Halbleiterbauelement
DE2340142B2 (de) Verfahren zur massenproduktion von halbleiteranordnungen mit hoher durchbruchspannung
DE1514376B2 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2523055A1 (de) Minoritaetstraeger-trennzonen fuer halbleitervorrichtungen und verfahren zu ihrer herstellung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1276825B (de) Verfahren zum Herstellen von Halbleiterbauelementen mit jeweils mindestens einem kleinflaechigen pn-UEbergang
DE1280416B (de) Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten
DE1278023B (de) Halbleiterschaltelement und Verfahren zu seiner Herstellung
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes