DE1253366B - Verfahren zum Behandeln der Oberflaeche von Halbleiteranordnungen - Google Patents
Verfahren zum Behandeln der Oberflaeche von HalbleiteranordnungenInfo
- Publication number
- DE1253366B DE1253366B DES95977A DES0095977A DE1253366B DE 1253366 B DE1253366 B DE 1253366B DE S95977 A DES95977 A DE S95977A DE S0095977 A DES0095977 A DE S0095977A DE 1253366 B DE1253366 B DE 1253366B
- Authority
- DE
- Germany
- Prior art keywords
- germanium
- boron
- semiconductor
- housing
- boric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C22/02—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using non-aqueous solutions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
DEUTSCHES 4!w7WWP PATENTAMT
AUSLEGESCHRIFT Deutsche Ki.: 21 g -11/02
Nummer: 1253 366
Aktenzeichen: S 95977 VIII c/21 g
j[ 253 366 Anmeldetag: 16.Märzl965
Auslegetag: 2. November 1967
Die Erfindung bezieht sich auf ein Verfahren zur Oberflächenbehandlung von Halbleiteranordnungen
mit wenigstens einem pn-übergang zur Stabilisierung der oberflächenabhängigen elektrischen Parameter,
insbesondere der Rauscheigenschaften, bei dem die Halbleiteranordnungen unmittelbar nach dem Ätzen
mit insbesondere als Elektronenakzeptoren wirksamen Borverbindungen behandelt werden.
Es hat sich gezeigt, daß einerseits die zeitliche Stabilität der Sperrströme bei konstanter Sperrspannung
von der Oberflächenbeschaffenheit der Halbleiteranordnung abhängig ist und daß andererseits
die Oberflächenbeschaffenheit der Halbleiteranordnung einen wesentlichen Einfluß auf die
Rauscheigenschaften des fertigen Bauelementes ausübt.
Die Untersuchung der Abhängigkeit der Rauscheigenschaften von äußeren Einflüssen und der dadurch
bedingten Oberflächenbeschaffenheit hat ergeben, daß die Rauscheigenschaften in hohem Maße
von der Oberflächenbeschaffenheit des Halbleiterkörpers abhängen.
Dies läßt sich so erklären, daß leicht bewegliche Elektronen größeren örtlichen Schwankungen unterworfen
sind als Bindungselektronen von stabilen Oberflächenkomplexen. Durch die Erhöhung der
Stabilität der Oberflächenverbindungen ist es möglich, derartige örtliche Ladungsschwankungen, die
unter anderem für die Rauscheigenschaften der Bauelemente verantwortlich sind, stark zu reduzieren.
Wie sich weiterhin gezeigt hat, steigt der Rauschfaktor durch eine Wasserbeladung der Oberfläche
stark an. Die mit steigendem Feuchtigkeitsgehalt zunehmende Verschlechterung der Rauscheigenschaften
läßt sich aus der Beweglichkeit der Wasserionen erklären.
Aufgabe der Erfindung ist es daher, die Oberfläche des Halbleiterkörpers weitgehend zu stabilisieren
und dadurch den schädlichen Einfluß der Feuchtigkeit weitgehend zu reduzieren.
Aus der französischen Patentschrift 1 354 590 ist ein Verfahren bekannt, bei dem die Oberfläche von
Halbleiteranordnungen mit Derivaten von chinoiden bzw. ketoiden Ringverbindungen, die in 2-StelIung
zur >C = O-Gruppierung eine OH-Gruppe tragen, behandelt wird. Dabei findet eine Anlagerung der
Verbindung an die freien Valenzen der an der Oberfläche befindlichen Germaniumatome statt, wobei
unter Abspaltung von Wasser das Germanium eine koordinative Bindung mit der Anlagerungsverbindung
eingeht. Dadurch können zeitlich stabile Sperrströme und Stromverstärkungen erzielt werden,
Verfahren zum Behandeln der Oberfläche von
Halbleiteranordnungen
Halbleiteranordnungen
Anmelder:
Siemens Aktiengesellschaft, Berlin und München, München 2, Wittelsbacherplatz 2
Als Erfinder benannt:
Dr.-Ing. Fritz-Werner Beyerlein,
Sunnyvale, Calif. (V. St. A.)
eine zusätzliche Beeinflussung der Rauscheigenschaften findet jedoch nicht statt.
Aus der deutschen Auslegeschrift 1 175 796 ist auch eine Halbleiteranordnung bekannt, deren Halbleiterkörper
wenigstens an einen wirksamen Teil seiner Oberfläche mittels einer Hülle luftdicht von der Umgebung
dadurch abgeschlossen wird, daß sich ein Raum zwischen der Hülle und dem Halbleiterkörper
als stabilisierende Substanz Boroxid und/oder eine wenigstens teilweise Boroxid in chemisch gebundener
Form enthaltende organische Verbindung befindet. Auch bei diesem Verfahren werden die
Rauscheigenschaften nicht im günstigen Sinne beeinflußt, da keine spezielle Anlagerungsreaktion an
die freien Valenzen des Kristallgitters der Halbleiteroberfläche stattfindet und damit örtliche Ladungsschwankungen nicht beseitigt werden.
In der britischen Patentschrift 915 270 wird ebenfalls ein Verfahren zur Stabilisierung der elektrischen
Parameter von Halbleiterbauelementen beschrieben, bei dem auf die Halbleiteroberfläche eine Boroxid
oder Borsäure enthaltende organische polymere Verbindung aufgebracht und einer speziellen Wärmebehandlung
je nach Feuchtigkeitsgehalt der Verbindung unterzogen wird. Auch durch diese Oberflächenbehandlung
kann kein stabiler Oberflächenkomplex mit negativer Ladung gebildet werden, durch
welchen die Rauscheigenschaften günstig beeinflußt werden, da nur eine chemische Bindung des Boroxids
an den Füllstoff durch die längere Temperaturbehandlung erfolgt.
Die Aufgabe der vorliegenden Erfindung, die Stabilisierung der Oberfläche des Halbleiterkörpers
durch als Elektronenakzeptoren wirksamen Borverbindungen, die in der Lage sind, mit den an der
Halbleiteroberfläche befindlichen freien Elektronen eine Hybridbindung einzugehen, zu erreichen, wird
709 680/321
dadurch gelöst, daß die Halbleiteranordnungen mit einem Borsäureester behandelt und anschließend
getrocknet werden.
In einer Weiterbildung des Erfindungsgedankens ist vorgesehen, Borsäuretrimethylester oder Borsäuretriäthylester
zu verwenden. Diese Verbindungen werden in gelöster Form auf die Halbleiteroberfläche
gebracht. Als Lösungsmittel eignen sich beispielsweise Alkohole, wobei es besonders vorteilhaft ist,
die alkoholische Komponente des Esters als Lösungsmittel zu verwenden, wie beispielsweise Methylalkohol
für Borsäuretrimethylester.
Die Oberflächenbehandlung wird zweckmäßigerweise so vorgenommen, daß die Halbleiteranordnung
unmittelbar nach dem Ätzen in ein Bad, das aus einer alkoholischen Lösung eines geeigneten Borsäureesters
besteht, getaucht wird. Nach dem Eintauchen wird die Halbleiteranordnung in einem Ofen bei
etwa 80 bis 1500C getrocknet. Abschließend wird die Halbleiteranordnung zusammen mit einem Füllstoff
und einem Trockengetter in ein Gehäuse eingebracht, das abschließend verschlossen wird. Als Trockengetter
eignen sich sowohl absorptive als auch reaktive Trockenmittel. Hierzu zählen insbesondere Calciumoxid,
Magnesiumoxid oder Bortrioxid.
Das Verfahren nach der Lehre der Erfindung läßt sich in besonders vorteilhafter Weise auf die Her-
15
20
25 stellung von Transistoren anwenden, deren Rauscheigenschaften durch die Stabilisierung der Oberfläche
wesentlich verbessert werden.
Das Verfahren gemäß der Erfindung verbessert darüber hinaus nicht nur die Rauscheigenschaften,
sondern trägt auch zur Stabilisierung weiterer oberflächenabhängiger elektrischer Parameter, wie z. B.
Oberflächenrekombination, Sperrspannung bzw. Sperrstrom, bei.
Nähere Einzelheiten der Erfindung gehen aus dem an Hand der Figuren beschriebenen Ausführungsbeispiele hervor.
Bei einem Ausführungsbeispiel des Verfahrens wird die mit einem pn-übergang versehene Halbleiteranordnung
zunächst in an sich bekannter Weise geätzt und anschließend mit destilliertem Wasser
mehrmals gespült. Daran anschließend wird die Halbleiteranordnung in eine alkoholische Lösung
von Bortriäthylester getaucht. Dabei bildet sich auf der Halbleiteroberfläche eine Schutzschicht aus.
Nach dieser Behandlung wird die Halbleiteranordnung in einem Ofen mehrere Stunden, beispielsweise
16 Stunden, getrocknet. Die Temperatur beträgt dabei etwa 80 bis 150°C.
Bei der Behandlung der frisch geätzten German iumoberfläche mit einem Borsäureester spielen sich die
folgenden Reaktionen ab:
a)
b>
ROx
OR
Λ/
Ge-
/W
OR
OH
ROn
OR
OR
OH
Ge
/W
TROH RO
OR
OR
OH
OR
c)
/l\
RO OR OR
OH OH OH
OH OH OH
I I I
Ge Ge Ge
/W/W/W
±3 ROH
Ge Gex Ge
/W/W/W
R-O
R
O
O
O
R
R
OH
Ge
/W
/W
± 2 ROR
Ge Ge Ge
XW/\\ / w
R bedeutet dabei ein organisches Radikal, beispielsweise eine Methyl- oder Äthylgruppe.
Claims (5)
1. Verfahren zur Oberflächenbehandlung von Halbleiteranordnungen mit wenigstens einem
pn-übergang zur Stabilisierung der oberflächenabhängigen elektrischen Parameter, insbesondere
der Rauscheigenschaften, bei dem die Halbleiteranordnungen unmittelbar nach dem Ätzen mit
insbesondere als Elektronenakzeptoren wirksamen Borverbindungen behandelt werden, dadurch gekennzeichnet, daß die Halbleiteranordnungen
mit einem Borsäureester behandelt und anschließend getrocknet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Borsäuretrimethylester verwendet
wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Borsäuretriäthylester verwendet
wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Borsäureester
in gelöster Form, beispielsweise in alkoholischer Lösung, zur Anwendung gebracht wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Trocknung bei
erhöhter Temperatur beispielsweise bei 80 bis 150°C, vorgenommen wird.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1 175 796;
französische Patentschrift Nr. 1 354 590.
Deutsche Auslegeschrift Nr. 1 175 796;
französische Patentschrift Nr. 1 354 590.
Hierzu 1 Blatt Zeichnungen
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES95977A DE1253366B (de) | 1965-03-16 | 1965-03-16 | Verfahren zum Behandeln der Oberflaeche von Halbleiteranordnungen |
NL6602159A NL6602159A (de) | 1965-03-16 | 1966-02-18 | |
FR53119A FR1471029A (fr) | 1965-03-16 | 1966-03-11 | Procédé pour traiter la surface de dispositifs à semi-conducteurs |
US534227A US3392050A (en) | 1965-03-16 | 1966-03-14 | Method of treating the surface of semiconductor devices for improving the noise characteristics |
CH365166A CH481488A (de) | 1965-03-16 | 1966-03-14 | Verfahren zum Behandeln der Oberfläche von Halbleiteranordnungen |
SE3443/66A SE301016B (de) | 1965-03-16 | 1966-03-15 | |
GB11201/66A GB1076638A (en) | 1965-03-16 | 1966-03-15 | Processes for treating the surfaces of bodies of semiconductor material |
AT245866A AT261002B (de) | 1965-03-16 | 1966-03-15 | Verfahren zum Behandeln der Oberfläche von Halbleiteranordnungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES95977A DE1253366B (de) | 1965-03-16 | 1965-03-16 | Verfahren zum Behandeln der Oberflaeche von Halbleiteranordnungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1253366B true DE1253366B (de) | 1967-11-02 |
Family
ID=7519749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DES95977A Pending DE1253366B (de) | 1965-03-16 | 1965-03-16 | Verfahren zum Behandeln der Oberflaeche von Halbleiteranordnungen |
Country Status (7)
Country | Link |
---|---|
US (1) | US3392050A (de) |
AT (1) | AT261002B (de) |
CH (1) | CH481488A (de) |
DE (1) | DE1253366B (de) |
GB (1) | GB1076638A (de) |
NL (1) | NL6602159A (de) |
SE (1) | SE301016B (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1354590A (fr) * | 1962-04-25 | 1964-03-06 | Siemens Ag | Procédé de traitement superficiel des dispositifs à semi-conducteurs |
DE1175796B (de) * | 1958-03-04 | 1964-08-13 | Philips Nv | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2798189A (en) * | 1953-04-16 | 1957-07-02 | Sylvania Electric Prod | Stabilized semiconductor devices |
BE570082A (de) * | 1957-08-07 | 1900-01-01 |
-
1965
- 1965-03-16 DE DES95977A patent/DE1253366B/de active Pending
-
1966
- 1966-02-18 NL NL6602159A patent/NL6602159A/xx unknown
- 1966-03-14 CH CH365166A patent/CH481488A/de not_active IP Right Cessation
- 1966-03-14 US US534227A patent/US3392050A/en not_active Expired - Lifetime
- 1966-03-15 SE SE3443/66A patent/SE301016B/xx unknown
- 1966-03-15 GB GB11201/66A patent/GB1076638A/en not_active Expired
- 1966-03-15 AT AT245866A patent/AT261002B/de active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1175796B (de) * | 1958-03-04 | 1964-08-13 | Philips Nv | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
FR1354590A (fr) * | 1962-04-25 | 1964-03-06 | Siemens Ag | Procédé de traitement superficiel des dispositifs à semi-conducteurs |
Also Published As
Publication number | Publication date |
---|---|
SE301016B (de) | 1968-05-20 |
CH481488A (de) | 1969-11-15 |
GB1076638A (en) | 1967-07-19 |
US3392050A (en) | 1968-07-09 |
AT261002B (de) | 1968-04-10 |
NL6602159A (de) | 1966-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1182353C2 (de) | Verfahren zum Herstellen eines Halbleiter-bauelements, wie Halbleiterstromtor oder Flaechentransistor, mit einer hochohmigen n-Zone zwischen zwei p-Zonen im Halbleiter-koerper | |
DE1232931B (de) | Verfahren zum teilweisen Dotieren von Halbleiterkoerpern | |
DE1037016B (de) | Halbleitereinrichtung, wie Transistor, Legierungsdiode od. dgl. und Verfahren zu deren Herstellung | |
DE2453134A1 (de) | Planardiffusionsverfahren | |
DE1018558B (de) | Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter | |
DE1175796B (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1253366B (de) | Verfahren zum Behandeln der Oberflaeche von Halbleiteranordnungen | |
DE1589063A1 (de) | Halbleiterbauclement mit einem Schutzueberzug und Verfahren zu seiner Herstellung | |
DE1244262B (de) | Verfahren zur Herstellung elektrischer Schaltungen in Duennfilmtechnik | |
DE1589862A1 (de) | Gehaeuse fuer Halbleiterbauelemente | |
DE2500184A1 (de) | Verfahren zum herstellen einer ladungsuebertragungsvorrichtung | |
DE2035703B2 (de) | Verfahren zur Verbesserung der Strahlungsresistenz von Siliziumtransistoren mit Siliziumoxiddeckschicht | |
DE1564406C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung | |
DE2120832C3 (de) | Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper | |
DE1255821B (de) | Halbleiterbauelement mit einer vakuumdichten Huelle | |
DE2532608A1 (de) | Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung | |
DE1186950C2 (de) | Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper | |
DE1639561B1 (de) | Verfahren zum Behandeln der Oberflaeche von verstaerkenden Halbleiteranordnungen | |
DE1444520A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2007752B2 (de) | Verfahren zum Herstellen von dotiertem Halbleitermaterial | |
DE976468C (de) | Verfahren zum Herstellen eines UEberschusshalbleiters aus einem Defekthalbleiter | |
AT233066B (de) | Verfahren zum Behandeln der Oberfläche von Halbleiteranordnungen | |
DE2149761C3 (de) | Thyristor mit isolierter Feldsteuerungselektrode | |
DE2316096A1 (de) | Verfahren zur herstellung von integrierten schaltungen mit feldeffekttransistoren unterschiedlichen leitungszustandes | |
DE3434552A1 (de) | Verfahren zur bildung einer pn-grenzschicht |