-
Schaltungsanordnung zur einstellbaren Verzögerung eines Signals unter
Verwendung eines Vorwärts-Binär-Zählers Zur einstellbaren Verzögerung eines Signals
ist es beispielsweise bekannt, mit der Signalspannung über einen Widerstand einen
Kondensator aufzuladen, dessen Spannung dann bei einem bestimmten Wert beispielsweise
geeignete Schaltelemente, wie Relais, Transistoren od. dgl., schaltet. Die Verzögerungszeit
für das Signal kann durch entsprechende Wahl von Widerstand und/oder Kondensator
verändert werden. Zur Verzögerung eines Signals ist es weiter bekannt, einen voreinstellbaren
Zähler zu verwenden. Dieser Zähler wird auf eine bestimmte Zahl voreingestellt und
durch das zu verzögernde Signal ausgelöst. Der Zähler läuft dann rückwärts und gibt
beispielsweise in seiner Nullstellung ein Signal aus. Zum Erreichen seiner Nullstellung
benötigt er eine Zeit, die von der Zählfrequenz abhängig ist. Wird der Zähler mit
konstanter Zählfrequenz betrieben, so ist die Verzögerungszeit proportional der
Zahl der am Zähler voreingestellten Impulse.
-
Bei zur Verzögerung eines Signals verwendeten RC-Kreisen sind die
erreichbare Genauigkeit und Zuverlässigkeit nicht sehr groß. Der Kondensator kann
beispielsweise durch äußere Störungen beeinflußt werden. Bei Verwendung eines Zählers
muß dieser vorwärts und rückwärts zählen können, und er muß eine Möglichkeit zum
Voreinstellen haben. Ein Zähler, der die obigen Forderungen erfüllt, ist recht aufwendig.
-
Die Erfindung hat sich zur Aufgabe gestellt, eine Schaltungsanordnung
zu schaffen, die die Nachteile der obengenannten Anordnungen vermeidet. Die Erfindung
bezieht sich auf eine Schaltungsanordnung zur einstellbaren Verzögerung eines Signals
unter Verwendung eines Vorwärts-Binär-Zählers, dessen Ausgangssignale Binärzahlen
in Paralleldarstellung symbolisieren, eines logischen Vergleichsgliedes und eines
Taktgenerators. Die Erfindung besteht darin, daß das zu verzögernde Signal den Binärzähler
ansteuert, daß dessen Ausgangssignale direkt das Vergleichsglied ansteuern, welches
außerdem direkt durch vorgegebene und vom Zähler unabhängige, die Zeitverzögerung
bestimmende Binärsignale angesteuert wird und das bei Koinzidenz der Zählerausgangssignale
und der vorgegebenen, von außen zugeführten Binärsignale ein Signal abgibt. Einer
weiteren Ausbildung entsprechend besteht das Vergleichsglied aus paarig zusammengefaßten
Und-Stufen, wobei jedes Paar von den bejahten und verneinten Signalen einer Zählstufe
(z. B. 2°) des Zählers, und den eingegebenen bejahten und verneinten Signalen gleicher
Stellenwertigkeit angesteuert ist, und daß die paarigen Und-Stufen Oder-Nicht-Stufen
ansteuern, denen Nicht-Stufen nachgeschaltet sind, die eine Und-Nicht-Stufe ansteuern,
der eine Nicht-Stufe nachgeschaltet ist, an deren Ausgang das verzögerte Signal
auftritt. Zweckmäßig wird bei Auftreten des verzögerten Signals die Zählung des
Zählers unterbrochen. Einer weiteren Ausbildung entsprechend ist der Zähler über
Torschaltungen von einem Taktgenerator gesteuert, und .diese Torschaltungen sind
außerdem durch das zu verzögernde Signal angesteuert.
-
Es ist bereits eine Zeitverzögerungsschaltung bekannt, die aus einem
Binärzähler, einer diesem nachgeschalteten Gatterschaltung, einem der Gatterschaltung
nachgeschalteten Speicher, einem vom Binärzähler angesteuerten Addierwerk .und einem
vom Speicher und Addierwerk angesteuerten Vergleichsglied besteht. Der Binärzähler
wird laufend durch einen Taktgenerator angesteuert. Das zu verzögernde Signal wird
der Gatterschaltung zugeführt. Im Moment des Auftretens dieses Signals werden die
Schalter des Gatters geschlossen, und die gerade am Ausgang des Binärzählers anstehende
Binärzahl gelangt in den mehrstufigen Speicher und wird dort unverändert festgehalten
und ist die eine Eingangs-Binärzahl für das nachgeschaltete Vergleichsglied. Die
Binärsignale des Binärzählers gelangen ferner auf das Addierwerk, das eine bestimmte
Zahl hinzuaddiert. Bei flbereinstimmung der Binärzahl am Ausgang .des Speichers
mit der Binärzahl am Ausgang des Addierwerkes tritt am Ausgang des Vergleichsgliedes
ein gegenüber .dem an der Gatterschaltung auftretenden Eingangssignal verzögertes
Signal auf.
-
Nachteilig bei dieser Anordnung ist die Notwendigkeit einer speziellen
Gatterschaltung, eines mehrstufigen Speichers und eines mehrstufigen Addierwerkes.
Dieser
Aufwand ist durch die erfindungsgemäße Ausbildung vermieden.
-
Die Erfindung wird an Hand eines in der Zeichnung schematisch dargestellten
Ausführungsbeispieles näher erläutert.
-
In .der F i g. 1 ist eine erfindungsgemäße Schaltungsanordnung dargestellt.
Verwendet wird ein Binärzähler BZ, der nur vorwärts zu zählen braucht, wobei der
Einfachheit halber nur drei Zählstufen mit der Wertigkeit 20, 21, 22 schematisch
dargestellt sind. Selbstverständlich kann dieser Zähler weitere Stufen aufweisen.
Ein geeigneter Zähler dieser Art ist bereits vorgeschlagen worden. Den Stufen kann
über die Leitung l ein Löschsignal zugeführt werden, wodurch der Zähler in seine
Ausgangsstellung (Nullstellung) gebracht wird. In dieser Ausgangsstellung des Zählers
stehen an den Ausgängen A0 bis A2 die Signale 0 und an den Ausgängen 510
bis Ä2 die Signale L an. Der Zähler besitzt ferner die Eingänge t,, t2'. Jede Zählstufe
hat zwei Ausgänge A, ff. Am Ausgang A tritt ein Signal 0 oder L in bejahter Form
auf, am Ausgang Ä in antivalenter Form. Dem Zähler ist ein Taktgenerator
TG zugeordnet, der Taktsignale t1, t2 erzeugt, die gegeneinander löckend
auftreten, wie dies in der F i g. 2 schematisch angedeutet ist. Der Taktgenerator
TG ist mit dem Zähler über Torschaltungen &1, &2 verbunden. Diese
Torschaltungen werden außerdem über die Leitung s von dem zu verzögernden Signal
Z angesteuert. Tritt ein Signal Z entsprechend L auf, so werden die Torschaltungen
&1, &2 geöffnet, und die Taktsignale t1, t2 (F i g. 2) des Taktgenerators
TG gelangen über die Leitungen t1', t2 auf den Zähler BZ. Der Taktgenerator TG kann
also beispielsweise ständig in Betrieb sein, seine Taktsignale t1, t2 gelangen jedoch
erst mit dem Auftreten des Signals Z an den Zähler.
-
An den Ausgängen A0 bis A2 des Zählers treten Signale in Paralleldarstellung
auf, die Binärzahlen symbolisieren. Bei Auslösung .des Zählers durch das Signal
Z werden beispielsweise beim folgenden siebenten Taktsignal t1 entsprechend L (F
i g. 2) an den Ausgängen A0 bis A2 die Signale LLL anstehen, die der Zahl 7 entsprechen.
An den Ausgängen Ä, bis Ä2 stehen dann die antivalenten Signale 000 an.
-
Die erfindungsgemäße Anordnung besitzt ferner ein aus logischen Elementen
bestehendes Vergleichsglied V. Dieses Vergleichsglied wird durch die Ausgangssignale
;4o bis A2 des Zählers BZ und durch weitere vorgegebene, an die Eingänge eo bis
e2 angeschaltete Binärsignale angesteuert. Die Eingänge e0 bis e2 sind der Wertigkeit
20 bis 22 zugeordnet. Jeder Eingang ist an zwei hintereinandergeschaltete Nicht-Stufen
nolno , nInl , n2/n2 geführt. An die Eingänge eo bis e2 werden Signale
angeschaltet, die beim vorliegenden dreistufigen Binärzähler BZ Zahlen ergeben,
die zwischen 1 und 7, also 00L bis LLL, liegen. Wird beispielsweise an jeden dieser
Eingänge eo bis e2 das Signal L geschaltet, so entspricht dies der Binärzahl LLL
entsprechend der Zahl 7. Am Ausgang der Nicht-Stufen n. bis n2 -tritt das am Eingang
der Nicht-Stufen n. bis n2 anstehende Signal in antivalenter Form auf. Am Ausgang
der Nicht-Stufen n. bis n2 ist das Ausgangssignal wieder gleichphasig mit den Eingangssignalen
eo bis e2.
-
Das Vergleichsglied V besteht aus Und-Stufen &3 bis &3, die
sowohl durch die. Signale 0 oder L der Ausgänge A, 7r des. Zählers BZ als auch durch
die Signale 0 oder L der Ausgänge ao bis a2 bzw. ä0 bis ä2 der Nicht-Stufen n. bis
n2 und na' bis n2' angesteuert werden. Die Und-Stufen &3, &4 sind -durch
eine Oder-Nicht-Stufe v, zusammengefaßt. Auch die Und-Stufen &" &6 sind
durch eine Oder-Nicht-Stufe v2 zusammengefaßt. Gleiches gilt für die Und-Stufen
&7, &3, welche durch eine Oder-Nicht-Stufe v3 zusammengefaßt sind. Diesen
Oder-Nicht-Stufen sind Nicht-Stufen n3 bis n5 nachgeschaltet, welche wiederum eine
Und-Nicht-Stufe &o ansteuern. Dieser ist eine Nicht-Stufe ns mit dem Ausgang
Z' nachgeschaltet, an welchem das verzögerte Signal abnehmbar ist.
-
Nachstehend wird die Wirkungsweise der Anordnung näher erläutert.
-
Unter der Annahme, daß an die Eingänge e. bis e2 Signale entsprechend
der Binärzahl LLL angeschaltet sind, wird der Zähler BZ bei Auftreten des zu verzögernden
Signals Z am Eingang s beim siebten den Zähler ansteuernden Taktsignal t1 an seinen
Ausgängen A0 bis A2 die Signale L ausgeben, wie dies in F i g. 2 über den Taktsignalen
t1 angeschrieben ist. In diesem Fall werden die Und-Stufen &3, &5 und &7
sowohl durch diese Signale L als auch durch die Signale L der Ausgänge a0 bis a2
der Nicht-Stufen no bis n2' angesteuert; die mit den Signalen L an den Eingängen
e0 bis e2 übereinstimmen. An den Ausgängen dieser Und-Stufen tritt damit das Signal
L auf. Diese Und-Stufen &3, &" &7 steuern die Oder-Nicht-Stufen v1,
v2, v3 an, deren Ausgangssignal wegen der Ansteuerung durch die Signale L entsprechend
0 wird. Die Ausgangssignale der nachgeschalteten Nicht-Stufen n3 bis n5 werden L.
Das Ausgangssignal der Und-Nicht-Stufe &3 wird damit 0. Dieses Signal 0 steuert
die Nicht-Stufe n6 an, die an ihrem Ausgang Z' ein verzögertes Signal L ausgibt.
Das Signal 0 der Und-Nicht-Stufe &o wird gleichzeitig auf die Torschaltungen
&1, &2 geführt, die dadurch gesperrt werden. Damit ist der Taktgenerator
TG vom Zähler BZ abgetrennt. Das am Ausgang Z' anstehende verzögerte Signal L bleibt
somit gespeichert.
-
Im Signaldiagramm der F i g. 2 ist mit Z das am Eingang s wirkende
Signal Z, bezeichnet, das zum Zeitpunkt t0 auftreten möge. Die über die Eingänge
eo bis e2 eingegebenen Binärsignale bestimmen die Zählzeit des Zählers BZ. Wie ersichtlich,
tritt das Signal Z' entsprechend L mit dem siebten Signal t1 entsprechend L zur
Zeit t,, auf. Die Signale t1 sind also proportional der Verzögerungszeit. Vom Zeitpunkt
des Auftretens des Signals Z entsprechend L bis zum Zeitpunkt der Koinzidenz der
Ausgangssignale des Zählers mit den an den Eingängen e. bis e2 eingegebenen Signalen
werden entsprechend den an den Eingängen e0 bis e2 eingegebenen Binärzahlen verschiedene
Verzögerungszeiten für das Signal Z auftreten.
-
Der Nicht-Stufe n0 können über Torschaltungen Speicherelemente nachgeschaltet
sein, die die verzögerten Signale aufnehmen und speichern. In diesen Speichern können
die Signale dann so lange gespeichert werden, wie dies für den jeweils vorliegenden
Fall notwendig ist. Die Zeit der Speicherung kann dann beliebig lange sein. Durch
die nachgeschalteten Speicher kann die Anordnung nach der F i g. 1 nach der Speicherung
der Signale sofort wieder für neue, zu verzögernde Signale herangezogen werden.
-
Die Taktfrequenz des Taktgenerators kann beispielsweise zwischen 10
und 100 Hz liegen.