DE3002646C2

DE3002646C2 - Schaltungsanordnung zur Versorgung eines in CMOS-Technik ausgeführten elektronischen digitalen Geräts

Info

Publication number: DE3002646C2
Application number: DE19803002646
Authority: DE
Inventors: Reinhard 4950 Minden Bahr; Reinhard John
Original assignee: Schoppe & Faeser 4950 Minden De GmbH
Current assignee: Schoppe & Faeser 4950 Minden De GmbH
Priority date: 1980-01-25
Filing date: 1980-01-25
Publication date: 1984-05-03
Also published as: DE3002646A1

Description

— daß die aus der Diode (9) und dem Pufferkondensator (8) gebildete Reihenschaltung über einen ersten elektronischen Schalter (6) mit einer von der Systemspannung (Us) gespeisten Stromquelle (10) verbunden ist,

— daß zwischen den Ausgang des Spannungsreglers (3) und den ersten Versorgungsspan- — nungsanschluß (Aa) des elektronischen Geräts

(4) ein zweiter elektronischer Schalter (7) geschaltet ist,

— daß zwischen den gemeinsamen Schaltungs- 25 — punkt (11) von Diode (9) und Pufferkondensator

(8) und den ersten Versorgungsspannungsanschluß (Aa) des elektronischen Geräts (4) die Drain-Source-Strecke eines selbstleitenden Feldeffekttransistors (12) geschaltet ist, dessen Gateanschluß mit dem zweiten Versorgungsspannungsanschluß (46) des elektronischen Geräts (4) verbunden ist und dessen Schwellenspannung entsprechend der für einen Pufferbetrieb des elektronischen Geräts erforderlichen Versorgungsspannung (Up) ausgewählt ist, und

— daß eine erste Vergleichseinrichtung (5) die beiden elektronischen Schalter (6,7) schließt, wenn die Systemspannung (Us) größer als ein vorgegebener Wert (Urcf\) ist, und die beiden elektronischen Schalter (6, 7) öffnet, wenn die Systemspannung (Us) kleiner als der vorgegebene Wert (Urti) ist.

2. Schaltungsanordnung nach Anspruch
durch gekennzeichnet,

da-

daß die erste Vergleichseinrichtung (5) ein Verzögerungsglied (14) enthält, das bei einer Wiederkehr der Systemspannung (Us) den ersten und den zweiten elektronischen Schalter (6 bzw. 7) mit Zeitverzögerung schließt, und
daß eine zweite Vergleichseinrichtung (13), deren Ausgang mit dem Rücksetzeingang (Ac)des elektronischen Geräts (4) verbunden ist, dieses zurücksetzt, wenn die an dem Pufferkondensator (8) anstehende Spannung (Uc) einen zweiten vorgegebenen Wert (U_ref2) unterschreitet.

spannung (Us), seine Basis über einen zweiten Widerstand (16) mit der Systemspannung (Us) und sein Kollektor über einen dritten Widerstand (19) mit dem Bezugspotential verbunden ist,

— daß der Emitter des npn-Transistors (7*) mit dem Ausgang des Spannungsreglers (3), sein Kollektor mit dem ersten Versorgungsspannungsanschluß (Aa) des elektronischen Geräts (4) und seine Basis über einen vierten Widerstand (18) mit dem Kollektor des pnp-Transistors (6*) verbunden ist

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet daß die Basis des pnp-Transistors (6*) über eint; erste Zener-Diode (17) mit dem Bezugspotential verbunden ist (F i g. 2).

5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet

daß die Basis des pnp-Transistors (6*) über die Kollektor-Emitter-Strecke eines zweiten npn-Transistors (22) und einen fünften Widerstand (23) mit dem Bezugspotential verbunden ist und daß das Ausgangssignal der ersten Vergleichseinrichtung (5*) den zweiten npn-Transistor (22) in den nichtleitenden Zustand steuert, wenn die Systemspannung (Us) kleiner als der vorgegebene Wert ist, und den zweiten npn-Transistor (22) in den leitenden Zustand steuert, wenn die Systemspannung (Us) größer als der vorgegebene Wert ist, wobei die Höhe des Ausgangssignals der ersten Vergleichseinrichtung (5*) in beiden Bereichen der Systemspannung (Us) jeweils konstant ist (F i g. 3).

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß eine zweite Zener-Diode (24) parallel zu dem dritten Widerstand (19) geschaltet ist (F ig. 3).

7. Schaltungsanordnung nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet,

— daß die Ausgangsspannung (Ur) des Spannungsreglers (3) für die erste und für die zweite Vergleichseinrichtung (5*, 13*) als Referenzspannungdient und

— daß der Istwert der zu überwachenden Systemspannung (Us) der ersten Vergleichseinrichtung (5*) über einen Spannungsteiler (20, 21) zugeführt ist (F ig. 3).

3. Schaltungsanordnung nach Anspruch 1
Anspruch 2, dadurch gekennzeichnet,

oder

daß bei positiver Systemspannung (Us) der erste elektronische Schalter ein pnp-Transistor (6*) und der zweite elektronische Schalter ein npn-Transistor (7*) ist,

daß der Emitter des pnp-Transistors (6*) über einen ersten Widerstand (15) mit der System-

50

55 Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Versorgung eines in CMOS-Technik ausgeführten elektronischen Digitalgeräts gemäß dem Oberbegriff des Patentanspruchs 1.

Die Versorgungsspannung von digitalen elektronischen Geräten in CMOS-Technik, insbesondere von sogenannten CMOS-RAM-Speichern oder Zählern kann in einem großen Bereich liegen. Eine hohe Versorgungsspannung innerhalb dieses Bereichs erlaubt eine große Geschwindigkeit im dynamischen Betrieb, bringt jedoch auch eine hohe Ver'ustleistung mit sich. Es wird daher die Höhe der Versorgungsspannung so gewählt, daß bei ausreichender Geschwindigkeit möglichst wenig Ver-

lustleistung auftritt

Aus der Druckschrift 43/62-151-1 XB »Y-Speicher mit Ausgangsschaltung ASK.-S« der Hartmann & Braun AG vom Februar 1978, insbesondere dem Stromlaufplan auf Seite 3, ist eine Schaltungsan-Ordnung zur Versorgung von in CMOS-Technik ausgeführten elektronischen digitalen Speichern bekannt bei der ein als Spannungsregler dienender Transistor aus einer Systaiispannung von H-15 V die zur Versorgung der in CMOS-Technik ausgeführten elektronischen digitalen Speicher benötigte Spannung von +10 V ableitet Ein Pufferkondensator, der parallel zu den Anschlüssen für die Versorgungsspannung der Speicher geschaltet ist übernimmt bei Spannungseinbrüchen die Versorgung des Speichers. Eine zwischen den Ausgang des Spannungsreglers und den Pufferkondensator geschaltete Diode verhindert eine Entladung des Pufferkondensators über den Ausgang des Spannungsreglers. Bei einem Absinken der Ausgangsspannung des Spannungsreglers unter einen Wert der der im Pufferkondensator gespeicherten Spannung zuzüglich der Durchlaßspannung der Diode entspricht sperrt die Diode, und der Pufferkondensator übernimmt mit seiner vollen Spannung die Versorgung des Speichers, obwohl für einen reinen Pufferbetrieb des Speichers, bei dem lediglieh die gespeicherten Zustände aufrechtzuerhalten sind, eine geringere Spannung ausreichen würde.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, bei der die während des normalen Betriebes im Pufferkondensator gespeicherte Ladung in der Lage ist, bei einem Ausfall der Versorgungsspannung die in dem digitalen elektronischen Speicher gespeicherten Zustände für einen größeren Zeitraum als bei der bekannten Schaltungsanordnung aufrechtzuerhalten.

Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichneten Merkmale gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Schaltungsanordnung nach dem Patentanspruch 1 sind in den Patentansprüchen 2 bis 7 gekennzeichnet.

Die Erfindung wird im folgenden mit ihren weiteren Einzelheiten und Vorteilen anhand von in den Zeichnungen dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

Fig. la ein Prinzipschaltbild der erfindungsgemäßen Schaltungsanordnung,

F i g. 1 b ein Prinzipschaltbild eines Teils der F i g. 1 a,

F i g. 2 ein weiteres Schaltbild einer erfindungsgemäßen Schaltungsanordnung,

F i g. 3 ein weiteres Schaltbild einer erfindungsgemä-Ben Schaltungsanordnung und

Fig.4 ein Schaltbild der in der Fig.3 verwendeten Vergleichseinrichtung für die Systemspannung.

Gleiche Bauteile sind in allen Figuren mit den gleichen Bezugszeichen versehen.

Die Fig. la zeigt ein PrinzipschaltbilJ der erfindungsgemäßen Schaltungsanordnung zur Versorgung eines in CMOS-Technik ausgeführten elektronischen Digitalgeräts aus einer Systemspannung, die größer als die für die Versorgung des Speichers erforderliche Spannung ist. Über eine Klemme 1 ist der erfindungsgemäßen Schaltungsanordnung eine positive Systemspannung LJs zugeführt, die auf das Potential einer Leitung 2 bezogen ist. Ein Spannungsregler 3 leitet aus der Systemspannung Us eine geregelte Spannung Ur für die Versorgung des elektronischen Geräts (z. B. Speichers oder Zählers) 4 sowie der dieses ansteuernden Logikschaltune 4' ab. Das Gerät 4 ist z. B. ein Vorwärti.-Rückwärts-Zähler in CMOS-Technik, dessen Versorgungsspannungsanschlüsse mit den Bezugszeichen 4a und Ab versehen sind und dessen Rücksetzeingang, Takteingang und Zählrichtungseingang mit den Bezugszeichen 4c 4c/ bzw. 4e versehen sind Eine Vergleichseinrichtung

5 schließt zwei elektronische Schalter 6 und 7, wenn die Systemspannung Us größer als eine Referenzspannung LWi ist Die Referenzspannung U_n(\ ist größer als die Spannung Ur gewählt Sind die Schalter 6 und 7 geschlossen, so wird ein Pufferkondensator 8 über eine Diode 9 von einer Konstant-Stromquelle 10 geladen, die von der Systemspannung Us gespeist ist und der Ausgang des Spannungsreglers 3 ist mit dem Versorgungsspannungsanschluß 4a des elektronischen Geräts 4 verbunden. Zwischen den gemeinsamen Schaltungspunkt 11 der Diode 9 und des Kondensators 8 und den Versorgungsspanntingsanschluß 4a des Geräts 4 ist die Drain-Source-Streeke eines selbstleitenden Feldeffekttransistors 12 geschaltet dessen Gate-Anschluß über die Leitung 2 mit dem anderen Versorgungsspannungsanschluß 4b des Geräts 4 verbunden ist Die Schwellenspannung des Feldeffekttransistors 12, bei deren Überschreitung der Feldeffekttransistor sperrt, ist entsprechend der für einen Pufferbetrieb des Geräts 4 erforderlichen Versorgungsspannung Up ausgewählt. Sie ist kleiner als die Spannung Ur am Ausgang des Spannungsreglers 3. Da bei geschlossenem Schalter 7 an dem Versorgungsspannungsanschluß 4a des Geräts 4 somit eine Spannung U\ ansteht, die größer als die Schwellenspannung des Feldeffekttransistors 12 ist, sperrt der Feldeffekttransistor 12. Solange der Schalter 6 geschlossen ist, verhindert die Diode 9 eine Entladung des Kondensators 8 bei einem Absinken der Systemspannung Us-Sinkt die Systemspannung unter die Referenzspannung Urcfu so öffnet die Vergleichseinrichtung 5 die Schalter

6 und 7 und die Spannung U\ verringert sich. Sobald sie den durch den Feldeffekttransistor 12 vorgegebenen Wert Up erreicht hat, wird der Feldeffekttransistor 12 leitend. Die Versorgung des Geräts 4 erfolgt jetzt durch den Kondensator 8, dessen Spannung Uc anfänglich in der Größenordnung der Systemspannung Us liegt.

Die Spannung U\ stellt sich dabei auf den durch den Feldeffekttransistor 12 vorgegebenen Wert von Up em. Da die Spannung U\ gleich dem durch den Feldeffekttransistor 12 vorgegebenen Wert von Up ist, erfolgt — solange die Spannung t/cgrößerals Up ist — eine Entladung des Kondensators 8 mit konstantem Strom, wobei die Zeit, während der dieser Strom fließt, der nutzbaren Ladung des Kondensators 8 zu Beginn des Pufferbetriebs proportional ist. Die nutzbare Ladung des Kondensators 8 ergibt sich dabei aus der um den Wert von Up verminderten Höhe der Systemspannung Us und der Kapazität des Kondensators 8. Durch die Aufladung des Kondensators 8 auf eine Spannung, die größer als die für den dynamischen Betrieb des Geräts 4 erforderliche Spannung Ur ist, und durch die gegenüber der Spannung Ur geringere Spannung i/o für den Pufferbetrieb des Geräts 4 beim Ausfall der Systemspannung Us läßt sich der Inhalt des Geräts 4 für einen größeren Zeitraum aufrechterhalten als bei der bekannten Schaltungsanordnung.

Um bei der Wiederkehr der Systemspannung Us prüfen zu können, wie weit die Spannung Ucdes Kondensators 8 abgesunken ist, ist eine weitere Vergleichseinrichtung 13 vorgesehen, deren Ausgang mit dem Rücksetzeingang 4cdes Geräts 4 verbunden ist. Ist die Spannung Uc unter einen durch eine weitere Referenzspannung U_n-f2 vorgegebenen Grenzwert abgesunken, so erhält

das Gerät 4 bei der Wiederkehr der Systemspannung Us einen Rücksetzimpuls. Die Referenzspannung U_rcr2 ergibt sich aus der Mindestversorgungsspannung für das Gerät 4 im Pufferbetrieb. Die Vergleichseinrichtung 5 enthält ein Verzögerungsglied 14, das bei der Wiederkehr der Systemspannung i/s-das Schließen der Schalter 6 und 7 kurzzeitig verzögert und damit verhindert, daß — bei zu niedriger Spannung Uc am Kondensator 8 — der Kondensator 8 erneut geladen wird, bevor das Gerät 4 zurückgesetzt worden ist.

Die Erfindung ist nicht auf die Versorgung eines Vorwärts-Rückwärts-Zählers beschränkt, sondern sie ist z. B. auch für die Versorgung von in CMOS-Technik ausgeführten elektronischen digitalen Speichern anwendbar, die auf eine unterbrechungsfreie Stromversorgung angewiesen sind. Um einen derartigen Speicher handelt es sich auch bei dem in der F i g. Ib schematisch dargestellten 4-bit-Register aus ßS-Flipflops, das mit dem Bezugszeichen 40 versehen ist, und dessen vier Dateneingänge Di bis D 4 sowie dessen Takteingang 40/ mit einer das 4-bit-Register ansteuernden Logikschaltung 40' verbunden sind. Der Rücksetzeingang des 4-bit-Registers ist mit dem Bezugszeichen 40c versehen. Q 1 bis Q4 sind die Datenausgänge, die in der Fig. la sowie in den F i g. 2 und 3 aus Gründen der Übersichtlichkeit nicht dargestellt sind. Der Aufbau eines derartigen 4-bit-Registers ist z. B. im »TTL-Kochbuch« von Texas Instruments, 2. Auflage, 1973, Seite 103, Abschnitt 5.5 beschrieben. Der Vorwärts-Rückwärts-Zähler 4 und die diesem vorgeschaltete Logikschaltung 4', die in der Fig. la — und auch in den im folgenden beschriebenen F i g. 2 und 3 — von einer gestrichelten Linie umgeben sind, können durch das 4-bit-Register 40 und die diesem vorgeschaltete Logikschaltung 40' entsprechend der Fig. Ib ersetzt werden.

Die Fig. 2 zeigt ein weiteres Schaltbild einer erfindungsgemäßen Schaltungsanordnung, in der die elektronischen Schalter durch Transistoren 6* und 7* vom entgegengesetzten Leitfähigkeitstyp realisiert sind. Der Transistor 7* wird invers betrieben, um die Sperrwirkung bei gesperrtem Transistor 6i* zu verbessern. Der Transistor 6* bildet zusammen mit zwei Widerständen 15 und 16 eine Stromquelle. Die Höhe des Kollektorstroms des Transistors 6* ergibt sich aus der Differenz zwischen der Systemspannung Us und der Durchbruchspannung der Zener-Diode 17, die zwischen die Basis des Transistors 6* und die Leitung 2 geschaltet ist, aus der Basis-Emitter-Spannung des Transistors 6* und aus dem Widerstand 15. Unterschreitet die Systemspannung L'sden durch die Durchbruchspannung der Zener- sn Diode 17 vorgegebenen Wert, sperrt der Transistor 6* und der Transistor 7* wird über die Widerstände 18 und 19 gesperrt Der Widerstand 19 kann hochohmig ausgelegt werden, so daß der Kondensator 8 bei leitendem Transistor 6* praktisch mit konstantem Strom geladen wird.

Die F i g. 3 zeigt ein drittes Schaltbild einer erfindungsgemäßen Schaltungsanordnung, bei der der Kondensator 8 mit einem von der Höhe der Systemspannung unabhängigen konstanten Strom geladen wird. Der Vergleichseinrichtung 5* ist die Systemspannung Us Ober einen aus zwei Widerständen 20 und 21 bestehenden Spannungsteiler und als Referenzspannung die Spannung Ur des Spannungsreglers 3 zugeführt Ist die an dem Verbindungspunkt der Widerstände 20 und 21 anstehende Spannung größer als die Spannung Ur, so steht am Ausgang der Vergleichseinrichtung 5* die Spannung Ur an. Der Transistor 22 wirkt mit einem Widerstand 23 als Stromquelle, deren Ausgangsstrom im wesentlichen über den Widerstand 16 fließt und den Transistor 6* ebenso wie den Transistor 7* in den leitenden Zustand steuert. Eine Zener-Diode 24 begrenzt die Spannung Uc auf einen maximalen Wert, wenn die Systemspannung Us zu groß wird. 1st die an dem Verbindungspunkt der Widerstände 20 und 21 anstehende Spannung kleiner als die Spannung Ur, so liegt die Basis des Transistors 22 auf Bezugspotential und die Transistoren 22,6* und 7* sind gesperrt.

Die F i g. 4 zeigt ein Schaltbild der in der F i g. 4 verwendeten Vergleichseinrichtung 5*. Diese Vergleichseinrichtung enthält einen Transistor 25, einen Widerstand 26 und ein NAND-Gatter 27, das von der Spannung Ur versorgt ist An dem Ausgang des NAND-Gatters 27 steht entweder die Spannung Ur an oder er befindet sich auf Bezugspotential. Ein Kondensator 28 bildet zusammen mit dem Widerstand 26 ein Verzögerungsglied, das bei der Wiederkehr der Systemspannung die Transistoren 22, 6* und 7* verzögert in den leitenden Zustand steuert.

In den Zeitraum, in dem sich der Kondensator 28 bei der Wiederkehr der Systemspannung auf die Spannung Ur auflädt, vergleicht die Vergleichseinrichtung 13* die am Kondensator noch anstehende Spannung Uc mit der Spannung Ur. Die Vergleichseinrichtung 13* besteht aus zwei Widerständen 29 und 30, einem Transistor 31 und einer Diode 32.1st die am Kondensator 8 anstehende Spannung Uc kleiner als die um die Durchlaßspannung der Diode 32 und die Basis-Emitter-Spannung des Transistors 31 verminderte Spannung Ur, so wird dem Rücksetzeingang 4c des elektronischen Geräts 4 so lange positives Potential zugeführt, bis die Spannung Uc des Kondensators 8 soweit angestiegen ist, daß der Transistor 31 sperrt. Ist die an den Kondensator 8 anstehende Spannung Uc bei der Wiederkehr der Systemspannung so groß, daß der Transistor 31 nicht in den leitenden Zustand gesteuert wird, erhält das Gerät 4 keinen Rücksetzimpuls.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Versorgung eines in CMOS-Technik ausgeführten elektronischen digitalen Geräts aus einer Systemspannung, die größer als die für die Versorgung des Geräts erforderliche Spannung ist, mit einem zwischengeschalteten Spannungsregler und mit einem Pufferkondensator, die mit einer Bezugspotential führenden gemeinsamen Leitung verbunden sind, und mit einer zu dem Pufferkordensator in Reihe geschalteten Diode, dadurch gekennzeichnet,