-
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Ver-
-
sorgung eines in CMOS-Technik ausgeführten elektronischen digitalen
Speichers gemäß dem Oberbegriff des Patentanspruchs 1 Die Versorgungsspannung von
digitalen elektronischen Speichern in CMOS-Technik, insbesondere von sogenannten
CMOS-PAM-Speichern, kann in einem großen Bereich liegen Eine hohe Versorgungsspannung
innerhalb dieses Bereichs erlaubt eine große Geschwindigkeit im dynamischen Betrieb,
bringt jedoch auch eine hohe Verlustleistung mit sich Es wird daher die Höhe der
Versorgungsspannung so gewählt, daß bei ausreichender Geschwindigkeit möglichst
wenig Verlustleistung auftritt Aus der Druckschrift 43/62-151-1 x3 Y-Speicher mit
Ausgangsschaltung ASK-s" der Hartmann & Braun AG vom Februar 19789 insbesondere
dem Stromlaufplan auf Seite 3, ist eine Schaltungsanordnung zur Versorgung von in
CMOS-Technik ausgeführten elektronischen digitalen Speichern bekannt, bei der ein
als Spannungsregler dienender Transistor aus einer Systemspannung von + 15V die
zur Versorgung der in CMOS-Technik ausgeführten elektronischen digitalen Speicher
benötigte Spannung von + 10V ableitet. Ein Pufferkondensator, der parallel zu den
Anschlüssen für die Versorgungsspannung der Speicher geschaltet ist, übernimmt bei
Spannungseinbrüchen die Versorgung des Speichers. Eine zwischen den Ausgang des
Spannungsreglers und den Pufferkondensator geschaltete Diode verhindert eine Entladung
des Pufferkondensators über den Ausgang des Spannungsreglers. Bei einem Absinken
der ausgangsspannung des Spannungsreglers
unter einen Wert, der
der im Pufferkondensator gespeicherten Spannung zuzüglich der Durchlaßspannung der
Diode entspricht, sperrt die Diode, und der Pufferkondensator übernimmt mit seiner
vollen Spannung die Versorgung des Speichers, obwohl für einen reinen Pufferbetrieb
des Speichers, bei dem lediglich die gespeicherten zustände aufrechtzuerhalten sind,
eine geringere Spannung ausreichen würde Der Erfindung liegt die Aufgabe zugrunde,
eine Schaltungsanordnung der eingangs genannten Art zu schaffen, bei der die während
des normalen Betriebes im Pufferkondensator gespeicherte Ladung in der Lage ist,
bei einem Ausfall der Versorgungsspannung die in dem digitalen elektronischen Speicher
gespeicherten Zustände für einen größeren Zeitraum als bei der bekannten Schaltungsanordnung
aufrechtzuerhalten.
-
Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichneten
Merkmale gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Schaltungsanordnung
nach dem Patentanspruch 1 sind in den Patentansrüchen 2 bis 7 gekennzeichnet.
-
Die Erfindung wird im folgenden mit ihren weiteren Einzelheiten und
Vorteilen anhand von in den Zeichnungen dargestellten Ausführungsbeispielen näher
erläutert. Es zeigen: Figur 1 ein Prinzipschaltbild der erfindungegemäßen Schaltungsanordnung,
Figur 2 ein weiteres Schaltbild einer erfindungsgemäßen Schaltungsanordnung,
Figur
3 ein weiteres Schaltbild einer erfindungsgemäßen Schaltungsanordnung und Figur
4 ein Schaltbild der in der Figur 3 verwendeten Vergleichseinrichtung für die Systenspannung
Gleiche Bauteile sind in allen Figuren mit den gleichen Bezugszeichen versehen.
-
Die Figur 1 zeigt ein Prinzipschaltbild der erfindungsgemäßen Schaltungsanordnung
zur Versorgung eines in CMOS-Technik ausgeführten elektronischen digitalen Speichers
aus einer systemspannung, die größer als die für die Versorgung des Speichers erforderliche
Spannung ist Uber eine Klemme 1 ist der erfindungsgemäßen Schaltungsanordnung eine
positive Systemspannung US zugeführt, die auf das Potential einer Leitung 2 bezogen
ist. Ein Spannungsregler 3 leitet aus der Systemspannung Ug eine geregelte Spannung
Up für die Versorgung des Speichers 4 sowie der den Speicher 4 ansteuernden Logikschaltung
4' ab. Der Speicher 4 ist ein Vorwärts-Rückwärts-Zähler in CMOS-Technik, dessen
Versorgungsspannungsanschlüsse mit den Bezugszeichen 4a und 4b versehen sind und
dessen Rücksetzeingang, Takteingang und Zählrichtungseingang mit den Bezugszeichen
4c s 4d bzw 4e versehen sind , Eine Vergleichseinrichtung 5 schließt zwei elektronische
Schalter 6 und 7, wenn die Systemspannung U; größer als eine Referenzspannung U@@@1
ist. Die Referenzspannung U@@f1 ist größer als die Spannung UR gewählt. Sind die
Schalter 6 und 7 geschlossen, so wird ein Pufferkondensator 8 über eine Diode 9
von einer
Stromquelle 10 geladen, die von der Systemspannung U5
gespeist ist, und der Ausgang des Spannungsreglers 3 ist mit dem Versorgungsspannungsanschluß
4a des Speichers 4 verbunden. Zwischen den gemeinsamen Schaltungspunkt 11 der Diode
9 und des Kondensators 8 und den Versorgungsspannungsanschluß 4a des Speichers 4
ist die Drain-Source-Streck eines selbstleitenden Feldeffekttransistors 12 geschaltet,
dessen Gate-Anschluß über die Leitung 2 mit dem anderen Versorgungesspannungsanschluß
4b des Speichers 4 verbunden ist Die Schwllenspannung des Feldeffekttransistors
12, bei deren Überschreitung der Feldeffekttransistor sperrt, ist entsprechend der
für einen Pufferbetrieb des Speichers 4 erforderlichen Versorgungsspannung Up ausgewählt.
Sie ist kleiner als die Spannung UR am Ausgang des Spannungsreglers 3. Da bei geschlossenem
Schalter 7 an dem Versorgungsspannungsanschluß 4a des Speichers 4 somit eine Spannung
U1 ansteht, die größer als die Schwellenspannung des Feldeffekttransistors 12 ist,
sperrt der Feldeffekttransistor 12. Solange der Schalter 6 geschlossen ist, verhindert
die Diode 9 eine Entladung des Kondensators 8 bei einem Absinken der Systemspannung
U. Sinkt die Systemspannung unter die Referenzspannung Uref1, so öffnet die Vergleichseinrichtung
5 die Schalter 6 und 7 und die Spannung U1 verringert sich. Sobald sie den durch
den Feldeffekttransistor 12 vorgegebenen Wert Up erreicht hat, wird der Feldeffekttransistor
12 leitend. Die Versorgung des Speichers 4 erfolgt jetzt durch den Kondensator 8,
dessen Spannung UC anfänglich in der Größenordnung der Systemspannung US liegt.
-
Die Spannung U1 stellt sich dabei auf den durch den Feld effekttransistor
12 vorgegebenen Wert von Up ein Da die Spannung U1 gleich dem durch den Feldeffekttransistor
12 vorgegebenen Wert von Up ist, erfolgt - solange die Spannung UC größer als Up
ist - eine Entladung des Kondensators 8 mit konstantem Strom, wobei die Zeit, während
der dieser Strom fließt, der nutzbaren Ladung des Kondensators 8 zu Beginn des Pufferbetriebs
proportional ist Die nutzbare Ladung des Kondensators 8 ergibt sich dabei aus der
um den Wert von Up verminderten Höhe der systemspannung US und der Kapazität des
Kondensators 8. Durch die Aufladung des Kondensators 8 auf eine spannung, die größer
als die für den Dynamischen Betrieb des Speichers 4 erforderliche Spannung UR ist,
und durch die gegenüber der Spannung UR geringere Spannung Up für den Pufferbetrieb
des Speichers 4 beim Ausfall der Systemspannung US läßt sich der Inhalt des Speichers
4 für einen größeren Zeitraum aufrechterhalten als bei der bekannten Schaltungsanordnung
Um bei der Wiederkehr der Systemspannung US prüfen zu können, wie weit die Spannung
UC des Kondensators 8 abgesunken ist, ist eine weitere Vergleichseinrichtung 13
vorgesehen, deren Ausgang mit dem Rücksetzeingang 4c des Speichers 4 verbunden ist.
Ist die Spannung UC unter einen durch eine weitere Referenzspannung Uref2 vorgegebenen
Grenzwsert abgesunken, so erhält der Speicher 4 bei der Wiederkehr der systemspannung
US einen Rücksetzimpuls. Die Referenzspannung Uref2 ergibt
sich
aus der Mindestversorgungsspannung für den Speicher 4 im Pufferbetrieb. Die Vergleichseinrichtung
5 enthalt ein Verzögerungsglied 14, das bei der Wiederkehr der Systemspannung U5
das Schließen der Schalter 6 und 7 kurzzeitig verzögert und damit verhindert, daß
- bei zu niedriger Spannung UC am Kondensator 8 - der Kondensator 8 erneut geladen
wird, bevor der Speicher 4 zurückgesetzt worden ist.
-
Die Figur 2 zeigt ein weiteres Schaltbild einer erfindungsgemäßen
Schaltungsanordnung, in der die elektronischen Schalter durch Transistoren 6* und
7* vom entgegengesetzten Leitfähigkeitstyp realisiert sind. Der Transistor 7* wird
invers betrieben, Um die Sperrwirkung bei gesperrtem Transistor 6* zu verbessern.
Der Transistor 6* bildet zusammen mit zwei Widerständen 15 und 16 eine Stromquelle.
-
Die Höhe des Kollektorstroms des Transistors 6* ergibt sich aus der
Differenz zwischen der Systemspannung U5 und der Durchbruchspannung der Zenerdiode
17, die zwischen die Basis des Transistors 6* und die Leitung 2 geschaltet ist,
aus der Basis-Emitter-Spannung des Transistors 6* und aus dem Widerstand 15. Unterschreitet
die Systemspannung US den durch die Durchbruchspannung der Zenerdiode 17 vorgegebenen
Wert, sperrt der Transistor 6* und der Transistor 7* wird über die Widerstände 18
und 19 gesperrt. Der Widerstand 19 kann hochohmig ausgelegt werden, so daß der Kondensator
8 bei leitendem Transi stor 6* praktisch mit konstantes Strom geladen wird.
-
Die Figur 5 zeigt ein drittes Schaltbild einer erfindungsgemäßen Schaltungsanordnung,
bei der der Kondensator 8 mit einem von der Höhe der systemspannung unabhängigen
konstanten Strom geladen wird. Der Vergleichseinrichtung 5@ ist die Systemspannung
US über einen aus zwei Widerständen 20 und 21 bestehenden Spannungsteiler und als
Referenzspannung die Spannung UR des spannungsreglers 3 zugeführt. Ist die an dem
Verbindungspunkt der Widerstände 20 und 21 anstehende Spannung größer als die Spannung
UR, so steht am Ausgang der Vergleichseinrichtung 5* die Spannung UR an Der Transistor
22 wirkt mit einem Widerstand 23 als Stromquelle, deren Ausgangsstrom im wesentlichen
über den Widerstand 16 fließt und den Transistor 6* ebenso wie den Transistor 7°
in den leitenden Zustand steuert. Eine Zenerdiode 24 begrenzt die Spannung UC auf
einen maximalen Wert, wenn die Systemspannung US zu groß wird. Ist die an dem Verbindungspunkt
der Widerstände 20 und 21 anstehende Spannung kleiner als die Spannung UR, so liegt
die Basis des Transistors 22 auf Bezugspotential und die Transistoren 22, 6* und
7@ sind gesperrt Die Figur 4 zeigt ein Schaltbild der in der Figur 4 verwendeten
Vergleichseinrichtung 5@. Diese Vergleichseinrichtung enthält einen Transistor 25,
einen Widerstand 26 und ein NAND-Gatter 27, das von der Spannung UR versorgt ist
An dem Ausgang des NAND-Gatters 27 steht entweder die Spannung UR an oder er befindet
sich auf Bezugspotential Ein Kondensator 28 bildet zusammen mit dem Widerstand 26
ein Verzögerungeglied,
das bei der Wiederkehr der Systemspannung
die Transistoren 22, 6* und 7* verzögert in den leitenden Zustand steuert.
-
In den Zeitraum, in dem sich der Kondensator 28 bei der Wiederkehr
der Systemapannung auf die Spannung UR auflädt. vergleicht die Vergleichseinrichtung
13@ die am Kondensator noch anstehende Spannung UC mit der Spannung UR. Die Vergleichseinrichtung
13° besteht aus zwei Widerstanden 29 und 30, einem Transistor 31 und einer Diode
32. Ist die am Kondensator 8 anstehende Spannung UC kleiner als die um die Durchlaßspannung
der Diode 32 und die Basis-Emitter-Spannung des Transistors 31 verminderte Spannung
UR, so wird dem Rücksetzeingang 4e des Speichers 4 so lange positives Potential
zugeführt, bis die Spannung UC des Kondensators 8 soweit angestiegen ist, daß der
Transistor 31 sperrt. Ist die an den Kondensator 8 anstehende Spannung UC bei der
Wiederkehr der Systemspannung so groß, daß der Transistor 31 nicht in den leitenden
Zustand gesteuert wird, erhält der Speicher 4 keinen Rücksetzimpuls.