DE1216348B

DE1216348B - Digitale Multiplexvorrichtung zum selektiven Durchleiten von N charakteristischen binaeren Serienwoertern

Info

Publication number: DE1216348B
Application number: DEW39624A
Authority: DE
Inventors: Harry Arthur Helm
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1964-07-28
Filing date: 1965-07-27
Publication date: 1966-05-12
Also published as: GB1102257A; FR1454443A; NL6509749A; BE667496A; US3358083A

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES <<^MW PATENTAMT

AUSLEGESCHRIFT

Int. CL: H 04 j

H 041
Deutsche Kl.: 21 al-10/03

Nummer: 1 216 348

Aktenzeichen: W 39624 VIII a/21 al

Anmeldetag: 27. Juli 1965

Auslegetag: 12. Mai 1966

Die Erfindung bezieht sich auf Datenverarbeitungsanlagen, insbesondere auf ein digitales übertragungssystem, bei dem Linearfolgefilter-Netzwerke zum selektiven Passierenlassen im Multiplexverfahren übertragener Information verwendet werden.

In bestimmten digitalen Ubertragungssystemen, die zum im Multiplexverfahren auf eine gemeinsame Ubertragungsstrecke erfolgenden übertragen N einzelner Digitalwörter gleicher Länge ausgelegt sind, ist es üblich, eine geeignete Dekodierschaltung am Ausgangsende der Übertragungsstrecke zu verwenden, damit die Komponentenanteile des im Multiplexverfahren übertragenen Signals auf die entsprechenden Empfangsstellen geleitet werden. Bei diesen Systemen ist die Information, die in allen der N digitalen Wörter enthalten ist, an jedem der N separaten Dekodierer verfügbar, obwohl jeder Dekodierer nur eines der digitalen Wörter wieder auffinden kann.

Ein Nachteil dieser Anordnungen ist, daß die erforderliche Gegenwart des gesamten, im Multiplexverfahren übertragenen Signals an jedem der N Dekodierer des Systems die dem speziellen Durchleiten dienende Verwendung ausgewählter Gruppierungen von weniger als allen der N im Multiplexverfahren übertragenen Wörter ausschließt. Ein solches Durchleiten ist beispielsweise dann von Wert, wenn einige der Empfangsstellen von den übrigen geographisch entfernt gelegen sind. Ferner ist es wegen der Geheimhaltung der Übertragung und/oder wegen Sicherheitserwägungen manchmal wünschenswert, daß die auf bestimmte der Empfangsstellen übertragenen Signale die gesamte Information ausschließen, die für eine oder mehrere der übrigen Empfangsstellen vorgesehen ist.

Das demgemäß zu lösende Problem ist: Wie können derartige, im Multiplexverfahren zu übertragende binäre Wörter selektiv auf vorausgewählte, sich gegenseitig ausschließende Empfangsstellen durchgeleitet werden, derart, daß jede Gruppe nur denjenigen Teil der Multiplexinformation empfängt, der den einzelnen Empfangsstellen der Gruppe zugedacht ist.

Die Erfindung zur Lösung dieses Problems ist dadurch gekennzeichnet, daß die erste logische Schaltung einen ersten Modulus-2-Addierer aufweist, daß die zweite logische Schaltung — in Kombination — einen mehrstufigen Serien-Parallel-Digitalumsetzer, der mit dem ersten Modulus-2-Addierer über die Übertragungsstrecke gekoppelt ist, aufweist, ferner T Linearfolgefilter, die die Ausgänge des Digitalumsetzers mit den T Empfangsstellengruppen individuell verbinden, und daß jedes Digitale Multiplexvorrichtung zum selektiven
Durchleiten von N charakteristischen binären
Serienwörtern

Anmelder:

Western Electric Company Incorporated,

New York, N. Y. (V. St. A.)

Vertreter:

Dipl.-Ing. H. Fecht, Dipl.-Ing. P.-G. Blumbach
und Dipl.-Phys. Dr. W. Weser, Patentanwälte,
Wiesbaden, Hohenlohestr. 21

Als Erfinder benannt:

Harry Arthur Helm, Bethesda, Md. (V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 28. Juli 1964 (385 565) -

Filter N zweite Modulus-2-Addierer aufweist, die je auf die Ausgänge vorbestimmter Stufen des Digitalumsetzers derart ansprechen, daß die jedem Filter zugeordnete Empfangsstellengruppe nur denjenigen Teil der Multiplexinformation empfängt, die den einzelnen Empfangsstellen dieser Gruppe zugedacht ist.

Im einzelnen sind entsprechende Konverterstufen mit jedem der N zweiten Modulus-2-Addierer des Pv-ten Filters (1 ^ R ^ T) entsprechend der Stelle jeder binären »1« in der Pv-ten Zeile einer N · N-Ma-

[Qh = [P] [I*]r

verbunden; hierin bedeutet [P] eine nicht singuläre N ■ ./V-Matrix, deren iV-Spalten je die Bits eines der N gesonderten Binärwörter enthalten, [P]-!dieInversion von [P] und [I*]r eine N · ./V-Identitätsmatrix, in der eine binäre »1« als ein Element der Hauptdiagonale am Schnittpunkt jeder Zeile und Spalte erscheint, der einer der Pv-ten Gruppe zugeordneten Empfangsstelle numerisch entspricht.

Die Filteranordnungen sind in bekannter Weise aufgebaut (vgl. die USA.-Patentanmeldung Ser. Nr. 385 564 vom 28. 7. 1964). Das System nach dieser Anmeldung ist zur Bewahrung der Ubertragungsgeheimhaltung zwischen jeder von N digitalen Sendestellen und einer zugeordneten, von N einzelnen Empfangsstellen ausgelegt, die über eine

609 568/374

gemeinsame Ubertragungsstrecke miteinander verbunden sind. Die im Multiplexverfahren zu übertragenden N binären Wörter werden von N Linearfolgekodierer geliefert, die den je am Beginn eines Abtastintervalls von TV Bits stehenden, von den zugeordneten Sendestellen herrührenden, mit einer binären »1« bewerteten Bits zugeordnet sind und auf deren Erscheinen hin getriggert werden. Eine Mehrzahl dritter Modulus-2-Addierer, die auf die Ausgänge vorbestimmter zweiter Modulus-2-Addierer in jedem Filter der vorliegenden Erfindung ansprechen, sind einzeln mit den Eingängen der N Empfangsstellen verbunden, und zwar zum Abnehmen der von den T Gruppen der Multiplexinformation herrührenden Bitgruppen.

Im folgenden ist die Erfindung an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels beschrieben; es zeigt

F i g. 1 A das Schaltbild der Sendeseite einer Ubertragungs- und digitalen Filteranordnung und

F i g. 1 B das Schaltbild der Empfangsseite der Anordnung.

Bei der dargestellten Ausführungsform eines digitalen Ubertragungssystems sind zwei Linearfolgefilter 80 und 81 zum selektiven Durchleiten der Information, die in einem im Multiplexverfahren übertragenen binären Wort enthalten istf verwendet. Die Anordnung besitzt sechs digitale Sendestellen 1Oi bis 10β, die über sechs logische UND-Gatter 3Oi bis 30β mit einer Mehrzahl Linearfolgekodierer 2Oi bis 20β je verbunden sind. Eine erste Synchronisierquelle 39 dient zur gleichzeitigen Betätigung jedes der UND-Gatter 3Oi bis 3O₆ in regelmäßig auftretenden Informationsabtastintervallen, wobei jedes Abtastintervall sechs Zeitausschnitte besitzt. Jeder Linearfolgekodierer 20^ ist dafür ausgelegt, auf ein mit einer binären »1« bewertetes Spannungssignal anzusprechen, das vom entsprechenden UND-Gatter 3Oi; geliefert wird, und zwar durch Zuführen eines eindeutigen, charakteristischen, aus sechs Bits bestehenden Binärwortes vic zu einem zugeordneten Eingangsanschluß, der in einem Modulus-2-Addiergatter 35 vorgesehen ist. Modulus-2-Gatter sind allgemein bekannt und liefern logische Exklusiv-ODER-Entscheidungen durch jeweiliges Erzeugen eines mit »1« oder »0« bewerteten binären Ausgangssignals in Abhängigkeit von einer ungeraden oder geraden Anzahl empfangener, mit »1« bewerteter binärer Eingangssignale. Die aus sechs Bits bestehenden Binärwörter vu können vorteilhafterweise eine beliebige zusammenhängende Gruppe linear unabhängiger Sextupel sein, von denen keiner eine zyklische Permutation eines anderen ist. Zu Erläuterungszwecken sei angenommen, daß die Kodierer 2Oi bis 2Oe funktionell so ausgelegt sind, daß sie eine Gruppe charakteristischer Digitalwörter vi bis V6 der nachfolgenden Zusammensetzung erzeugen:

beispielsweise der Kodierer 2Ο4 auf ein von der Sendestelle IO4 über das Gatter 30j geliefertes, mit einer binären »1« bewertetes Signal unter Lieferung der Ziffern 0, 1, 1, 0, 1 und 0 in umgekehrter zeitlicher Reihenfolge an den Addierer 35 an. Der Aufbau der Kodierer 2Oi bis 20β ist im einzelnen in der vorstehend erwähnten gleichlaufenden Anmeldung beschrieben.

Es sei bemerkt, daß ausgewählte Sextupel-Digitalwörter, die sowohl die vorstehend angeschriebenen ν& als auch andere, später noch definierte Wörter enthalten, auch als Spaltenmatrizen bezeichnet werden. In jedem Fall entsprechen die Elemente der Matrixanordnung den Ziffern des zugeordneten binären Wortes identisch.

Zur Herstellung des nachstehend beschriebenen Dekodieraufbaues ist es notwendig, eine Matrix [P] zu definieren, in deren Spalten die geordneten Wörter Vk stehen:

10 10 11
11110 1
10 0 111
0 10 0 10
10 0 10 0
0 110 11

In der ersten Spalte dieser Matrix steht das Wort Vi, in der zweiten das Wort V2 usw. Da die Wörter vi bis νβ voneinander linear unabhängig sind, d. h., keines der Wörter kann aus den übrigen durch eine additive arithmetische Operation erhalten werden, ist die Matrix [P] nicht singular und besitzt die Inversion [P]^-1, die wie folgt definiert ist:

110 110
0 10 111
0 1110 0
110 10 0
0 10 0 11
0 110 0 1

(3)

Vl
V2

V3

V4
V5
V6

1110 10
0 10 10 1
110 0 0 1
0 110 10
10 110 1
1110 0 1

60

(1)

65

Hierbei sollen die Ziffern zeitlich in der Reihenfolge von rechts nach links zugeführt werden. So spricht Die Gleichung (3) kann durch Invertieren der Matrix [P] mit Hilfe irgendeines der zahlreichen allgemein bekannten Verfahren unter Verwendung der Modulus-2-Addition für alle Summierungen verifiziert werden. Wie nachstehend noch erläutert werden wird, definieren die Zeilen der Matrix [P]"¹ das spezielle Verbindungsmuster für die sechs Dekodierer 6O1 bis 60s, die die Eingangsnachricht aus den durch die Filter 80 und 81 gelaufenen Digitalsignalen abnehmen.

Das Modulus-2-Addiergatter 35 besitzt einen Ausgang, der mit dem Eingangsende 41 eines gemeinsamen Ubertragungskanals 40 verbunden ist. Das Ausgangsende 42 desselben ist mit sechs in Serie liegenden Verzögerungselementen 50 bis 55 verbunden. Der Ausgang jedes der Elemente 50 bis 55 liegt zusammen mit einem von einer Synchronisierquelle 36 herrührenden Synchronisiereingang am entsprechenden einer Mehrzahl logischer UND-Gatter 90 bis 95. Die Gatter 90 bis 95 sind dafür ausgelegt, die an ihren Ausgangsanschlüssen erscheinenden, nacheinander übertragenen sechs Bits zu registrieren, die in jedem Informationsabtastzyklus auf den Kanal 40 gegeben werden.

Die beiden dargestellten Linearfolgefilter 80 und 81 verbinden die UND-Gatter 90 bis 95 mit einer Mehrzahl digitaler Empfangsstellen 7Oi bis 7O₆, und zwar über eine entsprechende Anzahl Linearfolgedekodierer 6Oi bis 6Oe. Es sei bemerkt, daß die Empfangsstellen 7Oi bis 70β als in Ubertragungsverbindung mit den Sendestellen 1Oi bis 1Oe in gleicher Reihenfolge stehend dargestellt sind.

Nachstehend soll angenommen sein, daß für einige gewünschte Zwecke, z. B. im Hinblick auf geographische oder Sicherheitserwägungen, die zusammengesetzte Nachricht auf der Leitung 40 in zwei Digitalwörter unterteilt werden soll, von denen das eine nur die den Empfangsstellen 7Oi bis 703 zugedachte Nachricht enthält und das andere nur die den Empfangsstellen 7Ο4 bis 7Oe zugedachte Nachricht. Demgemäß sind die Filter 80 und 81 dafür ausgelegt, nur die von den Kodierern 2Oi bis 20a bzw. von den Kodierem204 bis 20β erzeugten charakteristischen Wörter durchzulassen, den Beitrag der je anderen Kodierergruppe aber zu blockieren.

Zur Realisierung einer solchen Betriebsart weisen die Filter 80 und 81 je sechs Modulus-2-Addiergatter auf, die selektiv mit den Ausgangsanschlüssen der UND-Gatter 90 bis 95 verbunden sind. Zur im einzelnen erfolgenden Bestimmung des Verbindungsmusters für die in den Filtern 80 und 81 vorhandenen Gatter ist es zunächst erforderlich, zwei Matrizen [ö]8o und [ö]8i, die je dem entsprechenden Filter zugeordnet sind, wie folgt zu definieren: Die Matrizen [/*]so und [7*]si, die in den Gleichungen (4) bzw. (5) auftreten, sind je eine verstümmelte Identitätsmatrix, in der eine binäre »1« als das Element auf der Hauptdiagonale in der fc-ten Zeile und k-ten Spalte immer dann erscheint, wenn das der Sende- und Empfangsstelle lOt bzw. 70& zugeordnete Binärwort durchgelassen werden soll, während binäre Nullen in allen übrigen Stellungen erscheinen. Für die im betrachteten Beispiel gewählten Durchleitemuster haben diese Matrizen das folgende Aussehen

[QU = [P] [/*]» [Ρ]"¹
[ß]si = [P] [/*k [Ρ]"¹

[QU =

"10 10 11

11110 1
10 0 111
0 10 0 10
10 0 10 0

OllOl'l.

"1 0 1 0 1 f

11110 1
10 0 111
0 10 0 10
10 0 10 0
0 110 11

"100000"

0 10 0 0

0 0 10 0

0 0 0 0 0

0 0 0 10

0 0 0 0

0 0 0 0 0

10 0 0 0 0

0 10 0 0 0

0 0 10 0 0

0 0 0 0 0 0

0 0 0 000

0 0 0 0 0 0

0 0 0 0 0 0"

0 0 0 0 0 0

0 0 0 10 0

0 0 0 0 10

0 0 0 0 0 1

Die gewünschten Matrizen [Q]so und [Q]si können daher aus den Gleichungen (4) und (5) wie folgt ausgerechnet werden:

"110 110"
10 111
1110 0
1110 0
10 0 11
110 0 1

An dieser Stelle sei bemerkt, daß sämtliche im Rahmen der Erfindung liegende Additionen, die sich sowohl aus Matrixoperationen als auch aus digitalen arithmetischen Operationen zusammensetzen, auf der Basis Modulus-2 durchgeführt werden.

Durch die vorstehend definierten Matrizen [ßjgo und [<2]8i ist das Verbindungsmuster für die Modulus-2-Addiergatter, die in den Filtern 80 und 81 vorgesehen sind, vollständig bestimmt. So sind die im Filter 80 vorgesehenen Modulus-2-Addierer 84i bis 84₆ mit den Ausgangsanschlüssen der UND-Gatter 90 bis 95 dann verbunden, wenn binäre Einsen in der entsprechenden Zeile und Spalte der Matrix [Q]so erscheinen, sie sind es nicht, wenn dort Nullen erscheinen. Diese Gruppe von Schaltungsverbindungen ist in der nachstehenden Tabelle I angeführt. Hierin bedeutet eine »1« eine Verbindung Ί 0 1 1 1 0 11110 1 110 110 0 10 0 11 110 110

ρ 0 1 0 1 1.

0 0 10 10" 10 110 1

1.1 1 1 1 0

0 10 0 11 110 10 0 0 0 10 10

zwischen einem Modulus-2-Addiergatter 84 und dem entsprechenden UND-Gatter, während eine »0« anzeigt, daß zwischen den betrachteten Gattern keine Verbindung vorhanden ist:

Tabelle I

1	1	0	1	1	0
0	1	0	1	1	1
0	1	1	1	0	0
0	1	1	1	0	0
0	1	0	0	1	1
0	1	1	0	0	1

Modulus-2-Gatter	90	91	UND-Gatter	93	94	95
	1	0	92	1	1	0
84i	1	1	1	1	0	1
84a	1	1	1	1	1	0
84s	0	1	0	0	1	1
84₄	1	1	0	1	1	0
84₅	0	0	0	0	1	1
84₆		1

Wie vorstehend erwähnt, entspricht das in der Tabelle I dargestellte Digitalmuster identisch der Matrix [Q]so- In ähnlicher Weise weist das Filter 81 sechs Modulus-2-Addiergatter auf, die entsprechend der Matrix [Q]si verbunden sind. Im Interesse der Klarheit der Zeichnung ist jedoch das Filter 81 einfach als Block mit sechs Ausgangsleitungen 85i bis 85e dargestellt, die die Ausgänge der sechs Modulus-2-Addiergatter des Filters 81 repräsentieren. Wie nachstehend noch beschrieben werden wird, führen die Filter 80 und 81 die Matrizenmultiplikationen

[Q]₈₀ Σ [ν*] bzw. IJg]₈, Σ [ν*]

k k

aus. Hierin bedeutet der je letzte Term die Summe der selektiv erzeugten charakteristischen Wörter v», die vom Gatter 35 summiert und auf den gemeinsamen Kanal 40 gegeben worden sind.

Schließlich sind in der Zeichnung sechs Linearfolgedekodierer 6Oi bis 6Ο3 und 6Ο4 bis 6Oe zum Verbinden der Filter 80 bzw. 81 mit den Empfangsstellen 7Oi bis 7Ο3 bzw. 7Ο4 bis 7Oe vorgesehen. Jeder Dekodierer 60 besitzt ein mit mehreren Eingängen versehenes Modulus-2-Addiergatter 65, wobei die Eingänge dieser Gatter mit dem zugeordneten Filter 80 oder 81 entsprechend der zugeordneten Zeile der Matrix [P]"¹ verbunden sind. Im einzelnen sind die Modulus-2-Dekodiergatter 65i bis 65ß mit den im entsprechenden Filter 80 oder 81 vorhandenen Modulus-2-Gatter verbunden,-wenn binäre Einsen in der entsprechenden Zeile und Spalte der Matrix [P]-¹ stehen, und nicht miteinander verbunden, wenn dort Nullen erscheinen. Dieses Verbindungssystem ist in der untenstehenden Tabelle II angeschrieben, worin eine binäre »1« oder »0« angibt, daß eine Verbindung bzw. daß keine Verbindung zwischen einem Modulus-2-Dekodiergatter 65 und dem entsprechenden Filtergatter 84 oder der entsprechenden Ausgange leitung 85 vorhanden ist.

Tabelle II

	Modulus-2-Gatter oder Ausgangsleitung,	wie angeschrieben	842	84a	844	84ä	84s
		oder	oder	oder	oder	oder
Modulus-2-Gatter		85a	85a	85₄	85s	8S₆
	oder	1	0	1	1	0
	85i	1	0	1	1	1
65i	1	1	1	1	0	0
6S₂	0	1	0	1	0	0
6S₃	0	1	0	0	1	1
65₄	1	1	1	0	0	1
65₅	. 0
65₆	0

gefilterte Summe der selektiv erzeugten charakteristischen Wörter %, die vom entsprechenden Filter 80 oder 81 durchgelassen worden sind. Im Interesse der Übersichtlichkeit sind in der Zeichnung nur die Verbindungen für die Gatter 65i und 65s im einzelnen herausgezeichnet.

Es soll nun an Hand der vorstehend beschriebenen Systemorganisation eine typische Operationsfolge der Schaltung erläutert werden. Hierzu sei angenommen, daß die Sendestellen lOi, IO2 und 10ä mit der Binärziffer »1« bewertete Informationsziffern zu den Empfangsstellen 70i, 70-2 und 7Ο5 übertragen, während die übrigen Sendestellen IO3, IO4 und 1Oe binäre Nullen zu den zugeordneten Empfangsstellen 70s, 7Ο4 und 70β übertragen.

Liefert die Quelle 39 den nächsten auftretenden Wortsynchronisierimpuls an die UND-Gatter 3Oi bis 3Oe, so werden die mit »1« bewerteten Spannungsimpulse, die von den Stellen lOi, IO2 und IO5 her- rühren, zu den Kodierern 20ι, 2Ο2 und 2Ο5 durchgelassen, während »0«-Signale von den Kodierern 2Ο3, 2Ο4 und 20β erkannt werden. Bei diesen Schaltungszuständen sind dementsprechend die Kodierer 2Ο3, 2Ο4 und 20β inaktiv und erzeugen nicht die hierzu zugeordneten Wörter V3, V4 und v₆. Die Kodierer 20i, 2Ο2 und 2Ο4 sind jedoch aktiv, und diese Schaltungskombinationen übertragen die charakteristischen Wörter vi, V2 und V5, also die Ziffernfolgen 111010, 010101 und 101101, zum Addierer 35, wobei die je rechts stehenden Ziffern zuerst erzeugt werden. Der Modulus-2-Addierer 35 führt eine Exklusiv-ODER-Entscheidung auf Ziffer-um-Ziffer-Basis auf die empfangenen Digitalwörter vi, v% und V5 hin aus und liefert das zusammengesetzte Digitalwort w auf den Kanal 40, wobei w wie folgt erhalten wird:

45

55

Es sei bemerkt, daß die in der Tabelle II angeschriebene digitale Anordnung der durch Gleichung (3) definierten Matrix [P]"¹ identisch entspricht. Wie nachstehend noch erläutert werden wird, ist der k-te Dekodierer 60^ funktionell so ausgelegt, daß er die Vektormultiplikation

[P]*-¹ Σ [ν*] es

ausführt; hierin bedeutet [Pi;]"¹ die k-te Zeile der Matrix [P]"¹, und der letztere Ausdruck ist die [W] = Σ

k = 1,2,5

Y	"ο"	⁺	Y	"ο"
1	1		O	O
1	O		1	O
0	1	1	O
1	O	O	1
0	1	1	O

Hierin ist das Wort w in seiner alternativen Darstellung, nämlich als Spaltenmatrix, angeschrieben.

Zur. Untersuchung des vorstehenden Kodierprozesses in allgemeinen Ausdrücken sei angenommen, daß die nicht kodierten, von der A:-ten Sendestelle lOfc erzeugten Informationssignalt durch einen Vektor [sk] dargestellt sind, wobei [sk] eine Spaltenmatrix darstellt, in der das »1«- oder »0«- Informationsbit a^ in der k-ten Zeile steht, im übrigen aber Nullen vorhanden sind. Ferner sei angenommen, daß ein Spaltenvektor [m] die zusammengesetzte, von den Sendestellen 1Oi bis 1Oe ausgesendete Nachricht repräsentiert, derart, daß folgende Gleichung gilt:

[m] = , Ü7 [Sk] =

Da die /c-te Spalte der Matrix [P] gleich vjc ist, wenn au eine »1« ist, gilt die Beziehung

[P] [sie] = [v*]. (10)

Zusätzlich hierzu ist das auf dem Kanal 40 vorhandene, im Multiplexverfahren übertragene, sechs Bits aufweisende Wort w, wenn es in Matrixform angeschrieben wird, gegeben durch folgenden Ausdruck :

= Σ [vtcl

(11)

10

[w] = Σ [ν*] = [P] 27 [s_k] = [P] [m]. (12)

k k-l

Für die vorstehend angenommene spezielle Nachricht ist

(13)

Man sieht sofort, daß die in Gleichung (12) angeschriebene Operation sich für den betrachteten speziellen Fall ergibt zu

[w] = [P] [in] =

10 10 11
11110 0
10 0 111
0 10 0 10
10 0 10 0
0 110 11

	0
	0
	0
	0
	1
	o.
1
1
0
0
1
_0_

0 (14)

35

40

Die Gleichung (14) liefert das gleiche Ergebnis für das auf den Kanal 40 gegebene digitale Wort wie die obige Gleichung (8), die auf Grund reiner Schaltungserwägungen abgeleitet worden ist.

Das auf dem Kanal 40 vorhandene binäre Wort 000010 wird aufeinanderfolgend durch die aus den Elementen 50 bis 55 bestehende Verzögerungskette herunter übersetzt, derart, daß die Ziffern 0, 0, 0, 0,1 und 0 je an den Ausgangsanschlüssen der Gatter 50 bis 55 liegen, nachdem die sechs Verzögerungsintervalle eines Informationsbit-Übertragungszyklus durchlaufen worden sind. Nachdem die diesen sechs Zeitausschnitten entsprechende Zeit verstrichen ist, erzeugen die Synchronisierquellen 36 und 39, die über eine Synchronisierleitung 37 miteinander verbunden sind, einen Impuls, der einen neuen Ubertragungszyklus anzeigt. Der Impuls der Quelle 39 leitet einen neuen Informationsabtastzyklus in der oben beschriebenen Weise ein, während der Impuls der Quelle 36 dafür vorgesehen ist, die UND-Gatter 90 bis 95 zu aktivieren, wodurch das an den Ausgangsanschlüssen der Verzögerungselemente 50 bis 55 stehende Ziffernmuster über die UND-Gatter 90 bis 95 zu Filterungszwecken übertragen wird.

Allgemein gesprochen führt das Filter 80, das entsprechend der Matrix \Q]so aufgebaut ist, folgende Matrixoperation durch:

5 [Qh Σ [ν*] = [ß]8o M = [P] [7*j8o [P]

-1

[w]. (15)

Durch Einsetzen der Gleichung (10) in Gleichung (15) erhält man folgenden Ausdruck:

Hierin läuft die unbestimmte Summierung über alle diejenigen v*, die durch die Kodierer 2Oi bis 2Oe selektiv erzeugt worden sind. Gleichung (11) läßt sich unter Berücksichtigung der Gleichungen (9) und (10) umschreiben wie folgt:

f [v*] = [P] [/*]8o [1

k = 1

VHP] ^_x[SU (16)

20 Jedoch ist zu beachten, daß folgende Beziehung gilt:

10 0 0 0 0"

0 10 0 0 0

0 0 10 0 0 a₃ _ a₃ (17)

0 0 0 0 0 0

Es ist daher, wie für das Filter 80 in Gleichung (17) dargestellt,

	a\
	«3
	0
	0
	0_
f

Ol
05
ae

und [/*]8o[%] = [α*] für 1< Ä: < 3

= 0 für 4< k < 6. (18)

Folglich sind die vom Filter 80 erhaltenen digitalen Ausgangssignale [r]so

M₈₀= [P]

(19)

Hierin ist [r]so eine Spaltenmatrix, deren Element dem Digitalmuster entspricht, das an den Ausgangsanschlüssen der Modulus-2-Gatter 84i bis 84e je erscheint. Aus Gleichung (19) ist ersichtlich, daß das Filter 80 dafür ausgelegt ist, nur die gewünschten Wörter Vu durchzulassen, die von den zugeordneten Kodierern 2Oi bis 2Ο3 erzeugt worden sind, während alle diejenigen Signale ausgeschlossen sind, die im im Multiplexverfahren übertragenen Wort w auf Grund von Beiträgen der Kodierer 2Ο4 bis 2Oe vorhanden sind.

Im hier speziell betrachteten Beispiel erhält man aus Gleichung (15) folgenden Ausdruck:

Mm [QU [w] =

"10 1110
11110 1
110 110
0 10 0 11
110 110
0 0 10 11

	1
	0
	1
	1
	1
0
0
0
0
1

(20)

Aus Gleichung (20) ist ersichtlich, daß diese genau das gewünschte Ergebnis liefert, das durch eine einfache Addition der charakteristischen Wörter vi und V2 erhalten wird:

Mso =

1	0	"l
1	1	0
1	0	1
0	1	1
1	0	1
0	1	1

(21)

609 568/374

Hinsichtlich des in der Zeichnung dargestellten Aufbaues sei bemerkt, daß — wie vorstehend beschrieben worden ist — die Binärziffern 0, 0, 0, 0, 1 und 0 an den Ausgangsanschlüssen der UND-Gatter 90 bis 95 während des Zeitintervalls erscheinen, das gerade auf den Aktivierungsimpuls der Synchronisierquelle 36 hin folgt. Das einzige am Ausgangsanschluß des Gatters 94 vorhandene »1«- Signal wird den hiermit verbundenen Gattern 84i, 843, 844, 84ö und 84s zugeführt. Auf das vorstehend erwähnte, den Modulus-2-Gattern 84 zugeführte Eingangsaktivierungsmuster hin erzeugen die Ausgänge der Gatter 84i bis 84e das binäre Ausgangsmuster 101111, das der Matrix [r]w entspricht und mit der vorstehenden analytischen Analyse übereinstimmt.

Beim betrachteten Beispiel hat daher das Filter 80 genau die Summe der Signale vi und V2 durchgelassen, die auf die »1«-Signale der Sendestellen 1Oi und IO2 hin erzeugt worden sind, während das auf das »1«-Signal der Sendestation IO5 hin erzeugte Wort V5 unterdrückt worden ist.

In gleicher Weise wie die vorstehend beschriebene erzeugt das Filter 81 eine Ausgangsmatrix [r]si, die durch folgenden Ausdruck definiert ist:

[si] =

= Og]₈I Σ [V*] = Eg]BL[W] = Σ [V*]. (22)

k k = 1,2,5

=-Cg]₈I M =

0 0 1110
10 110 1
111110
0 10 0 11
110 10 0
001010

	1
	0
	1
	1
	0
	1
0
0
0
0
1
0

(23)

[P]-i [r]_so = [P]-i Σ

k = 4,5,6

αχ

«2

as (24)

Daher sind die Dekodierer 6Ο1 bis 6Ο3 wirksam und nehmen die ursprünglichen Informationsbits αχ, α,ι und a-& aus dem zusammengesetzten, am Ausgang des Filters 80 erscheinenden Wort ab.

Jeder einzelne Dekodierer 60 ist dafür ausgelegt, nur eine einzige, entsprechende Zeile der Matrix [P]-¹ darzustellen. Betrachtet man [Pk]'¹ als die k-te Zeile von [P]-¹, dann' führt der Dekodierer 60& folgende Matrixmultiplikation aus:

[Pt]-¹ Wso = at = [Pk]-¹ [Qho [w]. (25)

Hierdurch wird die Eingangsinformationsziffer ak der Empfangsstelle 70& zugeführt. Bei Anwendung der Gleichung (25) auf das betrachtete Beispiel und bei Prüfung der Operation des Modulus-2-Dekodiergatters 65i ergibt sich, daß dieses Gatter folgende Matrixmultiplikation ausführt:

Hierin ist [r]si eine Spaltenmatrix, deren Elemente dem digitalen Muster entspricht, das an den Filterausgangsleitungen 85i bis 85e erscheint. Für die betrachteten Eingangssignalbedingungen erhält man

30 [Pi]-¹ Mao = [110110]

35 =1 + 0 + 0 + 1 + 1 + 0 = αϊ = 1. (26)

Wie gefordert, liefert die Gleichung (23) einfach den Spaltenvektor [v.>], der der einzige Beitrag der Kodierer 2Ο4 bis 20β zum gesamten Wort [w] ist, das auf dem gemeinsamen Kanal 40 erscheint. Daher läßt das Filter 81 nur das Wort V5 durch, das in der Untergruppe vi, V5 und ve steht, während die Beiträge des im Multiplexverfahren übertragenen Wortes w, soweit sie von den aktivierten Kodierern 2Oi und 2Ο2 herrühren, unterdrückt werden.

Verallgemeinernd gesprochen sind die Dekodierer 6Ο1 bis 6Ο3 entsprechend der Matrix [P]""¹ dafür ausgelegt, jeweils das vom Filter 80 durchgelassene Wort [r]so in die betrachteten, ursprünglich von den Sendestellen 1Oi bis IO3 erzeugten Nachrichtenbits zu trennen. Im einzelnen sind die Dekodierer 6Ο1 bis 6Ο3 so miteinander verbunden, daß die Matrixmultiplikation [P]""¹ [r]so ausgeführt wird. Aus Gleichungen (10) und (19) ergibt sich jedoch folgender Ausdruck:

Hierdurch wird das von der Sendestelle 1Oi erzeugte digitale »!«-Eingangssignal auf die Empfangsstelle 7Oi gegeben.

Bei Prüfung des dem Dekodiergatter 65i zugeordneten Aufbaues ergibt sich, daß die drei Binärziffern »1«, die in der durch Gleichung (26) gegebenen Summe erscheinen, diesem Gatter über die drei erregten Dekodiereingangsleiter 62, 63 und 64 zugeführt werden. Das Gatter 65i führt eine Modulus-2-Summe über die drei Eingangsbinärziffern 1 aus und liefert die richtige Informationsziffer a\ (eine binäre »1«) an die Empfangsstelle 7Oi.

In entsprechender Weise führen die übrigen Dekodiergatter 65z und 653 folgende Matrixoperationen aus:

[P₂]-¹ Wso = [010111]

[Ps]-¹ Wso = [011100]

=0+0+0+1+1+1 = «2 = 1. (27)

=0+0+1+1+0+0 = C₃ = 0. (28)

Hierdurch werden die gewünschten Informationsbits »1« und »0« den Empfangsstellen 70a bzw. 7O3 zugeführt.

In entsprechender Weise nehmen die Dekodierer 6O4 bis 6Oe die Information ab, die den Empfangsstellen 7O4 bis 70β zugeführt werden soll. Im einzelnen führen bei Anpassung der Gleichung (25) auf die Filterausgangssignalmatrix [r]si die Dekodiergatter 654 bis 65β folgende Matrixmultiplikation aus:

¹ Ms₁ =

= [110110]

[P5]-¹ [r]ei = [010011]

[Pe]-¹ [r]ei = [011001]

=1 + 0 + 0 + 2 + 0 + 0 = O4 = 0. (29)

=0+0+0+0+0+1 = a₅ = 1. (30)

=0+0+1+0+0+1 = a_e = 0. (31)

Hieraus ist ersichtlich, daß die richtigen Informationsziffern von den Dekodierern 6Ο4 bis 6Oe den entsprechenden Empfangsstellen 7Ο4 bis 7Oe zugeführt werden.

Die Betrachtung der dem Dekodierer 6Ο5 zügeordneten, durch Gleichung (30) gegebenen Binärsumme ergibt, daß das einzige' Binärziffefsignal »1« dieser Gleichung dem Gatter 65s über eine Eingangsleitung 66 zugeführt wird. Diese Leitung ist mit der erregten Ausgangsleitung 85β des Filters 81 verbunden. Das Gatter 65s spricht auf diese einzige Eingangserregung hin an und liefert das geforderte Binärsignal »1« zur zugeordneten Empfangsstelle 70s.

Die dargestellte Anordnung spricht fortlaufend auf von den Synchronisierquellen 36 und 39 gelieferte aufeinanderfolgende Impulse unter, in der vorstehend beschriebenen Weise erfolgendem iterativem Arbeiten an, und zwar zur übertragung neuer Informationszifferngruppen von den Sendestellen 1Oi bis 10β zu den entsprechenden Empfangsstellen 7Oi bis 70β in Übereinstimmung mit dem durch die Digitalfilter 80 und 81 bestimmten Durchleitmuster. In dieser Hinsicht sind die Filter 80 und 81 so beschrieben worden, daß sie als Digitalfilterausführungsformen arbeiten, bei denen gewünschte Unterabschnitte der charakteristischen Eingangswörter, die in den im Multiplexverfahren zu übertragenden, auf dem gemeinsamen Kanal 40 erscheinenden Binärziffern vorhanden sind, selektiv durchgelassen werden, während der Rest der kodierten Wörter unterdrückt wird.

Ferner sei an dieser Stelle bemerkt, daß die Linearfolgefilteranordnungen 80 und 81 allgemeine Schaltungskombinationen sind, die bei beliebigen Datenverarbeitungsanwendungsfällen dazu verwendet wei den können, eine gewünschte Untergruppe zugeführter Digitalwörter selektiv passieren zu lassen.

Claims

Patentansprüche:

1. Digitale Multiplexvorrichtung zum selektiven Durchleiten von JV charakteristischen binären Serienwörtern gleicher Länge P wechselseitig exklusiven Gruppen von Empfangsstellen, die je einem der Binärwörter zugeordnet sind, mit. einer gemeinsamen Ubertragungsstrecke, einer ersten logischen Schaltung zum im Multiplexverfahren erfolgenden Einspeisen der JV Binärwörter in den Eingang der Ubertragungsstrecke, einer zweiten, am Ausgang der Ubertragungsstrecke gelegenen logischen Schaltung zum individuellen Gattern derjenigen Teile der übertragenen Multiplexinformationen, die den verschiedenen Binärwörtern entsprechen, zu den zugeordneten Empfangsstellen, dadurch gekennzeichnet, daß die erste logische Schaltung (Fig. 1 a) einen ersten Modulus-2-Addierer (35) aufweist, daß die zweite logische Schaltung (F i g. 1 b) — in Kombination — einen mehrstufigen Serien - Parallel - Digitalumsetzer (50 bis 55, 90 bis 95), der mit dem ersten Modulus - 2 - Addierer über die Ubertragungsstrecke (40) gekoppelt ist, aufweist, ferner T (zwei) Linearfolgefilter (80, 81), die die Ausgänge des Digitalumsetzers mit den T Empfangsstellengruppen (7Oi bis 7O3, 7O4 bis 70β) individuell verbinden, und daß jedes Filter JV (sechs) zweite Modulus-2-Addierer (84i bis 84e) aufweist, die je auf die Ausgänge (90 bis 95) vorbestimmter Stufen des Digitalumsetzers derart ansprechen, daß die jedem Filter (80, 81) zugeordnete Empfangsstellengruppe (7Oi bis 70s bzw. 7Ο4 bis 70β) nur denjenigen Teil der Multiplexinforrhation empfängt, die den einzelnen Empfangsstellen dieser Gruppe zugedacht ist.

2. Vorrichtung nach Anspruch 1, bei der jedes der JV Binärwörter JV Bit besitzt, dadurch gekennzeichnet, daß diejenigen Umsetzerstufen, welche mit jeder der JV zweiten Modulus-2-Addierer des i?-ten Filters, 1 ^ R sj T, verbunden sind, in Übereinstimmung mit der Stellung jeder binären »1« der i?-ten Zeile einer JV · JV-Matrix

[Qh = [P] U*h [Ρ]'¹

bestimmt sind, wenn [P] eine nicht singuläre JV ■ JV-Matrix ist, in deren JV Spalten je die Bits der JV verschiedenen binären Kodewörter stehen, ferner [P]"¹ die Inversion von [P] und [I*]r eine JV · JV-Identitätsmatrix, in der eine binäre »1« als Element in der Hauptdiagonale im einer Empfangsstelle der i?-ten Gruppe numerisch entsprechenden Schnittpunkt jeder Zeile und Spalte steht.

3. Vorrichtung nach Anspruch 1 oder 2, bei der die Ubertragungsstrecke JV Sendestellen mit den T Empfangsstellengruppen verbindet und bei der die von den Sendestellen ausgepulsten Bits in Intervallen von JV Bits unterteilt werden, dadurch gekennzeichnet, daß die JV Binärwörter durch JV Linearfolgekodierer (2Oi bis 20β) erzeugt werden, die den am Beginn des Unterteilungsintervalls auftretenden und von den entsprechenden Sendestellen (1Oi bis 1Oe) gelieferten, mit »1« bewerteten

Bits zugeordnet sind und zugleich hiermit auf diese Bits ansprechen, und daß die Kodierer dafür ausgelegt sind, die Binärwörter auf das jedesmalige Auftreten der zugeordneten, mit »1« bewerteten Bits in auszupulsen.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite logische Schaltung (F i g. 1 b) noch N dritte Modulus-2-Addierer (65i bis 65β) zum Wiederherstellen der unterteilten Bits und zum ent- ίο sprechenden Liefern der wiederhergestellten Bits

an die N Empfangsstellen aufweist und daß die dei i?-ten Empfangsstellengruppen (7Oi bis 70s oder 7Ο4 bis 70β) zugeordneten dritten Modulus-2-Addierer (65i bis 653 bzw. 654 bis 65e) des i?-ten Filters (80 bzw. 81) hin zum Durchführen der Matrixoperation

[Λ]-¹02k M,

wenn [/Vh¹ die k-te Zeile der Matrix [P]-¹ ist, ferner [w] das im Multiplexverfahren übertragene Wort; l^k^N.

Hierzu 1 Blatt Zeichnungen