DE1190708B - Schaltungsanordnung zum Vergleichen von Signalen - Google Patents
Schaltungsanordnung zum Vergleichen von SignalenInfo
- Publication number
- DE1190708B DE1190708B DEW24038A DEW0024038A DE1190708B DE 1190708 B DE1190708 B DE 1190708B DE W24038 A DEW24038 A DE W24038A DE W0024038 A DEW0024038 A DE W0024038A DE 1190708 B DE1190708 B DE 1190708B
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- circuits
- output
- signal
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
- G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- Software Systems (AREA)
- Analogue/Digital Conversion (AREA)
- Logic Circuits (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
G06f
Deutsche Kl.: 42 m-14
Nummer: 1190708
Aktenzeichen: W 24038IX c/42 m
Anmeldetag: 5. September 1958
Auslegetag: 8. April 1965
Die Erfindung betrifft eine Schaltungsanordnung zur genauen Bestimmung der Größendifferenz und
des Vorzeichens zweier binärer Zahlen mit einer der Zahl der Stellen entsprechenden Anzahl von ausschließlich
ODER-Schaltungen zum Vergleich der S Ziffern gleicher Wertigkeit.
Bekannte Einrichtungen zur Bestimmung der Differenz zweier binärer Zahlen arbeiten z. B. in der
Weise, daß, ausgehend von der Ziffernstelle geringster Wertigkeit, Stufe für Stufe die Differenz der
Ziffern der beiden binären Zahlen gebildet wird und dementsprechend ein Ausgangssignal gegeben wird
oder auch ein Übertrag zu der Stufe mit der nächsthöheren Wertigkeit erfolgt. Der Aufwand für eine
solche Differenzbildung ist aber verhältnismäßig hoch. Auch ist die Arbeitsgeschwindigkeit einer solchen
Schaltung dadurch begrenzt, daß jede Stufe erst das Ergebnis der Differenzbildung in der vorhergehenden
Stufe abwarten muß. Einrichtungen, bei denen die Differenzbildung bei der Stufe höchster
Wertigkeit beginnt, benötigen verwickelte Übertragsschaltungen und zeigen unter Umständen eine Beeinflussung
des Ausgangssignals des Vergleichs in den höherwertigen Stufen durch das Ergebnis des
Vergleichs der geringwertigen Ziffern.
Es sind auch schon Schaltungen vorgeschlagen worden, bei denen die die einzelnen Ziffern darstellenden
Signale einer entsprechenden Anzahl von Vergleichskreisen gleichzeitig zugeführt werden.
Wenn aber das Ergebnis in analoger Darstellung gewünscht wird, ergibt sich hierbei oft die Schwierigkeit,
daß in dem Analogumsetzer die Differenz zweier Werte gebildet werden muß, die größenordnungsmäßig
einander gleich sind. Der verhältnismäßig kleine Differenzwert ist dann aber nicht mehr mit
der erforderlichen prozentualen Genauigkeit herstellbar.
Dieser oft sehr störende Nachteil wird gemäß der Erfindung dadurch vermieden, daß die Ausgänge der
ausschließlichen ODER-Schaltungen untereinander durch einen mit Gattern, wie ODER-Schaltungen
und Sperrschaltungen versehenen Übertragungsweg verbunden sind, der das Ziffernungleichheitssignal
mit der höchsten Wertigkeit durchläßt und entgegengesetzte Ziffernungleichheitssignale von ausschließliehen
ODER-Schaltungen geringerer Wertigkeit sperrt, daß ferner jede der ausschließlichen ODER-Schaltungen
außer der mit der höchsten Wertigkeit mit einer Ausgangsschaltung verbunden ist, die sowohl
durch Signalbedingung der zugehörigen ausschließlichen ODER-Schaltung als auch durch die
Signalbedingung des Übertragungsweges gesteuert Schaltungsanordnung zum Vergleichen
von Signalen
von Signalen
Anmelder:
Western Electric Company Incorporated,
New York, N. Y. (V. St. A.)
New York, N. Y. (V. St. A.)
Vertreter:
Dr.-Ing. K. Boehmert
und Dipl.-Ing. A. Boehmert, Patentanwälte,
Bremen, Feldstr. 24
Als Erfinder benannt:
Raymond Waibel Ketchledge, Whippany, N. J.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 23. September 1957
(685 688)
V. St. v. Amerika vom 23. September 1957
(685 688)
wird, und daß eine zusätzliche nur durch die Signalbedingung des Übertragungsweges gesteuerte Ausgangsschaltung
für die Ziffernstelle geringster Wertigkeit vorgesehen ist und daß schließlich die Ausgangsschaltungen
analogumsetzende Mittel, insbesondere Widerstände enthalten, die die Ausgangssignale mit
dem Wertigkeitsfaktor der betreffenden Ziffernstelle multiplizieren, so daß sie zu einem die genaue
Größendifferenz und das Vorzeichen der gesuchten Differenz wiedergebenden Analogwert summiert werden
können.
Der Übertragungsweg wird zweckmäßig so ausgeführt, daß er aus zwei Leitungen besteht und für
jede Ziffernstelle außer der mit der höchsten Wertigkeit ein Paar von Sperrschaltungen besitzt, über die
die ausschließlichen ODER-Schaltungen der betreffenden Ziffernstelle mit den beiden Leitungen verbunden
sind, so daß ein Signal auf einer der Leitungen den Durchgang eines Signals von einer ausschließlichen
ODER-Schaltung geringerer Wertigkeit nach der anderen Leitung sperrt. Die analogumsetzenden
Mittel bestehen vorteilhafterweise für jede
509 538/377
einer Ziffernstelle zugeordnete Ausgangsschaltung aus zwei Paaren von Widerständen, von denen das eine
Paar zur Anzeige positiver und das andere Paar zur Anzeige negativer Differenzbeträge dient und bei
Einschaltung beider Widerstände eines Paares ein doppelt bewertetes binäres Signal erhalten wird.
Zur besseren Erläuterung der verschiedenen Merkmale und Vorteile der Erfindung dienen die Zeichnungen.
Dabei zeigt
F i g. 1 eine schematische Darstellung einer be- ίο
reits vorgeschlagenen einfachen Schaltung zur Bildung der Differenz zweier binärer Zahlen,
F i g. 2 eine schematische Darstellung einer Ausführungsform der erfindungsgemäßen Schaltungsanordnung
und
F i g. 3 einfache schematische Darstellungen von verschiedenen logischen Schaltungen, die in den
Schaltungsanordnungen nach Fig. 1 und 2 verwendet werden.
Der Schaltung, die in F i g. 1 dargestellt ist, werden
die Elemente einer ersten üblichen Binärcodezahl a1a2an_1a„, die den Minuenden des Vergleichsvorganges
darstellt, und eine zweite übliche Binärcodezahl bt bzba_t bn, die den Subtrahenden
des Vergleichsvorganges darstellt, gleichzeitig der Vergleichsschaltung zugeführt, die aus den Stufen A
bis N besteht.
Die zu vergleichenden, im Binärcode dargestellten Zahlen sind nicht auf die hier dargestellten, aus vier
Elementen aufgebauten Binärzahlen beschränkt, sondem können aus einer beliebigen Anzahl von Codeelementen
bestehen. Für jedes zusätzliche Paar von Elementen entsprechender Wertigkeit in den zu vergleichenden
Zahlen wird eine entsprechende Schaltungsstufe, wie z. B. die Stufe B zu der Vergleichsschaltung
hinzugefügt. Jede Stufe von A bis N nimmt ein Paar von Elementen auf, wobei jedes dieser Elemente
in den zu vergleichenden Zahlen die gleiche Wertigkeit aufweist. Daher nimmt die Stufest, die
die Elementvergleichsstufe für das Element höchster *°
Wertigkeit darstellt, die Codeelemente ax und O1 auf,
die jeweils die Elemente höchster Wertigkeit jeder der miteinander zu vergleichenden Zahlen darstellen.
Jedes Codeelement wird als einer von zwei vorbestimmten
Spannungspegeln an die entsprechenden Eingangsleitungen angelegt. Die beiden bestimmten
Spannungspegel stellen die binären Elemente »1« und »0« dar, und die folgende Erklärung macht
dabei von einer Bezeichnung der Schaltung in der Weise Gebrauch, daß die Stufen jeweils mit »1«
oder mit »0« bezeichnet werden.
Die in jeder Stufet bis N durchgeführten Vergleiche
ergeben eine Anzeige für Übereinstimmung, positive Abweichung oder negative Abweichung zwischen
den zu vergleichenden Codeelementen. Eine Übereinstimmung wird angezeigt, wenn die miteinander
zu vergleichenden Elemente gleich sind, d. h. wenn beide »1« oder beide »0« sind. Ist das Element
des Minuenden »1« und ist das Element des Subtrahenden »0«, dann wird eine positive Abweichung
angezeigt; für den umgekehrten Zustand wird eine negative Abweichung angezeigt.
Jede Stufet bis N enthält eine Vergleichsschaltung
und eine Bewertungsschaltung, die einen Teil eines Analogumsetzers 118 darstellt. Die Vergleichsschaltung
jeder Stufe, wie z. B. der Stufe A, enthält zwei UND-Schaltungen 111 und 112 sowie zwei Umkehrstufen
113 und 114. Die Schaltungen 111 bis 114 bilden zusammen eine »Ausschließliche-ODER«-
Schaltung.
Die Fig. 3A, 3B und 3C zeigen typische UND-Schaltungen
und ODER-Schaltungen unter Verwendung von Dioden sowie eine Umkehrstufe unter Verwendung
einer Triode. Die logischen Schaltelemente der F i g. 1 können diese Form annehmen oder von
vergleichbarer Form sein. Jede UND-Schaltung, die als Halbkreis in F i g. 1 dargestellt ist, ist so aufgebaut,
daß sie ausgangsseitig ein »1 «-Signal nur dann abgibt, wenn gleichzeitig an beiden Eingangsleitungen
»1 «-Signale anliegen. Jede ODER-Schaltung, die als Halbkreis dargestellt ist, der von den Eingangsleitungen durchschnitten wird, liefert ein Ausgangssignal»!«,
wenn mindestens ein Eingangssignal»!« auf einer der beiden Eingangsleitungen liegt. Jede
Umkehrschaltung oder Inverterschaltung, die in F i g. 1 mit INV bezeichnet ist, liefert ausgangsseitig
ein Signal »1« oder »0« entsprechend der Umkehrung des der Schaltung eingangsseitig zugeführten
Signals.
Die logische Rechnung, die bei einem Vergleich von Binärzahlen in der Schaltung nach Fig. 1 in
Frage kommt, läßt sich in algebraischer Form unter Verwendung der Terminologie der Booleschen Algebra
wie folgt ausdrücken:
Positives Ausgangssignal +F,· =
Negatives Ausgangssignal — V1 =
Negatives Ausgangssignal — V1 =
Das Ergebnis ist die Summe der einzelnen positiven Ausgangssignale und die Summe der einzelnen
negativen Ausgangssignale.
Ein Vergleich von zwei Eingangssignalen, die in einem üblichen Binärcode vorliegen, soll zur Erläuterung
der Arbeitsweise der Schaltung nach F ig. 1 dienen. Es sei angenommen, daß die Zahl 12 mit der
Zahl 6 verglichen werden soll, wobei die erstgenannte Zahl die Bezugszahl oder der Minuend ist. Die
Tabelle I zeigt die einzelnen Schritte des Problems.
Dezimal | Wertigkeit | Übliche | 4 | Binärdarstellung | 1 | = +6 |
Stufe | 8 | B | 2 | N | ||
aia2an-ian > | A | 1 | Ν-Ϊ | 0 | ||
12 | 1 | 1 | 0 | 0 | ||
6 | 0 | 0 | 1 | 0 | ||
Ergebnis (Fig. 1) | +X | —x | ||||
+6 | +8 | -2 | ||||
Das richtige Ergebnis ist +6. Daher muß die Schaltung nach F i g. 1 ein positives Vorzeichen oder
ein Ausgangssignal relativer Größe liefern sowie ein Ausgangssignal mit einer Differenzgröße, deren binäre
Wertigkeit 6 ist.
Es sei darauf hingewiesen, daß die miteinander zu vergleichenden Zahlen in üblicher, binärer, codierter
Form vorliegen und eine positive Abweichung in der Stufe A anzeigen, die die Stelle der höchsten Wertigkeit
ist. Eine negative Abweichung tritt in der Stufe N— 1 auf, während in den Stufen B und N gleiche
Codeelemente auftreten, so daß keine Abweichung
vorliegt. Die Vergleichsschaltung jeder Stufe der Schaltung in Fig. 1 liefert ein Ausgangssignal, das
anzeigt, ob eine Abweichung in dieser Stufe vorliegt oder nicht, wie dies im folgenden noch beschrieben
wird.
Der Stufet werden eine »1« und eine »0« über
die Eingangsleitungen O1 und bt zugeführt, so daß
die Vergleichs-UND-Schaltung 111 eine »1« am Eingang ^1 und eine »1« am Eingang b1 über die Umkehrstufe
113 aufnimmt. In gleicher Weise nimmt die Vergleichs-UND-Schaltung 112 eine »0« vom
Eingangb1 und eine »0« vom Eingang^ über die
Umkehrstufe 114 auf. Daher erhält nur die Vergleichs-UND-Schaltung 111 Signale »1« an jeder
ihrer Eingangsleitungen und liefert daher als Ausgangssignal eine »1«. Dieses Signal »1« wird über
die Leitung 115 an den i?A-Abschnitt des Analogumwandlers
118 übertragen, wodurch dieses Ausgangssignal die zugehörige analoge Bewertung der
Stufe A erfährt, die in diesem Falle 8 ist.
Die Stufe B nimmt die beiden Elemente a.2 und 62
nächstniedriger Wertigkeit der beiden Eingangszahlen auf. In diesem Falle liegt eine »1« an jeder der
beiden Eingangsleitungen. Da jede der Vergleichs-UND-Schaltungen 121 und 122 in der Stufe B die
Umkehrung eines der Eingangselemente über Umkehrstufen 123 und 124 aufnimmt, liefert keine der
UND-Schaltungen in dieser Stufe ein Ausgangssignal.
Das gleiche trifft in der Stufe JV zu, bei der ebenfalls die Eingangselemente gleich sind.
Die Vergleichs-UND-Schaltung 132 in der Stufe JV-1 nimmt das ö„.^-Eingangssignal»!.« und das
an . j-Eingangssignal »1« über die Umkehrstufe 133
auf. Aufnahme von »Eins«-Signalen an jedem der Eingänge betätigt die Vergleichs-UND-Schaltung 132,
die daher ein Signal 1 über die negative Ausgangsleitung 134 nach dem Abschnitt Rn^1 des AnalogumWandlers
118 überträgt. Der Abschnitt R^ _t gibt
diesem Ausgangssignal die entsprechende analoge Bewertung der Stufe JV-1, die in diesem Falle 2 ist.
Das bewertete Ausgangssignal aus der Stufet gelangt über die Leitung 115 und durch den RA-Abschnitt
des Analogumwandlers 118 über die positive Ausgangsleitung 141 an die Schaltung 143. In gleieher
Weise gelangt das Ausgangssignal aus der Stufe JV-1 über die negative Ausgangsleitung 142 an die
Schaltung 143. Alle auf der positiven Ausgangsleitung 141 auftretenden und bewerteten Ausgangssignale
werden in der Schaltung 143 zu einer einzigen positiven Ausgangsspannung addiert. In gleicher
Weise werden alle bewerteten Ausgangssignale, die auf der negativen Ausgangsleitung 142 ankommen,
ebenfalls miteinander addiert und bilden eine einzige negative Ausgangsspannung in der Schaltung
143. Die positiven und negativen Summensignale werden in der Schaltung 143 algebraisch miteinander
kombiniert, um die exakte Differenz zwischen den zu vergleichenden Zahlen anzugeben, die dann auf
einer Ausgangsleitung 144 auftritt.
Da die Abweichung des Codeelementes höchster Wertigkeit in diesem Fall in der Stufe A auftritt und
damit die höchste binäre Bewertung erfährt, steuert sie das Vorzeichen des Ergebnisses. In diesem Fall
erhält die Abweichung bei dem Element der hochsten Wertigkeit die Bewertung +8, und die einzige
andere Abweichung erhält die Bewertung —2, so daß die algebraische Addition der analogen Werte,
die durch die Schaltung 143 aufgenommen werden, das Ergebnis von +6 liefert.
Als zweites Beispiel sei angenommen, daß die Zahl 8 mit der Zahl 7 verglichen werden soll, wobei
die erstgenannte Zahl die Bezugszahl oder der Minuend sein soll. Dieses Problem ist in Tabelle II dargestellt.
Dezimal | Bewertung | Übliche Binärdarstellung | 4 | 2 | 1 |
Stufe | 8 | B | 2V-1 | JV | |
aXa2an-ian | A | 0 | 0 | 0 | |
8 | b1b2bn_lbn | 1 | 1 | 1 | 1 |
7 | 0 | -x | —χ | —χ | |
+X | -4 | -2 | -1= +1 | ||
+ 1 | +8 | ||||
Das richtige Ergebnis ist +1. Die Schaltung nach F i g. 1 arbeitet in ähnlicher Weise, wie bereits im
vorhergehenden Beispiel beschrieben. In diesem Fall tritt eine positive Abweichung in der Stufest und
negative Abweichungen in den StufenB, N—l und
JV auf. Daher liefert jede Stufe ein Ausgangssignal an den Analogumwandler 118, der seinerseits ein positives
bewertetes Ausgangssignal+8 in Stufet an
die positive Ausgangsleitung 141 abgibt und negative bewertete Ausgangssignale von —4, —2 und
— 1 in den Stufen B, JV-1 und JV an die negative
Ausgangsleitung 142 abgibt. Daher ist es in diesem Fall notwendig, eine Reihe von negativen Spannungen
von einer einzigen positiven Spannung abzuziehen, was nunmehr in bezug auf die analoge
Spannung, die sich auf der Leitung 144 ergibt, ein Genauigkeitsproblem darstellt, da die positiven und
negativen Spannungen sich zu einem mehr oder weniger großen Teil aufheben und hierdurch die
prozentuale Genauigkeit des Restbetrages erheblich sinkt, besonders dann, wenn große Zahlen miteinander
verglichen werden sollen. Hierin liegt aber ein wesentlicher Nachteil der bekannten Schaltung nach
Diesen Nachteil vermeidet die erfindungsgemäße Schaltung, die in F i g. 2 schematisch dargestellt ist.
In dieser Schaltung werden die Teilresultate jedes Vergleichs durch die Vergleiche gesteuert, die in
anderen Codeelementstufen oder Stellen höherer Wertigkeit durchgeführt worden sind. Die Schaltung
nach der Erfindung vermeidet eine Differenzbildung zwischen zwei ähnlichen Werten, die sich teilweise
gegenseitig aufheben.
Die grundsätzlichen Vergleichsschaltungen in den Stufend bis JV sind mit denen der Schaltung nach
F i g. 1 identisch und bestehen aus zwei UND-Schaltungen und zwei Umkehrstufen, die zusammen wieder
eine ausschließliche ODER-Schaltung darstellen. Das Ausgangssignal jeder Vergleichsschaltung wird
in diesem Falle jedoch über einen besonderen Übertragungsweg der Stufe zugeführt, die Elemente geringerer
Wertigkeit miteinander vergleicht, statt unmittelbar dem Analogumwandler, wie dies in F i g. 1
der Fall war. Daher werden die Ausgangssignale einer Vergleichsschaltung den Stufen der Elemente
geringerer Wertigkeit zu Steuerzwecken zugeführt,
und diese Signale werden im folgenden als Übertrag bezeichnet.
Der Übertragungsweg umfaßt für jede Stufe mit Ausnahme der Codeelementstufe A für das Codeelement
höchster Wertigkeit zwei Sperrschaltungen und zwei ODER-Schaltungen. Die Ausgangsschaltung
jeder Stufe mit Ausnahme der Stufe A enthält zwei UND-Schaltungen, zwei Sperrschaltungen und die
Elemente eines Analogumwandlers.
F i g. 3 D zeigt eine typische Sperrschaltung unter Verwendung einer Pentode. Jede Sperrschaltung, die
in F i g. 2 mit INH bezeichnet ist, liefert ein Ausganssignal dann, wenn ein Eingangssignal an einer
ihrer beiden Eingangsleitungen und kein Signal an ihrer Sperreingangsleitung liegt.
Der Abschnitt des Analogumwandlers jeder Stufe mit Ausnahme der Stufe A enthält vorteilhafterweise
vier bestimmte Bewertungselemente, die so miteinander verbunden sind, daß sie einfach- oder doppelbewertete
Ausgangssignale für positive oder negative Signale von den Vergleichsschaltungen liefern. Die
Arbeitsweise 3er Schaltung nach F i g. 2 verläuft nach den folgenden Regeln:
1. Von der Stufe, die eine Abweichung für das Codeelement höchster Wertigkeit feststellt, wird
ein Übertrag erzeugt, der das gleiche Vorzeichen wie die Abweichung aufweist, und nach dem
Codeelement oder der Ziffernposition abgegeben wird, die eine geringere Wertigkeit aufweist.
2. Von jeder nachfolgenden Stufe, die eine Übereinstimmung anzeigt, wird ein Ausgangssignal
abgegeben, das der binären Wertung dieser Stufe entspricht und das Vorzeichen des Übertrags
aufweist.
3 a. Jede nachfolgende Stufe, die eine Abweichung in der gleichen Richtung wie das Codeelement
höchster Wertigkeit mit Abweichung anzeigt, liefert ein Ausgangssignal, das der doppelten
binären Bewertung dieser Stufe entspricht und das Vorzeichen des Übertrags zeigt.
3 b. Jede nachfolgende Stufe, die eine Abweichung in der entgegengesetzten Richtung anzeigt, liefert
kein Ausgangssignal.
4. Es wird ein Ausgangssignal entsprechend der binären Bewertung der Codeelementposition geringster
Wertigkeit und mit dem Vorzeichen des Übertrags erzeugt.
5. Die gesamten Ausgangssignale werden für das endgültige Resultat zusammengefaßt.
Wird beispielsweise die Abweichung für das Element höchster Wertigkeit in der Stufet festgestellt
und ist sie positiv, dann wird ein positiver Übertrag an die Stufen niedriger WertigkeitB, JV-1 und N
gemäß Regel 1 übertragen. Wird in der Stufe B eine Übereinstimmung festgestellt, dann wird ein positives
Ausgangssignal entsprechend der Bewertung der Stufe B gemäß Regel 2 abgegeben. Tritt eine negative
Abweichung in der Stufe JV-1 auf, dann wird für diese Stufe kein Ausgangssignal abgegeben. Tritt
eine positive Abweichung in der Stufe JV auf, dann wird ein positives Ausgangssignal entsprechend der
doppelten binären Bewertung der Stufe JV gemäß Regel 3 abgegeben. Außerdem wird ein positives
Ausgangssignal entsprechend der binären Bewertung der Stufe JV gemäß der Regel 4 abgegeben. Die so
bewerteten Ausgangssignale, die alle positiv sind, werden zusammengefaßt, um das endgültige positive
Ergebnis in Übereinstimmung mit der Regel 5 zu liefern.
Ein Vergleich von zwei Eingangszahlen, die im
üblichen Binärcode vorliegen, soll zur Erläuterung der Arbeitsweise der Schaltung nach F i g. 2 dienen.
Es sei erneut angenommen, daß die Zahl 12 mit der Zahl 6 verglichen werden soll wie bei dem Beispiel
zur Schaltung nach Fig. 1. Die TabelleI ist hier der
Bequemlichkeit halber erneut dargestellt, um das
ίο neue Verfahren zum Erreichen des gewünschten
Ergebnisses zu beschreiben.
Dezimal | Bewertung | a„ | D | Übliche Binärdarstellung | 4 | 2 | 1 | = | + 6 | |
Stufe | bn | 2) | 8 | B | JV- | 1 JV | + 1 + 1 = | + 6 | ||
«1 azan-i | A | 1 | 0 | 0 | ||||||
20 | 12 | (Fig. | 1 | 1 | 1 | 0 | ||||
6 | (Fig. | 0 | 0 | —χ | 0 | |||||
Ergebnis | +X | -2 | ||||||||
+ 6 | Ergebnis | + 8 | + 4 | |||||||
25 | + 6 | |||||||||
Das richtige Ergebnis ist wiederum + 6, jedoch in diesem Falle, wie in der Tabelle angezeigt, gelangt
die Schaltung nach F i g. 2 zum korrekten Ergebnis, indem sie nur positive Ausgangssignale von den ausgewählten
Vergleichsschaltungen liefert.
Stufe A nimmt auf den entsprechenden Eingangsleitungen O1 und bx eine »1« und eine »0« auf, so
daß eine Vergleichs-UND-Schaltung 211 ein Ausgangssignal »1« an die positive Übertragsleitung 213
abgibt. Die Vergleichs-UND-Schaltung 212, die an ihren Eingangsleitungen Signale »0« aufnimmt, gibt
kein Ausgangssignal an die negative Übertragsleitung 214 ab.
Die Stufe B nimmt die Codeelemente nächstniedriger Wertigkeit a2 (1) und b2 (1) der beiden
eingegebenen Binärzahlen auf. Daher nehmen Vergleichs-UND-Schaltungen 221 und 222 in der Stufe B
jeweils die Umkehrung eines der Eingangselemente auf und können dadurch keine Ausgangssignale abgeben.
Das Signal »1« auf der positiven Übertragsleitung 213 wird über die Leitung 231 nach einer
Ausgangs-UND-Schaltung 232 und über eine Leitung 233 nach einer Sperrschaltung 234 übertragen.
Der andere Eingang der Ausgangs-UND-Schaltung 232 nimmt ein Ausgangssignal aus der Vergleichs-UND-Schaltung
221 über die Leitungen 223 und 224 auf. Da dieses Ausgangssignal in diesem Fall eine
»0« ist, kann die Ausgangs-UND-Schaltung 232 kein Ausgangssignal »1« abgeben. Der Sperreingang der
Sperrschaltung 234 wird durch das Ausgangssignal der Vergleichs-UND-Schaltungen 222 über Leitungen
225 und 226 betätigt. Da der Ausgang der Vergleichs-UND-Schaltung 222 in diesem Augenblick
eine »0« ist, läßt die Sperrschaltung 234 das Eingangssignal »1« auf der Leitung 233 durch den
+.Rß-Abschnitt des Analogumwandlers 280 hindurch,
um ein positives analoges Ausgangssignal mit der binären Bewertung der Stufe 2, in diesem Falle 4,
abzugeben.
Die negative Ausgangsschaltung der Stufe B, die aus einer Ausgangs-UND-Schaltung 235, einer Sperrschaltung
236 und den zugehörigen — i?ß-Abschnit-
ten eines Analogumwandlers 280 besteht, wird durch über die negative Übertragsleitung 214 ankommende
Signale erregt. Da die negative Übsrtragsleitung 214 in diesem Falle nicht erregt ist, kann die negative
Ausgangsschaltung der Stufe B keine binären bewerteten Ausgangssignale abgsben.
Das Signal »1« auf der positiven Übertragsleitung 213 verhindert das Auftreten eines Signals »1« auf
der negativen Übertragsleitung 214 in den Stufen von Codeelementen geringerer Wertigkeit durch seine
Verbindung mit den Sperrschaltungen 240, 250 und 260, um ein Vergleichsausgangssignal in jeder Stufe
zu sperren, die normalerweise die negative Übertragsleitung 214 in Codeelementstufen geringerer
Wertigkeit erregen könnten. Das Signal »1« auf der positiven Übertragsleitung 213 wird über die ODER-Schaltungen
241, 242 und 243 auf jede der Codeelementstufen geringerer Wertigkeit übertragen.
Nunmehr soll die Stufe iV— 1 betrachtet werden. Die Vergleichs-UND-Schaltung 252 nimmt das bn_t-Eingangssignal
»1« und ein Eingangssignal »1« von On^1 über die Umkehrschaltung 253 auf und liefert
damit ein Ausgangssignal »1« auf seiner Ausgangsleitung 254. Die Vergleichs-UND-Schaltung 251 gibt
daher kein Signal »1« an ihre Ausgangsleitung 255 ab. Die Kombination von Signalen »1« auf der von
der Vergleichs-UND-Schaltung 252 kommenden Leitung 254 und auf der positiven Übertragsleitung 213
kann keine der Gatierschaltungen im Ausgangsabschnitt der Stufe TV-1 erregen, so daß sich daraus
keine binären bewerteten Ausgangssignale ergeben.
In der Stufe N werden Eingangssignale »0« über die Eingangsleitungen a„ und bn aufgenommen, so
daß die Vergleichs-UND-Schaltungen^öl und 262
keine Signale an ihren entsprechenden Ausgangsleitungen 263 bzw. 264 abgeben. Das Signal »1« auf
der positiven Übertragsleitung 213 wird durch die Sperrschaltung 265 über die Leitungen 266 und 267
aufgenommen, welche das Signal nicht sperrt, da ein Signal »0« vcn der Vergleichs-UND-Schaltung 262
über die Leitungen 264 und 268 am Sperreingang ankommt. Daher wird ein positives analoges Ausgangssignal
mit der binären Bewertung der Stufe N durch den -J- /?,V-Abschnitt des Analogumwandlers
380 geliefert.
Das Signal »1« auf der positiven Ubertragsleitung 213 durchläuft auch den +^-Abschnitt des Analogumv/andlers
2SO, wodurch sich ein weiteres positives Ausgangssignal mit der binären Bewertung der
Stufe N ergibt.
Alle bewerteten Ausgangssignale sind in diesem Falle positiv, d.h. +4 in StufeB, +1 in StufeN
und +1 nach der Stufe N. Diese Signale werden einer gemeinsamen Ausgangsklemme 290 zugeführt,
die das endgültige positive Ergebnis +6 liefert. Da keine negativen Ausgangssignale auftreten können,
wenn positive Ausgangssignale vorhanden sind, besteht hier keine Notwendigkeit, positive und negative
Signale zu kombinieren, um das endgültige Resultat zu erreichen, wodurch die vorher beschriebene Wirkung
des gegenseitigen Aufhebens umgangen ist.
Die Schaltung der Fig. 2 ist so aufgebaut, daß sie einfache und doppelte bewertete binäre Ausgangssignale
in jeder Stufe liefert, um jeden nur denkbaren möglichen Vergleich zuzulassen. Der in der Tabelle
III dargestellte Vergleich zeigt einen doppelt bewerteten binären Ausgang und ebenso einen Vergleich,,
bei dem ein negativer Übertrag auftritt.
Dezimal | Bewertung | K | D | Übliche Binärdarstellung | • 4 | 2 | 1 |
Stufe | 2) | 8 | B | N- | 1 N | ||
«l«2ß«-i | (Fig. | A | 0 | 1 | 1 | ||
3 | (Fig. | 0 | 1 | 0 | 0 | ||
12 | 1 | —je | +JC | + JC | |||
Ergebnis | -JC | -4 | +2 | + 1 =-9 | |||
Ergebnis | -8 | -l=-9 | |||||
<j | |||||||
Das richtige Ergebnis ist —9. Die Schaltung der F i g. 2 arbeitet in ähnlicher Weise, wie bereits im
Zusammenhang mit dem vorhergehenden Beispiel beschrieben. In diesem Fall wird eine negative Abweichung
in den Stufen A und B und positive Abweichungen in den Stufen N~ 1 und N festgestellt.
Die Stufe A liefert ein Ausgangssignal »1« von der Vergleichs-UND-Schaltung 212 auf der negativen
Übertragsleitung 214. Das negative Übertragssignal dient dazu, um das Einleiten eines positiven Übertrags
in den Stufen von Elementen geringerer Wertigkeit zu sperren, und zwar dadurch, daß die Sperreingänge
von Sperrschaltungen 239, 249 und 259 erregt werden. Die Stufe B liefert ebenfalls ein Ausgangssignal
»1« von der Vergleichs-UND-Schaltung 222, so daß die negative Ausgangsschaltung der
Stufe B, d. h. die Ausgangs-UND-Schaltung 235 und die Sperrschaitung 236 Signale 1 auf ihren entsprechenden
Eingangsleitungen mit der Ausnahme des Sperreinganges der Sperrschallung 236 erhalten. Daher
werden Ausgangssignale durch beide negativen 7?.S-Abschnitte des Analogumwandlers 280 übertragen
und ergeben ausgangsseitig ein resultierendes Signal mit der doppelten binären Bewertung der
Stufe B, in diesem Falle also —8.
Die Codeelementstufen //—1 und N mit geringerer
Wertigkeit, die die positiven Abweichungen feststellen, kombiniert mit dem negativen Übertrag können
keine binär bewerteten Ausgangsergebnisse liefern. Das Signal »1« auf der negativen Übsrtragsleitung
240 durchläuft den i?0-Abschnitt des Analogumv/andlers
280, um ein negatives Ausgangsergebnis zu liefern, dessen binäre Bewertung die der Stufe N
ist, d.h. — 1. Das kombinierte Resultat der negativen Ausgangssignale ist daher —9.
Claims (3)
1. Schaltungsanordnung zur genauen Bestimmung der Größendifferenz und des Vorzeichens
zweier binärer Zahlen mit einer der Zahl der Stellen entsprechenden Anzahl von ausschließlichen
ODER-Schaltungen zum Vergleich der Ziffern gleicher Wertigkeit, dadurch gekennzeichnet,
daß die Ausgänge der ausschließlichen ODER-Schaltungen untereinander durch einen mit Gattern, wie ODER-Schaltungen
und Sperrschaltungen versehenen Übertragungsweg (239-241; 242, 249, 250; 243,259,260) verbunden
sind, der das Ziffernungleichheitssignal mit der höchsten Wertigkeit durchläßt und entgegengesetzte
Ziffernungleichheitssignale von ausschließlichen ODER-Schaltungen geringerer Wer-
509 538/37?
tigkeit sperrt, daß ferner /jede der ausschließlichen
ODER-Schaltungen außer der mit der höchsten Wertigkeit mit einer Ausgangsschaltung
(z. B. 231 bis 236)' verbunden ist, die; sowohl durch die Signalbedingung der zugehörigen ausschließlichen
ODER-Schaltung als auch durch die Signalbedingung des Übertragungsweges (239
bis 241 usw.) gesteuert wird und daß |ine zusätzliche
nur durch 'die Signalbedingung des Übertragungsweges gesteuerte Ausgangsschaltung
für die Ziffernstelle geringster Wertigkeit vorgesehen* ist, und daß schließlich die Apsgangsschaltungen
analogumsetzende Mittel (2fcO), insbesondere Widerstand^ enthalten, die qie Ausgangssignale
mit dem* Wertigkeitsfaktor'der betreffenden Ziffemstelle multiplizieren, so daß sie
zu einem die genaue Größendifferenz und das Vorzeichen der gesuchten Differenz wiedergebenden
Analogwert summiert werden können.
2. Schaltungsanordnung nach Anspruch 1, da- ao durch gekennzeichnet, daß der Übertragungsweg
(213, 214, 239 bis 241 usw.) aus zwei Leitungen besteht und für jede Ziffernstelle außer der mit
der höchsten Wertigkeit ein Paar von Sperrschaltungen (239, 240; 249, 250; usw.) besitzt, über
die die .ausschließlichen ODER-Schaltungen der
betreffenden Ziffemstelle mit den beiden Leitungen verbunden sind, so daß ein Signal auf
einer der Leitungen den Durchgang eines Signals von einer ausschließlichen ODER-Schaltung geringerer
Wertigkeit nach der anderen ~ Leitung sperrt. ' ■. ' :
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die analogumsetzenden
Mittel für jede einer Ziffernstelle zugeordnete Ausgangsschaltung aus zwei Paaren von
Widerständen bestehen, von denen das eine Paar (+Rb · · · Rn) zur Anzeige positiver und das
andere Paar (—RB ... -Rn) zur Anzeige negativer
Differenzbeträge dient und bei Einschaltung beider Widerstände eines Paares ein doppelt
bewertetes binäres Signal erhalten wird.
In Betracht gezogene Druckschriften:
»Arithmetic Operations in Digital Computers«, D.vanNostrandComp. Inc., New York, 1955, S. 113 bis 119.
»Arithmetic Operations in Digital Computers«, D.vanNostrandComp. Inc., New York, 1955, S. 113 bis 119.
In Betracht gezogene ältere Patente:
Deutsche Patente Nr. 1125 208, 1128 189.
Deutsche Patente Nr. 1125 208, 1128 189.
Hierzu 1 Blatt Zeichnungen
509 53S/377 3.65 ® Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US685688A US3010654A (en) | 1957-09-23 | 1957-09-23 | Signal comparison system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1190708B true DE1190708B (de) | 1965-04-08 |
Family
ID=24753284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEW24038A Pending DE1190708B (de) | 1957-09-23 | 1958-09-05 | Schaltungsanordnung zum Vergleichen von Signalen |
Country Status (7)
Country | Link |
---|---|
US (1) | US3010654A (de) |
BE (1) | BE571232A (de) |
CH (1) | CH384252A (de) |
DE (1) | DE1190708B (de) |
FR (1) | FR1210387A (de) |
GB (1) | GB850503A (de) |
NL (2) | NL230803A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL288833A (de) * | 1962-02-12 | |||
US3316535A (en) * | 1965-04-02 | 1967-04-25 | Bell Telephone Labor Inc | Comparator circuit |
US4498141A (en) * | 1982-01-25 | 1985-02-05 | Ampex Corporation | High speed correlation circuit and method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR992611A (fr) * | 1944-07-18 | 1951-10-22 | Cie Electro Comptable | Dispositif de comparaison pour machines comptables |
US2537427A (en) * | 1949-09-19 | 1951-01-09 | North American Aviation Inc | Digital servo |
US2685084A (en) * | 1951-04-03 | 1954-07-27 | Us Army | Digital decoder |
US2792545A (en) * | 1953-08-25 | 1957-05-14 | Sperry Prod Inc | Digital servomechanism |
US2907877A (en) * | 1954-05-18 | 1959-10-06 | Hughes Aircraft Co | Algebraic magnitude comparators |
-
0
- BE BE571232D patent/BE571232A/xx unknown
- NL NL124972D patent/NL124972C/xx active
- NL NL230803D patent/NL230803A/xx unknown
-
1957
- 1957-09-23 US US685688A patent/US3010654A/en not_active Expired - Lifetime
-
1958
- 1958-09-05 DE DEW24038A patent/DE1190708B/de active Pending
- 1958-09-09 GB GB28905/58A patent/GB850503A/en not_active Expired
- 1958-09-22 CH CH6419958A patent/CH384252A/de unknown
- 1958-09-23 FR FR1210387D patent/FR1210387A/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NL230803A (de) | |
US3010654A (en) | 1961-11-28 |
CH384252A (de) | 1964-11-15 |
FR1210387A (fr) | 1960-03-08 |
NL124972C (de) | |
GB850503A (en) | 1960-10-05 |
BE571232A (de) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3607045A1 (de) | Digitale addier- und subtrahierschaltung | |
DE2623986A1 (de) | Parallelrechenwerk | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE2054546A1 (de) | Einrichtung zur Erkennung von Bild mustern | |
DE2758130C2 (de) | Binärer und dezimaler Hochgeschwindigkeitsaddierer | |
DE2405858A1 (de) | Normalisierendes verschiebezaehlernetzwerk | |
DE1549508A1 (de) | Logistische Anordnung zum Durchfuehren von arithmetischen Rechenoperationen,die zu einem positiven oder negativen UEbertrag fuehren | |
DE1125208B (de) | Elektrisches Vergleichsschaltungssystem | |
DE1190708B (de) | Schaltungsanordnung zum Vergleichen von Signalen | |
DE2038123B2 (de) | Schaltungsanordnung zur logischen verknuepfung | |
DE2538329A1 (de) | Additionssteuersystem | |
DE2235802A1 (de) | Verfahren und einrichtung zur pruefung nichtlinearer schaltkreise | |
DE1937259C3 (de) | Selbstprüf ende Fehlererkennungsschaltung | |
DE1774771B2 (de) | Anordnung, um wechselweise eine addition oder eine aus einer anzahl logischer funktionen zwischen den stellenwerten zweier binaerwoerter durchzufuehren | |
DE1499227B2 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
DE2142636C3 (de) | Rechenwerk für die Durchführung digitaler Multiplikationen | |
DE3854709T2 (de) | In einem Vorderinferenzsystem verwendetes Elementprüfsystem. | |
EP0433315A1 (de) | Schaltungsanordnung zur addition oder subtraktion von im bcd-code oder dual-code codierten operanden | |
DE2140858C3 (de) | Paritätsbit- Vorhersage schaltung für eine Stellenverschiebeeinrichtung | |
DE1090885B (de) | Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag | |
DE102007033019A1 (de) | Methoden und Datenverarbeitungssysteme für computerisiertes Schlußfolgern | |
DE1574603A1 (de) | Binaere Addierschaltung | |
DE1549372C3 (de) | ||
DE102023202270A1 (de) | Verfahren zum Abgleichen einer digitalen Straßenkarte | |
DE1524131C (de) | Binär-dezimales Serien-Serien-Rechenwerk mit Dezimalübertragkorrektor zur Addition und Subtraktion zweier binär-codierter Dezimalzahlen |