DE1189593B - Schaltungsanordnung fuer Fernmeldevermittlungsanlagen - Google Patents

Description

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Deutsche Kl.: 21a3-38

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:

A 35751 VIII a/21 a3
8. Oktober 1960
25. März 1965

Die Erfindung betrifft eine Schaltungsanordnung für Fernmeldevermittlungsanlagen mit einem Schaltnetzwerk, das Verbindungen zwischen abgehenden und ankommenden Wegen über Leitwege herstellt, mit einer gemeinsamen Steueranordnung, die Register mit Speicherelementen aufweist, mit einer Anordnung, die jeden abgehenden Weg einem der Register zuordnet, und mit einer Anordnung, die auf einem abgehenden Weg zugeordnete Überwachungssignale anspricht und die Benennung eines gerufenen ankommenden Weges in dem dem abgehenden Weg zugeordneten Register aufzeichnet, sowie mit einem Markierer, der von der numerischen, in dem Register aufgezeichneten Benennung des gerufenen Weges gesteuert wird, um einen verfügbaren Leitweg zu suchen und die Verbindung zwischen dem abgehenden und dem ankommenden Weg durch das Schaltnetzwerk hindurch über den gefundenen Leitweg herzustellen.

Bei derartigen Anordnungen ergibt sich die Information bezüglich der Identität des Leitweges weder allein aus den Überwachungssignalen (d. h. der gewählten Nummer) noch aus der Identität des zugehörigen Registers, sondern steht erst zur Verfügung, nachdem der Markierer seine Wegesuche beendet, d. h. einen Leitweg gefunden und diesen Leitweg ausgewählt hat.

Erfindungsgemäß wird bei Anordnungen der oben beschriebenen Art eine Anordnung vorgesehen, die die Information bezüglich der Identität des Leitwegs für die Dauer der Verbindung in dem dem abgehenden Weg zugeordneten Register speichert. Dies hat insbesondere den großen Vorteil, daß der Markierer einen freien Weg suchen und auswählen kann, ohne daß im Schaltnetzwerk selbst Prüfvorgänge oder andere Maßnahmen erfolgen müssen, wie dies bei bekannten Anordnungen der Fall ist.

In weiterer Ausgestaltung der Erfindung sind eine Multiplexspeicheranordnung, bei der die Register Zeitlagen in aufeinanderfolgenden Zyklen einzeln zugeordnet werden, sowie eine Verteileranordnung vorgesehen, die jede Zeitlage bei ihrem Auftreten identifiziert, wobei die numerische Benennung des rufenden Weges einer Speichereinrichtung des Markierers während eines Auftretens der Zeitlage des dem abgehenden Weg zugeordneten Registers zugeführt und die Leitwegidentitätsinformation dem Register während eines nachfolgenden Auftretens seiner Zeitlage zugeleitet wird. Gegenüber bekannten Anordnungen, bei denen für jedes einem abgehenden Weg zugeordnete Register eine Spur auf einer zugeordneten Speichertrommel vorgesehen ist und jedes einem an-Schaltungsanordnung

für Fernmeldevermittlungsanlagen

Anmelder:

Automatic Electric Laboratories, Inc.,

Northlake, JIl. (V. St. A.)

Vertreter:

Dipl.-Ing. H. Görtz, Patentanwalt,

Frankfurt/M., Schneckenhofstr. 27

Als Erfinder benannt:

John G. Van Bosse, Park Ridge, JIl. (V. St. A.)

Beanspruchte Priorität:
V. St. v. Amerika vom 12. Oktober 1959
(845 901)

kommenden Weg zugeordnete Register eine Spur auf einer einer Ausgangssammelleitung zugeordneten weiteren Speichertrommel aufweist, bedeutet dies eine erhebliche Vereinfachung und Verringerung der Zahl der erforderlichen Speicherelemente.

Vorzugsweise ist ferner eine Anordnung vorgesehen, die jeden ankommenden Weg einem der Register zuordnet, und wird die Leitwegidentitätsinformation auch in dem dem ankommenden Weg der Verbindung zugeordneten Register gespeichert.

Das bei der Anordnung nach der Erfindung benutzte Schaltnetzwerk weist zweckmäßigerweise eine Mehrzahl von Stufen mit je einer Mehrzahl von Kreuzungspunktschaltmatrizen auf; die abgehenden Wege sind mit einzelnen Eingängen der Matrizen der ersten Stufe und die ankommenden Wege mit einzelnen Ausgängen der Matrizen der letzten Stufe verbunden, und Zwischenleitungen verbinden die Stufen derart miteinander, daß je zwei Matrizen benachbarter Stufen mittels nur einer Zwischenleitung verbunden sind; der Markierer stellt hierbei eine Verbindung dadurch her, daß er ein Markiersignal an den abgehenden und den ankommenden Weg sowie an jede Zwischenleitung zwischen den Stufen entsprechend dem gefundenen Leitweg gibt; die Leitwegidentitätsinformation enthält die Identität derjenigen Matrix jeder Zwischenstufe, die bei der Verbindung verwendet ist.

Während eines ersten Markiererzyklus sucht der Markierer zweckmäßigerweise nach einem verfügbaren Leitweg, indem er die Register in allen Zeitlagen auf die Leitwegidentitätsinformation bestehen-

509 520/109

der Verbindungen hin abtastet und einen Leitweg entsprechend der durch die Abtastung der Leitwegidentitätsinformationen bestimmten Information auswählt. Während eines zweiten Markiererzyklus liefert der Markierer dem Schaltnetzwerk Markiersignale zur Herstellung der Verbindung und übermittelt die Identitätsinformation des Leitweges den betreffenden Registern zwecks Einspeicherung. Während eines dritten, zur Auslösung der Verbindung bestimmten Markiererzyklus gibt der Markierer ein Signal an das Schaltnetzwerk, um die Verbindung aufzutrennen, und übermittelt der gemeinsamen Steueranordnung das Signal, daß der Leitweg aus den betreffenden Registern gelöscht werden soll.

Nachdem der Markierer einen verfügbaren Leitweg ausgewählt hat, ist die Speicherung der Nummer des gerufenen Teilnehmers nicht langer erforderlich. Sie wird daher vorzugsweise gelöscht und dasselbe Register dann zur Speicherung der Leitwegidentitätsinformation benutzt.

Vorzugsweise ist die Schaltanordnung derart ausgelegt, daß eine Mehrzahl von Leitungsanschlußkreisen vorgesehen ist, deren jedem eine bestimmte Zeitlage und die entsprechende Gruppe von Speicherelementen zugeordnet ist und von denen jeder seinerseits einem ankommenden Weg und einem abgehenden Weg zugeordnet ist. Hierbei sind ein zwischen die gemeinsame Steueranordnung und alle Leitungsanschlußkreise geschalteter gemeinsamer Überwachungssignalweg und eine Anordnung für jeden Leitungsanschlußkreis vorgesehen, die während der zugehörigen Zeitlage Überwachungssteuersignale über den Überwachungssignalweg zu der gemeinsamen Steueranordnung geben.

Die jedem Leitungsanschlußkreis zugeordnete Gruppe von Speicherelementen weist zweckmäßigerweise eine Folgeuntergruppe zur Speicherung des Zustandes eines Leitungsanschlußkreises, z. B. frei, rufend oder gerufen, sowie des Folgezustands eines rufenden oder gerufenen Leitungsanschlußkreises auf. Außerdem ist eine Untergruppe zur Zwischenspeicherung der Überwachungssignale und zur Messung der einer Änderung der Bedingung folgenden Zeit vorgesehen..

Wenn der Folgekreis der rufenden Leitung in der Steueranordnung bestimmt, daß eine Unterbrechung aufgetreten ist, wird der Markierer für einen Multiplexzyklus belegt, währenddessen er die Leitweginformation von den Registern der rufenden und gerufenen Leitung aufnimmt und entsprechend dieser die Schaltmatrixverbindung unterbricht.

Wie schon oben ausgeführt, weist das Schaltnetzwerk mehrere Schaltmatrixstufen und entsprechende Verbindungssätze auf. Für eine Anordnung mit hundert Leitungsanschlußkreisen kann ein vierstufiges Netzwerk verwendet werden, wobei zwei Stufen für die Verbindung zwischen dem Verbindungssatz und einer rufenden Leitung und zwei Stufen für die Verbindung zwischen dem Verbindungssatz und der gerufenen Leitung vorgesehen sind. In der offenbarten Ausführungsform der Erfindung werden jede Zwischenleitung und auch jede Verbindungsleitung zwischen dem Netzwerk und den Leitungsanschlußkreisen markiert, um die bei einer Verbindung zu verwendenden Kreuzungspunkte zu identifizieren und ansprechen zu lassen.

In weiterer Ausgestaltung der Erfindung wird hierbei jede freie Zwischenleitung über einen Kreis niedrigen Widerstandes wechselspannungsmäßig zur Erde hin geshuntet. Bei dieser Anordnung lassen sich Steuersignale niedrigen Potentials verwenden. Außerdem liegt eine konstante Belastung der Hauptgleich-Stromspeisequelle für die Kreuzungspunkte vor, so daß das Knacken in anderen Verbindungen nicht leicht gehört wird, wenn ein Verbindungssatz oder eine Zwischenleitung von frei auf belegt oder umgekehrt schaltet. Diese Shuntsteueranordnung wird

ίο zweckmäßigerweise sowohl für die Verbindungssätze als auch für die Steuermarkierer zu den verschiedenen Zwischenleitungen benutzt.

Als Schaltelemente werden zweckmäßigerweise Vierschichthalbleiterdioden benutzt. Diese Dioden sind bistabile Elemente, die in einem Zustand einen hohen Widerstand besitzen und auf ein an sie angelegtes, verhältnismäßig hohes Potential hin einen Durchbruch erfahren und in einen Zustand niedrigen Widerstandes schalten, in dem sie verharren, solange

ao man einen kleinen Haltestrom durch sie hindurchfiießen läßt. Bei dieser Diodenart ist in der derzeit verfügbaren Form die Durchbruchspannung eine Funktion der Geschwindigkeit der Änderung der an sie angelegten Schaltspannung. Die Nennauslegung wird auf der Basis einer geringen Änderungsgeschwindigkeit der Schaltspannung bestimmt. Hat diese Spannung eine sehr kurze Anstiegszeit, kann die Durchbruchspannung wesentlich herabgesetzt werden, was zu einem irrtümlichen Ansprechen anderer als der gewählten Dioden führen kann.

Diese Schwierigkeit wird in weiterer Ausgestaltung der Erfindung dadurch vermieden, daß die Durchbruchmarkierspannungen mit einer verhältnismäßig geringen und konstanten Änderungsgeschwindigkeit geliefert werden. Hierzu kann in vorteilhafter Weise in der Markiersteuereinheit jeder Zwischenleitung ein .RC-Netzwerk vorgesehen sein. Der durch dieses Netzwerk hervorgerufene Spannungsausgleichvorgang wird zur Steuerung der Anstiegszeit der Schaltspannung benutzt.

Weitere Merkmale, Vorteile und Anwendungsmöglichkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen im Zusammenhang mit den Zeichnungen. Es zeigt F i g. 1 ein Blockschaltbild des ganzen Systems,

F i g. 2 ein Blockschaltbild des Schaltmatrixnetzwerkes,

Fig. 3 ein symbolisches Wirkschaltbild einer typischen Verbindung mit dem Schaltmatrixnetzwerk, F i g. 4 ein Schaubild in symbolischer Matrixform, aus dem zu entnehmen ist, wie die verschiedenen Zwischenleitungen des Schaltnetzwerkes markiert werden,

F i g. 5 ein schematisches Schaubild eines Leitungsanschlußkreises,

Fig. 6 ein schematisches Schaubild eines Teils eines Schaltnetzwerkes,

F i g. 7 ein schematisches Schaubild eines der Verbindungssätze im Schaltnetzwerk,

F i g. 8 ein Blockschaltbild des Verteilers,

F i g. 9 ein Wirkschaltbild des Intervallzählers des Verteilers,

Fig. 10 ein Wirkschaltbild der Einheitenzähler des Verteilers,

Fig. 11 ein Blockschaltbild des Signalflusses im Speicher und der Steuereinheit,

F i g. 12 ein Schaubild, aus dem die Verdrahtung einer Ebene des Speichers zu entnehmen ist,

F i g. 13 ein teilweise perspektivisches Blockschaltbild des Speichers,

Fig. 14 bis 17 schematische Schaubilder verschiedener Einheiten des Speichers,

Fig. 18 ein Flußdiagramm der Teilnehmerzustandsfolgen,

Fig. 19 ein Flußdiagramm der Markiererzustände,

F i g. 20, 21 und 22 Wirkschaltbilder, aus denen die Steuerung der verschiedenen Flip-Flops im Markierer und die hieraus erhaltenen Ausgangssignale zu entnehmen sind,

F i g. 23 ein Blockschaltbild verschiedener logischer Schaltungen im Markierer,

F i g. 24 ein Wirkschaltbild, das die Steuerung der Verbindungssatz-Flip-Flops darstellt,

Fig. 25 bis 29 Schaubilder zur Erklärung des Systems,

Fig. 30 bis 43 bei Anordnung entsprechend Fig. 45 ein Wirkblockschaltbild der Steuereinheit und des Markierers einer anderen Ausführungsform,

F i g. 44 ein Schaubild, aus dem zu entnehmen ist, wie die F i g. 5, 6 und 7 einander zugeordnet sind, und

F i g. 45 ein Schaubild, aus dem zu erkennen ist, wie die F i g. 30 bis 43 zusammenzufügen sind.

Das System wird wie folgt beschrieben:

A Allgemeine Beschreibung.
Al Baugruppenelemente.

B Leitungsanschlußkreise
und Schleifenüberwachung.

C Das Schaltmatrixnetzwerk.
C1 Netzwerkanordnung.
C 2 Netzwerksteueranordnung. C 3 Herstellung, Aufrechterhaltung und Beendigung einer Verbindung.
C 4 Einzelheiten des Schaltmatrixnetzwerks.

D Verteiler.

E Steueranordnung mit Multiplexzeitteilung. El Einzelheiten des Speichers. E 2 Organisation des Speichers und der Steuerung. E2a Folgekreis.
E2b Leitungsüberwachung. E2c Taktgeber.

E2d Nummern- und Leitwegregister. E 3 Logische Schaltung für die Steuereinheit. E3a Teilnehmerzustandsfolgen. E3b Befehle für den Taktgeber. E3c Befehle für Register P9 bis P12 und P13 bis P16.

F Markierer.

F1 Markiererzustandsfolgen und -anzeigen.

F 2 Markiererspeicher.

F 3 Vergleichersignale.

F 4 Markiererbelegprüfung.

F 5 Unterbrechungssignal zur Identifikation der gerufenen. Seite.

F 6 Gruppen- und Wahlregister. F 7 Wegesucher.

F 8 Signal »Verbindung unmöglich«. F 9 Befehle für die Zwischenleitungsmarkierer. F10 Befehle für die Verbindungssatz-Flip-Flops.

G Zeitfolge der Herstellung einer Verbindung. H Alternativausführung.

A Allgemeine Beschreibung

Die Erfindung wird am Beispiel einer automatischen Hauszentrale mit hundert Leitungen beschrieben, wie sie im Blockschaltbild in F i g. 1 dargestellt ist. Die Zentrale weist hundert Leitungsanschlußkreise LC11 bis LCOO mit entsprechenden Teilnehmerstellen SU bis 500, ein Schaltmatrixnetzwerk 110, einen Verteiler 112, einen Speicher 114,

ίο eine Steuereinheit 116 und einen Markierer 118 auf. Das Schaltmatrixnetzwerk besteht aus einer vierstufigen Matrixanordnung zwischen abgehenden Verbindungsleitungen LeIl bis LeOO auf der linken Seite und den ankommenden Verbindungsleitungen LdIl bis LdOO auf der rechten Seite. Das Netzwerk umfaßt fünfundzwanzig Verbindungssätze zur Herstellung von maximal fünfundzwanzig Verbindungen. Ferner ist eine Anlage zur Herstellung und Unterbrechung von Verbindungen unter dem Befehl des Markierers 118 vorgesehen.

Jeder Leitungsanschlußkreis weist eine Einrichtung auf, die einen Sprechweg zwischen der Teilnehmerleitung und entweder einer abgehenden Verbindungsleitung Le oder einer ankommenden Verbindungsleitung Ld zum Schaltmatrixnetzwerk 110 herstellt, sowie eine Einrichtung, die Gabelumschalterüberwachungssignale an eine gemeinsame Hauptleitung H gibt.

Der Verteiler 112 liefert die für den Zeitmultiplexbetrieb der Steueranlage erforderlichen Steuerimpulse. Diese werden den Leitungsanschlußkreisen, dem Speicher 114 und dem Markierer 118 zugeleitet. Die für den Zeitmultiplexbetrieb erforderliche vorübergehende Speicherung übernimmt der Speicher

114. Im Speicher sind für jede der hundert Teilnehmerleitungen sechzehn einzelne Ferritkerne vorgesehen, insgesamt also tausendsechshundert Kerne. Diese lassen sich als hundert Wörter betrachten, wobei jedes Wort einem Leitungsanschlußkreis zugeordnet ist und je aus sechzehn binären Digits (bits) besteht.

Die Steuereinheit 116 weist sechzehn Flip-Flops auf, die jeweils den sechzehn Bits des Speichers 114 zugeordnet sind und von denen ein Flip-Flop der Multiplexhauptleitung H von den Leitungsanschlußkreisen zugeordnet ist. Sie weist außerdem logische Schaltungen auf, welche die Eingabe und den Umlauf von Information zum Speicher steuern. Jede Teilnehmerleitung benutzt die Anlage 116 während einer von hundert Schaltstellen jedes Multiplexzyklus. Vier der Speicherbits im Speicher 114 bilden zusammen mit den zugeordneten Flip-Flops und logischen Schaltungen in der Einheit 116 einen Folgekreis zur Registrierung der verschiedenen Zustände der Leitungsanschlußkreise, wie Auslösung eines Rufes, die verschiedenen Stufen der Nummernwahl, Sprachübermittlung und -unterbrechung für eine rufende Leitung, Signalgabe, Sprachübermittlung und -unterbrechung für eine gerufene Leitung und einen Zustand für freie Leitungen. Für eine Leitungsüberwachung sorgt das der Hauptleitung H zugeordnete Flip-Flop, das feststellt, ob die Schleife der Leitung offen oder geschlossen ist, zusammen mit einem der Speicherbits und dem ihm zugeordneten Flip-Flop sowie den logischen Schaltungen zur Registrierung des Zustandes, den die Leitungsschleife im letzten Zyklus hatte. Ein Taktgeber mit drei Speicherbits registriert zusammen mit den zugeord-

7 8

neten Flip-Flops und logischen Schaltungen die ab- gang eine UND-Funktion der Negationen seiner Eingelaufene Zeit seit der letzten Zustandsänderung der gänge ist. Die Eingänge sind über einzelne Wider-Leitungsschleife. Die anderen acht Speicherbits bil- stände mit der Basiselektrode gekoppelt, und der den zusammen mit ihren Flip-Flops und logischen Ausgang wird von der Kollektorelektrode abgenom-Schaltungen zwei Register zu je vier Bits, die wäh- 5 men. Ein WEDER-NOCH-Tor, dessen sämtliche rend der Nummernwahl die Bezeichnung der gerufe- Eingangssignale »falsch« sind, liefert ein »richtiges«

nen Leitung empfangen und speichern und während Ausgangssignal; ist eines der Eingangssignale

des Sprechens den Schaltmatrixleitweg des Rufes »richtig«, ist das Ausgangssignal »falsch«. Im ganzen

speichern. System wird ein »Richtig«-Zustand durch ein nega-

Der Markierer 118 wird benutzt, um Verbindun- io tives Potential, ein »Falsch«-Zustand durch Erde gen im Schaltmatrixnetzwerk 110 zeitlich einzeln her- dargestellt.

zustellen und aufzuheben. Nachdem eine Nummer Die im Schaltnetzwerk verwendeten Vierschichtvollständig gewählt ist, übermittelt eine rufende Lei- dioden entsprechen allgemein dem in »The Protung ein Anforderungssignal an den Markierer, und ceedings of the I. R. Ε.«, September 1956, Bd. 44, zwar während der Zeitstellung der rufenden Leitung 15 S. 1174 bis 1182, angegebenen Typ.
in jedem Zyklus. Ist der Markierer frei, angezeigt .
durch ein Signal Mb 1, wird er von der rufenden Lei- ^B Leitungsanschlußkreise
tung belegt. Der Markierer befindet sich dann wäh- ^und Schleifenuberwachung
rend der hundert Zeitstellungen eines vollen Multi- Die hundert Leitungsanschlußkreise sind alle ahnplexzyklus des Markierers in einem als MbI bezeich- 20 Hch. Der Leitungsanschlußkreis LC 32 für den Teilneten Zustand und prüft über die logischen Schaltun- nehmer 32 ist in F i g. 5 dargestellt. Für Sprechfregen in der Steuereinheit 116 die im Speicher 114 für quenzverbindungen ist die Teilnehmerleitung mittels jede Leitung gespeicherte Information. Auf Grund des Übertragers 510 mit zwei Stellen im Schaltmatrixdieser Information bestimmt er, ob die gerufene Lei- netzwerk gekoppelt. Die Primärwicklung des Übertung besetzt oder frei ist, und wählt die in dem Netz- 25 tragers 510 ist aufgeteilt, um für eine Gleichspanwerk 110 zu verwendenden Kreuzungselemente aus. nungsspeisung über die Teilnehmerleitung zu sorgen, Ist dann die gerufene Leitung frei und im Netzwerk und die beiden Hälften der Primärwicklung sind für 110 ein Weg verfügbar, bewegt sich der Markierer Sprechfrequenzen mittels eines Kondensators 512 gezu einem als Mb 2 bezeichneten Zustand und wird koppelt. Die Sekundärwicklung ist geerdet, so daß von der rufenden Leitung für einen weiteren Zyklus 30 sich im Schaltmatrixnetzwerk eine einadrige Durchder hundert Zeitstellungen gehalten, um die Ver- schaltung (gemeinsame Erde) ergibt. Die andere bindung herzustellen und den Leitweg im Speicher Seite der Sekundärwicklung ist über eine Diode 520 114 sowohl für die rufende als auch die gerufene mit der Verbindungsleitung Le 32 der rufenden Seite Leitung aufzuzeichnen. Nachdem die Teilnehmer und über eine Diode 522 mit der Verbindungsleitung eingehängt haben, wird ein Unterbrechungssignal 35 Ld 32 der gerufenen Seite verbunden. Dioden 524 während der Zeitstellung der rufenden Leitung an und 526 sorgen für eine Ableitung, die ein falsches den Markierer übermittelt, wodurch der Markierer Ansprechen oder Löschen von Kreuzungselementen für einen vollen Zyklus (als Mb 3 bezeichnet) belegt verhindert.

wird und die Verbindung entsprechend dem im Widerstände 514 und 516 sorgen für die Schleifen-Speicher aufgezeichneten Leitweg sowohl für die 40 ermittlung des Gabelumschalterüberwachungssignals, rufende als auch die angerufene Leitung aufhebt. wobei die Verbindungsstelle der beiden Widerstände

mit einem Eingang des Drei-Dioden-UND-Tors 530

Al Baugruppenelemente verbunden ist. Die beiden anderen Eingänge dieses

In verschiedenen Teilen des Systems werden Flip- UND-Tors sind mit den Zehner- und Einer-Leitun-

Flops als Register benutzt. Jedes Flip-Flop weist 45 gen vom Verteiler verbunden, in diesem Fall den

zwei Transistoren in bistabiler Schaltung auf. Jedes Leitungen Γ 3 und Ul.

Flip-Flop besitzt vier Eingänge und zwei Ausgänge. Der Ausgang des UND-Tors 530 ist über einen Die Eingänge sind in zwei Paaren 51 und 50 vor- Transistorverstärker 540 in Emitterschaltung und gesehen, von denen jedes einen direkt gekoppelten eine Diode 542 mit der gemeinsamen Hauptleitung H und einen kapazitiv gekoppelten Eingangskreis auf- 50 gekoppelt. Auf diese Weise tritt während der Zeitweist. Die Einstellung eines Flip-Flops in den Zu- lage des Teilnehmers, wenn in Koinzidenz auf den stand 1 erfordert Koinzidenz eines Signals am Gleich- Leitungen Γ 3 und Ul Signale erscheinen und die Spannungseingang und eines Triggerimpulses am Teilnehmerleitungsschleife geschlossen ist, auf der kapazitiv gekoppelten Eingang bei 51; in ähnlicher Hauptleitung H ein Signal auf. Auf diese Weise er-Weise erfordert die Rückstellung in den Zustand 0 55 scheinen auf der Hauptleitung H Impulse in den Koinzidenz eines Gleichspannungseingangs und eines Zeitlagen entsprechend den betreffenden Teil-Triggerimpulses an 50. nehmern, die geschlossene Leitungsschleifen besitzen.

Impulsgetastete Verstärker sind Transistorschal- Die Signale auf der Hauptleitung H bilden eine

tungen mit einem direkt gekoppelten Austasteingang Hauptinformationsquelle der Steueranordnung.

und einem kapazitiv gekoppelten Triggerimpulsein- 60

gang. Fallen die beiden Eingangssignale zeitlich zu- c Das Schaltmatrixnetzwerk

sammen, wird ein Ausgangsimpuls erzeugt. Eine _ _XT , ,..,

typische Schaltung dieser Art ist in R.K.Richards, ^C1 Netzwerkausbüdung

»Digital Computer Components and Circuits«, 1957 Das Schaltmatrixnetzwerk 110 ist in Fig. 2

auf S. 176 angegeben. 65 wiedergegeben. Das Netzwerk besteht aus einer An-

Die logischen Schaltungen verwenden WEDER- zahl von Kreuzmatrizenschaltern, die mittels Zwi-

NOCH-Tore, von denen jedes ein aus einem Tran- schenleitungen verbunden sind. Der Leitungsan-

sistor bestehendes logisches Element ist, dessen Aus- schlußkreis jedes der hundert Teilnehmer ist mit zwei

Seiten des Netzwerkes mittels einer Le-Verbindungsleitung und einer Ld-Verbindungsleitung verbunden. Die Ld- und Le-Verbindungsleitungen tragen eine 2-Digit-Identifikationsnummer entsprechend der Identifikationsnummer der Teilnehmer. Teilnehmer 11-10 sind auf der linken (anrufenden) Seite des Netzwerkes mit dem Matrixschalter XA1 und auf der rechten (gerufenen) Seite des Netzwerks mit dem Schalter XD1 verbunden; Teilnehmer 21-20 sind mit Schaltern XA 2 und XD 2 verbunden; im allgemeinen steht jeder Teilnehmer mit dem XA- und ZD-Schalter in Verbindung, der die Identifikationsnummer entsprechend der Zehner-Identifikation (erstes Digit) des Teilnehmers besitzt. Eine Sprechverbindung zwischen zwei Teilnehmern läuft stets vom Leitungsanschlußkreis des rufenden Teilnehmers über eine Le-Verbindungsleitung, einen XA -Schalter, eine La-Zwischenleitung, einen ZG-Schalter, eine L/-Zwischenleitung, einen ZC-Schalter, eine Lö-Zwischenleitung, einen Ld-Schalter und eine Lo¹-Verbindungsleitung zum Leitungsanschlußkreis des gerufenen Teilnehmers. Das Schaltwerknetz besteht, wie veranschaulicht, aus zehn XA -Schaltern XA1 bis XA 0, fünf ZG-Schaltern ZGl bis XG S, fünfZC-Schaltern ZCl bis ZC 5 und zehn ZD-Schaltern ZDl bis XD 0. In den L/'-Zwischenleitungen sind in F i g. 2 nichtveranschaulichte Verbindungssätze vorgesehen. Das Netzwerk weist mit Bezug auf diese Verbindungssätze eine Spiegelsymmetrie auf. Im folgenden wird die den Verbindungssätzen nächstliegende Seite eines Schalters als »Ausgangs«-Seite und die von den Verbindungssätzen am weitesten abliegende Seite als »Eingangs«-Seite bezeichnet.

Ein Ausgang jedes ΖΛ-Schalters ist (über La-Zwischenleitungen) mit einem Eingang jedes der fünf ZG-Schalter verbunden. Daher besitzt jeder XA-Schalter fünf Ausgänge. Da zehn XA -Schalter vorhanden sind (einer für jede Teilnehmerzehnergruppe), besitzt jeder ZG-Schalter zehn Eingänge. Da die zehn Teilnehmer einer bestimmten Zehnergruppe mit einem XA -Schalter verbunden sind, ist die Anzahl der Eingänge der Z4-Schalter gleich zehn. Jeder ZG-Schalter ist mittels einer L/-Zwischenleitung mit jedem der ZC-Schalter verbunden. Daher besitzt ein ZG-Schalter fünf Ausgänge. Infolge der Spiegelsymmetrie haben die XA- und ZD-Schalter jeweils die gleiche Anzahl an Eingängen und Ausgängen; auch die XG- und ZC-Schalter besitzen jeweils gleiche Eingangs- und Ausgangszahl. Folglich sind alle Schalter lO-(Eingänge) · 5-(Ausgänge)-Schalter und enthalten daher fünfzig Kreuzungselemente. Die Gesamtzahl der Kreuzungselemente beträgt somit 30 · 50 = 1500.

Die Ld- und Le-Verbindungsleitungen werden mit einer zweiziffrigen Nummer entsprechend der Teilnehmernummer bezeichnet; die La-Zwischenleitungen mit einer ersten Ziffer entsprechend der Nummer des XA -Schalters und einer zweiten Ziffer entsprechend der Nummer des ZG-Schalters, an welchem die Zwischenleitung endet; die L/'-Zwischenleitungen mittels einer ersten Ziffer entsprechend der Nummer des ZG-Schalters und einer zweiten Ziffer entsprechend der Nummer des ZC-Schalters; die Lft-Zwischenleitungen mittels einer ersten Ziffer entsprechend der Nummer des ZZ)-Schalters und einer zweiten Ziffer entsprechend der Nummer des XC-Schalters. Beispielsweise läuft eine Verbindung zwischen einem rufenden Teilnehmer an der Teilnehmerstelle 532 und einem gerufenen Teilnehmer an der Teilnehmerstelle 568 über die Schalter XA 3 und XD 6. Wenn der Wegesucher im Markierer den Leitweg dieses Rufes über die Schalter XG 4 und ZCl wählt, sind die für diese Verbindung benutzten Verbindungs- bzw. Zwischenleitungen: Lt? 32, La 34, Lj 41, Lb 61 und Ld68. Die Elemente dieses typischen Weges im Schaltnetzwerk sind in F i g. 3 veranschaulicht.

C 2 Netzwerksteueranordnung

Zusätzlich zu den Schaltmatrizen XA, XG, XC und XD enthält das Schaltnetzwerk eine Anzahl von Netzwerksteuereinheiten, wie sie in Fig. 3 veranschaulicht sind. Diese Einheiten werden benutzt, um die Sprechverbindung zwischen Teilnehmerpaaren herzustellen, aufrechterhalten und zu beenden, indem entsprechende Reihen von Kreuzungselementen im Schaltnetzwerk zum Ansprechen gebracht, gehalten und gelöscht werden. Hierzu empfangen die Netzwerksteuereinheiten Befehlssignale vom Markierer und von der logischen Steuerung.

Die Netzwerksteuereinheiten weisen Zwischenleitungsmarkierer (LM) auf, die nur während des Verbindungszyklus (Mb 2) des Markierers benutzt werden, um einen herzustellenden Weg zu markieren, sowie Verbindungssätze (JE), die verwendet werden, um eine Verbindung herzustellen, aufrechtzuerhalten und zu beenden. Jede der fünfundzwanzig Zwischenleitungen Lj enthält einen Verbindungssatz (JE) und ein zugeordnetes »2?«- und »/«-Flip-Flop.

Es sind sechs Gruppen von Zwischenleitungsmarkierern vorhanden, um die abgehenden Zehner, die abgehenden Einer, die Gruppe, die Wahl, die ankommenden Zehner und ankommenden Einer zu markieren, und es sind sechs entsprechende Gruppen von Ausgangsleitungen vom Markierer 118 vorgesehen, welche die Zwischenleitungsmarkierer betätigen. Wie in F i g. 3 veranschaulicht, ist der Ausgang des Verbindungsleitungsmarkierers LMOU2 über einzelne Dioden entsprechend gekoppelt, um die zehn Verbindungsleitungen Le 12 bis Le 02 mit der Einerziffer 2 zu markieren, während der Zwischenleitungsmarkierer LMOT 3 über einzelne Dioden die zehn Verbindungsleitungen Le 31 bis Le 30 und die fünf Zwischenleitungen La 31 bis La 35 mit der Zehnerziffer 3 markiert, der Zwischenleitungsmarkierer LMG 4 über einzelne Dioden die zehn Zwischenleitungen La 14 bis La 04 mit der Gruppenbezeichnung 4, der Zwischenleitungsmarkierer LMC1 über einzelne Dioden die zehn Zwischenleitungen LbIl bis Lb 01 mit der Wahlbezeichnung 1, der Zwischenleitungsmarkierer LMRT 6 über einzelne Dioden die fünf Zwischenleitungen Lb 61 bis L&65 und die zehn Verbindungsleitungen Ld 61 bis Ld 60 mit der Zehnerziffer 6 sowie der Verbindungsleitungsmarkierer LMR U 8 über einzelne Dioden die zehn Verbindungsleitungen Ld*18 bis Ld 08 mit der Einerziffer 8 markiert. Diese Verbindungs- bzw. Zwischenleitungsmarkierer werden entsprechend durch die Signale ou2, ot3, g4, el, rt6 und ra8 vom Markierer 118 betätigt. Jede der bezeichneten Verbindungs- bzw. Zwischenleitungen erfordert die Betätigung von zwei Verbindungs- bzw. Zwischenleitungsmarkierern, um wirksam markiert zu sein. So wird die Verbindungsleitung Le32 durch die Betätigung

509 520/109

11 12

der Verbindungs- bzw. Zwischenleitungsmarkierer Das Ansprechen der Kreuzungselemente ist der

LMOV 2 und LMOTi, die Zwischenleitung La 34 letzte Schritt bei der Herstellung einer Verbindung durch die Zwischenleitungsmarkierer LMOT 3 und und wird am Ende des Mß 2-Markiererzyklus ausge-

LMG 4, die Zwischenleitung Lb 61 durch die Zwi- führt. Das Ende dieses Zyklus wird durch das Auf-

schenleitungsmarkierer LMCl und LMR T 6 und die 5 treten eines Signals S 5 von der Steuereinheit 116

Verbindungsleitung Ld 68 durch die Zwischen- bzw. kenntlich gemacht, das anzeigt, daß der Verteiler den

Verbindungsleitungsmarkierer LMRT6 und LMRU 8 von dem Markierer, der sich in seinem Zustand MbI

markiert. befindet, bedienten, rufenden Teilnehmer adressiert.

Die Zuordnung, welche Zwischenleitungen von Hierbei wird der dem gewählten Leitweg entsprechende welchen Zwischenleitungsmarkierern markiert wer- io Verbindungssatz durch Befehlssignale zu den Verbin den, ist in symbolischer Matrixform in F i g. 4 wie- dungssatz-Flip-Flops in den Besetzt-Zustand über- dergegeben. Dieses Diagramm zeigt außerdem das geführt. Nimmt der Verbindungssatz den Besetztzu- Eingangssignal für jeden der Zwischenleitungmar- stand ein, beginnt die Spannung an den Zwischenkierer. leitungen Lj 41, an beiden Seiten der Einrichtung C 3 Herstellung, Aufrechterhaltung ¹^ /£41 auf ein bestimmtes Potential hin anzusteigen. und Beendiguni einer Verbindung Erreicht das Verbindungssatzpotential diesen Wert, ^{66 B} werden Vierschichtdioden 312 und 314 der vollen

Die Herstellung einer Verbindung ist ein drei- Durchbruchsspannung ausgesetzt (La 34 und Lb 61 stufiger Prozeß, zu dem Auswahl eines Leitwegs, wurden markiert) und gehen in ihren Zustand nied- Markieren der Zwischenleitungen und Ansprechen- 20 rigen Widerstandes über. Ströme fließen nunmehr lassen der Kreuzungspunktelemente gehören. Die über die Dioden 312 und 314 sowie die Steuernetz- Auswahl eines Leitweges wird im Markierer während werke der Zwischenleitungen La 34 und Lb 61. Die des 16 Millisekunden dauernden Zyklus, in dem Werte der Netzwerkeinzelteile sind derart gewählt, sich der Markierer im Zustand MB 1 befindet, durch- daß unter diesen Bedingungen das Potential von geführt. Bewegt sich der Markierer vom Zustand 25 La 34 und Lb 61 beinahe den bestimmten Wert am MSl zum Zustand MB 2, ist die folgende, zur Her- Verbindungssatz/£41 erreicht. Folglich werden die stellung der gewählten Verbindung ausreichende In- Dioden 311 und 315, nachdem die Dioden 312 und formation im Markierer verfügbar: (1) die »Zehner«- 314 geöffnet wurden, der vollen Durchbruchsspan- Identifikation des rufenden Teilnehmers wird durch nung ausgesetzt (Le 32 und Ld 69 wurden markiert) ein Signal auf einer der zehn »abgehenden Zehner«- 30 und erfahren daher ebenfalls einen Durchbruch. Leitungen otl bis otO angezeigt, (2) die »Einer«- Kurze Zeit später werden die Zwischenleitungsmar- Identifikation des rufenden Teilnehmers wird durch kierer ausgeschaltet und spannen die Dioden 321, ein Signal auf einer der zehn »abgehenden Einer«- 322, 324 und 325 in Sperrichtung vor. Die Verbin- Leitungen ο« 1 bis ou O angezeigt, (3) die Nummer dung ist nun hergestellt.

des ZG-Schalters, über den der Ruf zu leiten ist, 35 Ist ein Gespräch von der rufenden Stelle S32 zur wird durch ein Signal auf einer der fünf »Gruppen«- gerufenen Stelle S63 über XG 4 und ZCl im Gang, Leitungen gl bis g5 angezeigt, (4) die Nummer des sind die Vierschichtdioden 311 in XA 3, 312 in XG 4, ZC-Schalters, über den der Ruf zu leiten ist, wird 314 in XCl und 315 in XD6 leitend und die Shunt- durch ein Signal auf einer der fünf »Wahl«-Leitun- dioden 321, 322, 324 und 325 in Sperrichtung vor- gen el bis c5 angezeigt, (5) die »Zehnere-Identifi- 4° gespannt. Der Verbindungssatz JE41 ist belegt. Ent- kation des gerufenen Teilnehmers wird durch ein sprechend F i g. 5 sind die Reihendiode 520 des Lei- Signal auf einer der zehn ankommenden »Zehner«- tungsanschlußkreises LC 32 und eine Diode des Lei- Leitungen rtl bis rf O angezeigt, und (6) wird die tungsanschlußkreises LC68, die der Diode 522 ent- »Einer«-Identifikation des gerufenen Teilnehmers spricht, leitend. Hierbei fließen Halteströme von dem durch ein Signal auf einer der zehn »ankommenden 45 Verbindungssatz zu den Leitungseinrichtungen bei- Einer«-Leitungenr«l bis ruO angezeigt. Diese In- der Teilnehmer. Diese Ströme, denen die Sprech formation bleibt während des vollen 16 Millisekun- ströme überlagert sind, halten die Vierschichtdioden den dauernden Zyklus des Markiererzustands MB 2 in leitendem Zustand.
verfügbar. Dieser Zustand wird aufrechterhalten, solange der

Als Beispiel sei betrachtet, daß eine Verbindung 5° diesem speziellen Gespräch zugeordnete Verbin-

zwischen einem rufenden Teilnehmer an der Teil- dungssatz besetzt bleibt. Wird der Verbindungssatz

nehmerstelle S 32 und einem gerufenen Teilnehmer in seinen freien Zustand gebracht, werden die Halte-

an der Teilnehmerstelle 568 herzustellen ist. Der ströme abgeleitet, die Vierschichtdioden verlieren

Markierer zeigt im Markiererzyklus MB 2 folgende ihre Halteströme und gehen in den »Aus«-Zustand

Information: abgehende Zehner ofi, abgehende 55 zurück, wodurch die Verbindung unterbrochen wird.

Einer ou2, ankommende Zehner rt6 und an- Ein Verbindungssatz wie /£41 wird durch die

kommende Einer ruS. Angenommen, daß der Leit- beiden ihm zugeordneten Flip-Flops /41 und R 41

weg dieser Verbindung über XG4 und ZCl läuft, gesteuert. Der Verbindungssatz ist »besetzt«, wenn

zeigt der Markierer außerdem Gruppe g 4 und Wahl entweder /41 oder R 41 oder beide im Zustand 1

el. Aus Fig. 2 ergibt sich, daß für diese Verbindung 60 sind. Außerdem wird, wenn i?41 im Zustand 1 ist,

die Verbindungs- bzw. Zwischenleitungen Le 32, ein Rufsignal von einem gemeinsamen Ruf generator

La 34, Lj 41, Lb 61 und Ld 68 zu verwenden sind. auf die Verbindung gegeben.

Entsprechend F i g. 3 sind die zu betätigenden LM- Ist eine Verbindung hergestellt, werden sowohl

Markierer zur Markierung der Le-, La-, Lb- und /41 als auch i?41 in den Zustand 1 gebracht. Ant-

Ld-Zwischenleitungen LMOU2, LMOT3, LMG 4, 65 wortet der gerufene Teilnehmer, wird i?41 in den

DMCl, LMRT6 und LMR U 8. Mit anderen Wor- Zustand O zurückgestellt, wodurch das Rufsignal

ten sind die Zwischenleitungsmarkierer entsprechend unterbrochen wird. Geht von der rufenden Teilneh-

den Markierausgängen, die »an« sind, zu betätigen. merstelle das Einhängesignal aus, werden beide

Flip-Flops /41 und R 41 in den Zustand 0 zurückgestellt. Dieser besondere Rückstellbefehl muß dem Ruf-Flip-Flop 41 zugeleitet werden, da die Verbindung beendet werden soll, auch wenn der gerufene Teilnehmer noch nicht geantwortet hat.

C 4 Einzelheiten des Schaltmatrixnetzwerkes

Die Einzelheiten einer Hälfte der in Fig. 3 gezeigten Verbindung von der rufenden Leitung zum Verbindungssatz sind in den F i g. 6 und 7 dargestellt, die zusammen mit dem Leitungsanschlußkreis nach Fig. 5, wie aus Fig. 44 zu entnehmen, aneinanderzulegen sind. Der Weg zwischen dem Verbindungssatz und der gerufenen Leitung ist ähnlich und daher in den Einzelteilzeichnungen nicht dargestellt. Die Matrizen und Zwischenleitungsmarkierer sind in F i g. 6 wiedergegeben, der Verbindungssatz in F i g. 7.

In F i g. 6 sind für die beiden Matrizen XA 3 und XG 4 vier der jeweils fünfzig Vierschichtdioden-Kreuzungselemente dargestellt. Jede der ankommenden (horizontalen) Zwischenleitungen einer Matrix ist mit einem Ableitwiderstand und einem Zwischenleitungsmarkierungsnetzwerk versehen. Beispielsweise weist die Zwischenleitung Le 32 der Matrix XA 3 einen Ableitwiderstand 331 und ein Zwischenleitungsmarkierungsnetzwerk mit einer Diode 321, einem ,RC-Netzwerk 341 zu einer Potentialquelle — Va Vb und einem Anschluß über die Leitung 351 zu zwei Dioden 615 und 616 zu betreffenden Zwischenleitungsmarkierungseinheiten auf.

Jede der Zwischenleitungsmarkierungseinheiten, beispielsweise LMOU2, LMOT3 und LMG4, wirkt als normalerweise geschlossener Schalter, der durch Koinzidenz zweier Eingangssignale geöffnet werden kann. Beispielsweise weist der Zwischenleitungsmarkierer LMOT3 einen Ausgangstransistor 626 auf, der durch einen Eingangstransistor 636 gesteuert ist, der seinerseits durch Eingangssignale auf den Leitungen ot3 und Mb 2 gesteuert wird. Befindet sich der Zwischenleitungsmarkierer in seinem normalen »Aus«- Zustand, sind beide Transistoren 626 und 636 in Sättigung. Der Ausgangstransistor 626 besitzt daher einen Weg niedrigen Widerstandes von seiner Kollektor- zur Emitterelektrode, und die Kollektorelektrode befindet sich praktisch auf dem Emitterpotential + Fl. Jedes der Eingangssignale durch den Zwischenleitungsmarkierer kann einen von zwei Werten besitzen, einen »Aus «-Wert von 0 oder einen »An«- Wert von — V Volt. Diese Eingangssignale werden über betreffende einzelne Widerstände zugeleitet. Der Wert dieser Widerstände ist zusammen mit den Werten von — V 3 und — V 4 so gewählt, daß der Transistor 636 gesättigt ist, wenn die beiden Eingangssignale nicht gleichzeitig den Wert — V besitzen. Der Kollektor des Transistors 626 ist über zehn Dioden und Widerstände der Le-Zwischenleitungen mit der Potentialquelle -¹IiVb verbunden sowie über fünf Dioden und Widerstände der La-Zwischenleitungen mit derselben Potentialquelle — Va Vb. In der Zeichnung ist die Verbindung über die Diode 616 und einen Widerstand des Netzwerkes 341 für die Zwischenleitung Le 31 und die Verbindung über die Diode 617 und den Widerstand des Netzwerks 342 für die Zwischenleitung La 34 veranschaulicht.

Die Verbindung zu fünfzehn Zwischenleitungen ist die maximale Anzahl, die eine Zwischenleitungsmarkiereinheit herstellen kann. Die Schaltung ist so ausgelegt, daß der Ausgangstransistor jedes Zwischenleitungsmarkierers genügend Basisstrom in Durchlaßrichtung zieht, um ihn bei Belastung des Kollektors mit dieser Anzahl von Widerständen zur Quelle — Va Vb gesättigt zu halten.
Bei dem Verbindungssatz (F i g. 7) leitet der Transistor 701 normalerweise und zieht durch die Diode 712 und den Widerstand 711 sowie durch die Diode 722 und den Widerstand 721 Strom von der Quelle + VBB, so daß die Zwischenleitung Lj 41 an beiden

ίο Seiten des Verbindungssatzes gegen Erde geshuntet ist. Wird entweder das Verbindungssatz-Flip-Flop /41 oder das Ruf-Flip-Flop R 41 eingestellt und gibt ein »An«-Signal mit negativem Wert über das Tor 391 ab, wird der Transistor 701 gesperrt. Strom fließt dann von der Quelle Vbb durch die Widerstände 711 und 721 zum Matrixnetzwerk, um eine Verbindung herzustellen und aufrechtzuerhalten. Die Dioden 714 und 724 wirken als Ableitungen, um das maximale Potential an der Zwischenleitung Lj 41 auf den Wert +VaKB zu begrenzen und hierdurch irrtümliche Durchbrüche der Kreuzungselemente zu verhindern.

Die Dioden 715 und 725 sowie die Widerstände 716 und 726 dienen der Isolierung der beiden Hälften der Verbindung gegenüber einem großen Signal. In normalem Sprechzustand führen die Dioden 715 und 725 ungefähr 3 Milliampere Strom und können daher Sprechströme bis zu diesem Wert aufnehmen. Bei der Herstellung einer Verbindung kann jedoch die Spannung an der Zwischenleitung Lj 41 auf einen negativen Wert fallen, nachdem ein Kreuzungselement angesprochen hat. Ohne die Dioden 715 und 725 würde dieser an der einen Seite des Verbindungssatzes auftretende Abfall über den Kondensator 704 auf die andere Seite des Verbindungssatzes übertragen und hierdurch ein gerade gezündetes Kreuzungselement gelöscht werden. Durch die Einfügung der Dioden 715 und 725 wird diese unerwünschte Erscheinung vermieden. Ein plötzlicher Spannungsabfall an der linken Seite des Verbindungssatzes läuft über die linke Diode 715 und den Kondensator 704, wird jedoch durch die rechte Diode 725 blokkiert.

Der Transistor 703 dient der Rufsteuerung. Einer seiner Eingänge kommt über das Tor 392 von einem gemeinsamen Rufgenerator, der andere Eingang vom Ruf-Flip-Flop R 41. Normalerweise befindet sich das Flip-Flop im Rückstellzustand, wobei sein »Nulk-Ausgang angeschaltet ist, und zwar auf einem negativen Wert, wodurch der Transistor 703 gesperrt gehalten wird. Wird das Ruf-Flip-Flop eingestellt und liegt sein »Null«-Ausgang auf Erdpotential, steuert das Signal vom gemeinsamen Rufgenerator, das über das Tor 392 angelegt wird, den Transistor 703. Der gemeinsame Rufgenerator erzeugt ein Rechteckrufsignal zwischen Erde und — V Volt. Während das Signal das Potential Erde hat, liegt auch das Signal des Flip-Flops auf Erdpotential, der Transistor 703 wird geöffnet und zieht durch die Dioden 718 und 728 sowie die Widerstände 716 und 726 Strom von der Quelle + VB. Die periodischen Stromänderungen werden über die Kreuzungselemente zu den Teilnehmerstellen des gerufenen und rufenden Teilnehmers übermittelt, wo sie in das Rufsignal und Rückrufsignal umgewandelt werden.

Der Verbindungssatz verwendet eineNebenschluß- und keine Reihenschlußsteuerung, d. h., der Transistor 701 ist normalerweise geöffnet, wenn der Ver-

bindungssatz frei ist, und shuntet die Zwischenleitung Lj 41 gegen Erde. Diese Anordnung hat verschiedene Vorteile. Beispielsweise werden die Steuersignale einer fast auf Erdpotential liegenden Stelle zugeführt und können daher niedriges Potential besitzen. Außerdem liegt eine praktisch konstante Belastung der Hauptgleichstromquelle + VBB vor, so daß Knacken auf anderen Leitungen der Verbindungsgliedschalter beim Schalten von frei auf besetzt oder umgekehrt kaum gehört wird. Die Verbindungssatzmarkierer entsprechend F i g. 6 verwenden ebenfalls eine Nebenschlußsteuerung, so daß der Transistor, beispielsweise der Transistor 626 im Zwischenleitungsmarkierer LMOT3, normalerweise leitet und dieselben Vorteile erreicht werden.

Ein bei den gegenwärtig handelsüblich verfügbaren Vierschichtdioden vorliegendes Problem beruht in der Durchbruchsspannungskennlinie. Diese Anordnungen zeigen einen merklichen Abfall der Durchbruchsspannung Vb, wenn die angelegte Durchbruchsspannung eine große Anstiegsgeschwindigkeit (kleine Anstiegszeit) hat. Die Nenndurchbruchspannung dieser Anordnung bezieht sich auf eine sehr große Anstiegszeit. Sollte eine kleine Anstiegszeit benutzt werden, müßte die Anstiegsgeschwindigkeit sorgfältig gesteuert werden und wären die Dioden einzeln zu prüfen und für diese spezielle Anstiegszeit auszulegen, bevor sie im System verwendet werden könnten. Entsprechend einer Ausbildung der Erfindung ist die Anstiegsgeschwindigkeit der Markierspannungen auf einen entsprechend geringen Wert begrenzt, so daß sich unbeabsichtigte Durchbrüche nicht ergeben. Die hier speziell veranschaulichte Lösung sieht einen Kondensator in jedem Netzwerk zur Markierung der Zwischenleitungen vor, wie dies beispielsweise in F i g. 6 für das Netzwerk 341 der Zwischenleitung Le 32 und das Netzwerk 342 der Zwischenleitung La 34 veranschaulicht ist.

Die Herstellung einer Verbindung bedingt zwei Schritte, das Markieren der gewählten Le-, La-, Lb- und Ld-Zwischenleitungen und das Besetzen des gewählten Verbindungssatzes. In Fig. 28 sind einige Schaubüder wiedergegeben, die die Potentiale an verschiedenen Stellen des Netzwerkes zeigen, während eine Verbindung hergestellt wird. Die erste Kurve gibt das Potential an der L/-Zwischenleitung, bei der veranschaulichten Verbindung die Zwischenleitung Lj 41, wieder. Die zweite Kurve zeigt das Potential an der gewählten La-Zwischenleitung, in der veranschaulichten Verbindung die Zwischenleitung La 34, und die dritte Kurve stellt das Potential an der Le-Zwischenleitung, für die veranschaulichte Verbindung die Zwischenleitung Le 32, dar.

Anfänglich sind die Zwischenleitungsmarkierer LMGA, LMOT3 und LMOUl frei, die Transistorschalter leiten, und die Potentiale an den Leitungen 351 und 352 liegen dicht bei +Vl. Der Wert von + Fl ist hinreichend groß, um alle Dioden im Netzwerk, wie 615, 616, 617 und 618, in Sperrrichtung vorzuspannen.

Das Potential an den freien Zwischenleitungen Le 32 und La34 liegt nahe bei Erde; Ableitwiderstände 331 und 332 sorgen für kleine Ableitströme der freien Kreuzungselemente, die mit diesen Zwischenleitungen verbunden sind.

Der Verbindungssatz ist frei, der Transistorschalter 701 geschlossen, und die Dioden 613 und 623 führen die Ströme von + VBB über die Widerstände 711 und 721. Das Potential an L/41 liegt dicht bei Erde, die Kondensatoren 653 und 656 sind auf ein Potential aufgeladen, das durch den von +Vl über Transistoren 625, 626 und 627, Dioden 615, 616, 617 und 618 und die Netzwerke 341 und 342 nach

— ¹IiVb fließenden Strom bestimmt ist.

Die Betätigung der Zwischenleitungsmarkierer LMOU2, LMOT3, LMG4 zur ZeiUl (Fig. 28)

ίο öffnet die Transistorschalter 625, 626 und 627. Die Dioden 615, 616, 617 und 618 leiten nicht weiter, und das Potential an den Leitungen 351 und 352 fällt sofort auf einen durch die Quelle — Va Vb bestimmten negativen Wert; ebenso fallen die gespeicherte Ladung und der Widerstand in den Netzwerken 341 und 342. Dieses negative Potential macht die Dioden 321 und 322 leitfähig, und das Potential an Le32 und La34 folgt den Potentialen von 351 bzw. 352. Der schnelle anfängliche Abfall wird durch entsprechende Wahl der Widerstandswerte in den Netzwerken 341 und 342 auf einen geeigneten Wert begrenzt und läßt daher keine der mit den Zwischenleitungen Le 32 und La 34 verbundenen Vierschichtdioden vorzeitig ansprechen. Während der ti folgenden Zeit entladen sich die Kondensatoren 653 und 656, und die Potentiale an den Zwischenleitungen La 34 und Le 32 nähern sich exponentiell dem Wert

- V₂ Vb. (Die Ableitwiderstände 331 und 332 haben einen wesentlich höheren Widerstandswert als die Reihenwiderstände 651 und 654.) Die Kondensatoren 653 und 656 begrenzen die Geschwindigkeit des Potentialabfalls an den Zwischenleitungen La 34 und Le 32, um ein vorzeitiges Ansprechen der oben erwähnten Vierschichtdioden zu verhindern.

Zur Zeit t2 wird der Verbindungssatz besetzt. Der Transistorschalter 701 -öffnet, und das Potential an L/41 steigt schnell auf +¹IiVB. Von allen mit L/41 verbundenen Vierschichtdioden hat nur 312 eine Markierspannung — Va Vb am anderen Ende, so daß die Diode 312 zur Zeit i3 anspricht.

Beim Ansprechen der Diode 312 werden die Potentiale an Lj 41 und La 34 praktisch gleich. (Der Durchlaßspannungsabfall einer leitenden Vierschichtdiode ist kleiner als 1 V.) Die Spannung am Kondensator 653 kann sich nicht sofort ändern. Wäre der Widerstand 652 nicht vorhanden, würde die Spannung an La34 und L/41 zur Zeit 13 -¹IiVb sein. Infolge des Widerstandes 652 ist jedoch die Anfangsspannung an La 34 und L/41 positiver als — V2 Vb. Der Widerstand 711 lädt nun den Kondensator 653 auf, und die Spannung an La 34 und Lj 51 steigt an, wobei die Geschwindigkeit des Anstieges vom Kondensator 653 begrenzt ist, um ein unbeabsichtigtes Ansprechen anderer Dioden zu verhindern.

Zur Zeit i4 hat die Spannung an La34 den Wert + Va Vb erreicht. Die Diode 311 liegt nun an der vollen Spannung Vb und erfährt daher einen Durchbruch. In diesem Moment werden die Spannungen an Le 32, La 34 und Lj 41 praktisch gleich. Infolge des Widerstandes 655 fällt die Spannung an La34 zur Zeit ί4 nicht ganz auf -¹IiVb. Dies sorgt für eine Sicherheitszone gegenüber unbeabsichtigtem Ansprechen anderer Dioden zur Zeit i4.

Nach t4 wird der Kondensator 656 über VBB und die Dioden 311 und 312 geladen. Erreicht das Potential an Le 32 Erde, leitet die Diode 520 (F i g. 5), und die Verbindung vom Teilnehmer zum Verbindungssatz ist hergestellt.

Zur Zeit ί6 werden die Zwischenleitungsmarkierer ausgeschaltet, so daß die Transistoren 625, 626 und 627 leiten. Das Potential der Leitungen 351 und 352 steigt auf + Vl an, wodurch die Dioden 321 und 322 in Sperrichtung vorgespannt werden.

Während der Zeit der Aufrechterhaltung einer Verbindung fließt ein Strom von + VBB in den Verbindungssatz über Widerstände 711 und 716, Vierschichtdioden 312 und 311, Diode 520 und Umformer 510 im Leitungsanschlußkreis des Teilnehmers nach Erde. Dieser Strom liegt ausreichend oberhalb der Halteströme der Vierschichtdioden, die auf diese Weise in leitfähigem Zustand gehalten werden. Sprechsignale werden vom Umformer 510 des Teilnehmers über Dioden 520, 311, 312 und 715, den Kondensator 704 und längs eines ähnlichen Weges zum anderen Teilnehmer geleitet.

Eine Verbindung wird durch Rückstellung des der Verbindung zugeordneten Verbindungssatzes in die »Frei«-Stellung aufgelöst. Ist der Verbindungssatz zurückgestellt, schließt der Transistorschalter 701. Der Transistor 701 und die Dioden 712 und 722 leiten nun die Halteströme über Widerstände 711 und 721 von den Vierschichtdioden ab, da die Summe der Spannungsabfälle in Durchlaßrichtung des Transistors 701 und der Dioden 712 und 722 kleiner als die Summe der Spannungsabfälle in Durchlaßrichtung der Dioden 520, 311 und 312 ist. Die Vierschichtdioden kehren nach Verlust ihres Haltestromes in den Zustand hoher Impedanz zurück und lösen die Verbindung auf.

D Verteiler

Viele der Steuerwirkungen im vorliegenden System finden auf einer Zeitmulüplexbasis statt, was die Verwendung eines Teils der Anlage, für eine Reihe von Teilnehmern ermöglicht. Die Darstellung in F i g.. 25 zeigt die Multiplexzeitteilung. Jeder Zyklus hat eine Dauer von 16 Millisekunden und ist in hundert Zeitlagen eingeteilt, von denen jede eine Dauer von 160 Mikrosekunden besitzt. Jede Zeitlage ist durch die Koinzidenz eines Zehnerimpulses und eines Einerimpulses gekennzeichnet. Jeder Zehnerimpuls hat eine Dauer von zehn Zeitlagen (1,6 Millisekunden) und wiederholt sich einmal pro Zyklus. Jeder Einerimpuls hat eine Dauer von einer Zeitlage und wiederholt sich alle 1,6 Millisekunden. Wie aus der auseinandergezogenen Darstellung einer der Zeitlagen in Fig. 25, unten, zu erkennen, ist jede Zeitlage in sechzehn Intervalle unterteilt, von denen jedes eine Dauer von 10 Mikrosekunden besitzt.

Die Multipleximpulse werden durch den Verteiler 112 erzeugt, der in Blockform in F i g. 8 dargestellt ist. Er weist einen Oszillator 810, einen Intervallzähler 812, einen Einerzähler 814 und einen Zehnerzähler 816 auf.

Der Oszillator 810 ist ein frei laufender Multivibrator. Er erzeugt einen Impulszug TP-I, der Impulse mit einer Dauer von 2 Mikrosekunden aufweist, die sich, wie bei A in F i g. 26 veranschaulicht, alle 10 Mikrosekunden wiederholen. Der Intervallzähler 812 ist ein binärer Zähler mit Flip-Flops D1 bis D 4 und einer Gruppe vonWEDER-NOCH-Toren entsprechend F i g. 9. Er wird von jedem Impuls des Impulszuges TP-I, wie aus der Darstellung B in F i g. 26 zu entnehmen, um einen Schritt vorbewegt. Er verbleibt daher in jedem Zustand für die Dauer von 10 Mikrosekunden. Ausgangssignale sind nur für die Zustände Nr. 3, Nr. (9+10), Nr. 10, Nr. 12, Nr. 14 und Nr. 16 erforderlich. Die Gleichungen zur Einstellung und Rückstellung der Flip-Flops sind folgende:

Einstellung Dl = 31
Rückstellung D1 = dl
Einstellung D2 = dl ■ dl
RückstellungD2 = dl · d2
Einstellung Z>3 = dl ■ dl ■ 33
Rückstellung D3 = dl ■ dl · d3
Einstellung D4 = dl ■ dl ■ dZ ■ 34"
Rückstellung D4 = dl · dl ■ d3 · d4

Die erforderlichen Ausgänge sind durch die folgenden Gleichungen gegeben:

Nr. 3 = 31 · d2 · 33 · 34"

Nr. (9 + 10) = 32■33·d4
Nr. 10 = dl-~ä2-~dl-d4

Nr. 12 = dl ■ dl ■ 33 · d4

Nr. 14 = dl-dl-d3-d4

Nr. 16 = dl-dl-di- d4

Der Impulszug TP-I wird mit dem Ausgang Nr. 16 des Intervallzählers in einem getasteten Impulsverstärker 820 ausgetastet, der einen Ausgangsimpulszug TP-I mit Impulsen von 2 Mikrosekunden Dauer erzeugt, die sich alle 160 Mikrosekunden wiederholen, wie aus Darstellung C in F i g. 26 zu entnehmen ist. Derselbe Impulszug ist in der Darstellung D in verkleinertem Zeitmaßstab wiedergegeben.

Der Einerzähler 814 weist Flip-Flops D 5 bis D 8 und eine Gruppe logischer WEDER-NOCH-Tore auf (s. F i g. 10). Er wird, wie aus der Darstellung E nach Fig. 26 zu entnehmen, von jedem Impuls des Zuges TP-I einen Schritt vorbewegt und verharrt daher 10 Mikrosekunden in jedem Zustand. Die logische Schaltung ist so aufgebaut, daß der Zähler nach dem Zählen von zehn wieder zurückläuft. Die Gleichungen zur Einstellung und Rückstellung der Flip-Flops sind folgende:

Einstellung D 5 = 35
Rückstellung D 5 = d5
Einstellung D 6 = dS · 35
Rückstellung D6 = d6 (d5 + d8)
Einstellung Dl = dS ■ d6 ■ dl
RückstellungD7 — d5·d6■dl
Einstellung D 8 = dS · d6 ■ dl
RückstellungDS = d6 · d8

Die Ausgangsgleichungen sind folgende:

[71 = 35-37-38
Ul=35·37·3S
t/3 = (/5-36-37
t/4 = 35 · 35 · dl US = ά5·ΈΈ·ά1

t/6 =~ä~5-d6-dl Ul =d5■d6■dl
t/8 = 35 · 35 · d8 U9 =dS-d8
1/10 = d6-d8

Der Einerzähler liefert auch die Ausgänge dS bis d8 und 35 bis 38 von den Flip-Flops.

Der Impulszug TP-I wird mit dem Ausgang UO vom Einerzähler im ausgetasteten Impulsverstärker 822 getastet und erzeugt einen Ausgangsimpulszug TP-3 mit 2 Mikrosekunden-Impulsen, die sich alle 1600 Mikrosekunden wiederholen, wie dies aus der Darstellung F in F i g. 26 hervorgeht. Derselbe Impulszug ist in vermindertem Zeitmaßstab in der Darstellung G wiedergegeben.

509 520/109

19 20

Der Zehnerzähler 816 weist Flip-Flops D 9 bis der Zeitlage zu werden die Ausgänge von den FHp-D12 und eine Gruppe logischer WEDER-NOCH- Flops den Unterdrückertreibern 1601 bis 1616 zuge-Tore auf. Er wird durch jeden Impuls des Impuls- leitet, um das Einstellen und Rückstellen der Speizuges ΓΡ-3 um einen Schritt weitergeschaltet, wie cherkernebenen zu steuern, und der Ausgang von dies aus der Darstellung H nach F i g. 26 hervorgeht, 5 den logischen Schaltungen wird zum Markierer über- und verharrt daher 1600 Mikrosekunden in jedem mittelt.

Zustand. Die logische Schaltung ist so aufgebaut, Entsprechend den sechzehn Leseverstärkern sind

daß der Taktgeber nach der zehnten Zählung von sechzehn Flip-Flops Pl bis P16 vorhanden, und

vorn beginnt, wie dies auch für den Einerzähler der zwar eines für jede Speicherebene. Wenn beispiels-

FaIl ist. Im einzelnen sind der Aufbau und die Glei- io weise der Kern in Ebene sieben entsprechend dem

chungen ähnlich denjenigen für den Einerzähler und Leitungskreis LC32 eine »Eins« gespeichert hat und

sind daher nicht im einzelnen angegeben. Die Aus- dieser Kern während des Intervalls Nr. 3 der Zeitlage

gänge umfassen Tl bis TO, d9 bis dl2 und 39 32 ausgelesen wird, stellt die von dem Lesever-

bis 312. stärker 1701 der Ebene 1201 verstärkte Signalspan-

_ „ , . ., . . , ... 15 nung das Flip-Flop Pl in den Zustand 1 ein. Das

E Steueranordnung mit Multiplexzeitteilung _heiß ^& _{t; daß} ^ _d£_{m lnter/a}\i Nr. 3 die Flip-Flops

Die hundert Leitungsanschlußkreise bedienen sich dieselbe Kombination der sechzehn Bits speichern,

des Speichers 114 und der Steuereinheit 116 in ihren die in den Kern entsprechend einer Zeitlage gespei-

entsprechenden Zeitlagen eines Zeitmultiplexzyklus. chert waren.

Diese Einheiten sind in Fig. 11 durch ein Block- 20 Außerdem ist ein weiteres Flip-HopH vorgeschaltbild wiedergegeben, das den Signalfluß zwi- sehen. Ist die Leitungsschleife des Teilnehmers an sehen ihnen darstellt. Der Speicher 114 ist in F i g. 13 der Teilnehmerstelle 532 geschlossen, wenn er durch ebenfalls durch ein Blockschaltbild, teilweise in Per- den Verteiler adressiert wird, liegt während dieser spektive, dargestellt, und es ist zu erkennen, wie die Zeitlage auf der Hauptleitung H ein Signal vor, das Ferritkerne in sechzehn Ebenen 1201 bis 1216 an- 25 das Flip-Flop H in den Zustand 1 bringt.
geordnet sind. Die Anordnung der Kerne und die Nach dem Intervall Nr. 3 in jeder Zeitlage zeigen Verdrahtung für eine Ebene ist in Fig. 12 wieder- die Flip-Flops Pl bis P16 die Information bezüggegeben. Jede Ebene besitzt hundert Kerne in Reihen lieh des dieser besonderen Zeitlage zugeordneten zu 10 · 10. In jeder Ebene ist ein Kern einem be- Teilnehmers, die bei dem vorhergehenden Auftreten stimmten Teilnehmer zugeordnet, so daß sechzehn 30 dieser Zeitlage verfügbar war. Die logische Schaltung Kerne (einer in jeder Ebene) einem bestimmten Teil- hat diese Information auf der Basis neuer ankomnehmer zugeteilt sind. mender Information zu modifizieren. Es liegen zwei

Die Kerne in den Ebenen werden durch dieselben Informationsquellen vor: (1) der betreffende ZuZehner- und Einerimpulse vom Verteiler adressiert, stand der Leitungsschleife des Teilnehmers, der über die die UND-Tore in den Leitungsanschlußkreisen 35 die Hauptleitung H auf das Flip-Flop H gegeben (F i g. 5) adressieren. Hieraus folgt, daß beispiels- wird, und (2) vom Markierer kommende Inf ormaweise während der Zeitlage 32, d. h. während Koinzi- tion. Um ein einfaches Beispiel zu geben: Wenn die denz von Γ 3 und V 2, die Steuerwirkung auf den Flip-Flops Pl bis P16 zeigen, daß ein Teilnehmer Leitungsanschlußkreis LC 32 gerichtet ist, wobei im vorhergehenden Zyklus in Ruhestellung war, und gleichzeitig der Zustand der Leitungsschleife über 40 nun gefunden wird, daß er seine Leitungsschleife gedie Hauptleitung H geprüft und aus dem Speicher schlossen hat (Flip-Flop H im Zustand 1), steht ein 16-Bit-»Wort« ausgelesen wird, das während des fest, daß der Teilnehmer einen Ruf einleitet. Die vorhergehenden Zyklus (16 Millisekunden früher) sechzehn Ausgänge der logischen Schaltung erzeugen eingespeichert wurde. dann einen Code, der auf die Unterdrückertreiber

Jede der sechzehn Ferritkernebenen besitzt eine 45 derart einwirkt, daß er im Intervall Nr. 10 der Zeit-Lesewicklung, die durch alle hundert Kerne dieser lage in den Kernspeicher die Information (in ver-Ebene geführt ist. Die Lesewicklungen sind mit den schlüsselter Form) einliest: »Teilnehmer leitet einen Eingängen von Leseverstärkern 1701 bis 1716 ver- Ruf ein«.

bunden. Während des Intervalls Nr. 3 jeder Zeitlage Zusammengefaßt läßt sich sagen, daß die logische

wird die Information des Kerns in jeder Ebene ent- 50 Schaltung auf Grund der folgenden Informationen

sprechend der Zeitlage eines bestimmten Teilneh- Entscheidungen für jeden der hundert Teilnehmer

mers ausgelesen. Hat ein Kern eine »Eins« gespei- trifft: (1) Zustand des Teilnehmers während vorher-

chert, erzeugt er während dieser Ausleseperiode eine gehender Abtastung (Pl bis P16), (2) augenblick-

»Signak-Spannung, die von der Lesewicklung aufge- licher Zustand der Teilnehmerleitungsschleife (H)

nommen und dem Leseverstärker zugeführt wird, wo 55 und (3) Zustände im Markierer; und daß die Infor-

dieses Signal verstärkt wird. Hat ein Kern eine mation bezüglich aller Teilnehmer auf diese Weise

»Null« gespeichert, wird während des Auslesevor- einmal pro Zyklus auf neuestem Stand gehalten

ganges in der Lesewicklung von diesem Kern keine wird.

Spannung induziert. Die Vorgänge in einer Zeitlage lassen sich unter

Die Steuereinheit 116 weist siebzehn Flip-Flops 60 Bezug auf die Darstellung in Fig. 27 zusammenauf, von denen eines, das Flip-Flop H, seinen Ein- fassen. So wird während jeder Zeitlage im Intervall gang von der Hauptleitung H empfängt, während die Nr. 3 die Information betreffend den Teilnehmer aus anderen sechzehn Flip-Flops Pl bis P16 ihre Ein- dem Kernspeicher aufgelesen, um bestimmte Flipgangssignale von den betreffenden Leseverstärkern Flops P Ibis P16 entsprechend dem im Kernspeicher 1701 bis 1716 aufnehmen. Die Ausgänge der Flip- 65 gespeicherten »Wort« einzustellen, und das Flip-Flops sind mit Toren in der logischen Schaltung 1130 Flop H wird eingestellt, falls die Leitungsschleife geverbunden. Diese logischen Tore empfangen auch schlossen ist. Während der Intervalle Nr. 3 bis Nr. 14 Eingangssignale vom Markierer 118. Gegen das Ende bleiben die Zustände der Flip-Flops Pl bis P16

21 22

und H ungeändert und liefern Information an die liefert über die Leitung 1423 Strom an die Zehnerlogische Schaltung. Während der Intervalle Nr. 4 schalter 1501 bis 1510 sowie über die Leitung 1413 bis Nr. 8 tritt ein 50-Mikrosekunden-Intervall auf, Strom an die Einerschalter 1511 bis 1520. Während das einen Durchlauf der Information durch die lo- des Intervalls Nr. 10 wird der Schreibtreiber 1410 gische Schaltung gestattet. Am Ende des Intervalls 5 wirksam gemacht und liefert über Leitung 1430 Ein-Nr. 8 müssen alle Ausgänge der Schaltung eingestellt gangsstrom an die Zehnerschalter sowie über Leisein. Während des Intervalls Nr. 9 und Nr. 10 wer- tung 1420 Eingangsstrom an die Einerschalter,
den die Unterdrückertreiber 812 entsprechend der In- In jeder Speicherebene 1201 bis 1216 ist eine formation an den Ausgängen der logischen Schal- Lesewicklung, wie in Fig. 12 gezeigt, durch alle tungen betätigt. Wenn beispielsweise der logische io hundert Kerne geführt, und die sechzehn Lesewick-Ausgang/iVff.P8 der Schaltung zeigt, daß im Kern lungen sind mit sechzehn Lesewicklungsverstärkern der Ebene 1208 eine »Eins« nicht geschrieben wer- 1701 bis 1716 verbunden. Jede Speicherebene weist den soll, wird der Unterdrückertreiberkern für diese außerdem eine Unterdrückerwicklung auf, die durch Ebene während dieses Intervalls betätigt. Das Inter- alle hundert Kerne geführt ist, und die Unterdrückervall Nr. 9 ist das Schreibintervall. Schreibströme 15 wicklungen der sechzehn Ebenen werden über Unterwerden den Kernen entsprechend dem Teilnehmer drückertreiber 1601 bis 1616 betrieben,
in jeder der sechzehn Ebenen zugeleitet. Jedoch Das Schaubild nach F i g. 27 zeigt die Verhältwerden nur die Kerne in denjenigen Ebenen, in nisse, wenn die Signale in den Speicherwicklungen denen die Unterdrückertreiber nicht betätigt wurden, während einer Zeitlage auftreten. Betrachtet sei beigeschaltet, um eine »Eins« zu speichern. Im Inter- 20 spielsweise die Zeitlage 32. Zu Beginn der Zeitlage vail Nr. 12 wird Information in den Markierer ein- wird das Signal Γ3 dem Schalter 1503 und das gegeben. Im Intervall Nr. 14 werden die Flip-Flops Signal U2 dem Schalter 1512 zugeleitet. Alle Pl bis P16 und H in den Zustand »Null« zurück- anderen Schalter 1501 bis 1520 bleiben daher wähgestellt. Auf diese Weise sind sie vorbereitet, Infor- rend dieser Zeitlage frei. Während des Intervalls mation vom Kernspeicher und der Hauptleitung H, 25 Nr. 3 wird der Lesetreiber 1403 betätigt und bezugehörig zu dem der nächsten Zeitlage zugeord- tätigt seinerseits den Schalter 1503, um einen halben neten Teilnehmer, zu empfangen. Lesestrom über die Zugriffwicklung TW 3 zu führen, während der Schalter 1512 betätigt wird, um

El Einzelheiten des Speichers der Zugriffwicklung UW 2 halben Lesestrom zuzu-

30 führen. In jeder der Ebenen wird der von beiden

Jede der Speicherebenen 1201 bis 1206 weist, wie Wicklungen TW3 und UW2 beaufschlagte Kern mit in Fig. 13 veranschaulicht, hundert Ferritkerne in dem vollen Lesestrom versorgt, und in denjenigen einer Anordnung von 10· 10 entsprechend Fig. 12 Ebenen, in denen eine Eins gespeichert wurde, wird auf. Der Speicher arbeitet auf Basis üblicher Strom- in der Lesewicklung ein Ausgangsimpuls erzeugt, koinzidenz in Parallelschaltung, d. h., alle ent- 35 Diese Ausgänge werden an die Leseverstärker gesprechenden sechzehn Kerne an einer bestimmten geben. Die Leseverstärker werden nur betätigt, wenn Stelle jeder Ebene werden gleichzeitig betätigt. In ein Ausgangsimpuls von einer Takteinheit 1720 gejeder Ebene sind die zehn Kerne in jeder horizon- liefert wird, die ein Signal entsprechend dem Intertalen Reihe auf einen der zehn Zugriffdrähte TWl vall-Nr. 3-Impuls um 2 Mikrosekunden verzögert bis TWO entsprechend den Zehner-Ziffern der Teil- 4° abgibt, wodurch in den Lesewicklungen während der nehmernummern aufgereiht, und jeder der zehn ersten Mikrosekunde nach Anlegen der Leseströme Kerne in jeder vertikalen Reihe ist auf einen der induzierte Störspannungen unterdrückt werden,
zehn Zugriffdrähte UWl bis UWO entsprechend Im Intervall Nr. 10 werden der Schreibtreiber den Einer-Ziffern der Teilnehmernummern aufge- 1410 und die Schalter 1503 und 1512 betätigt, um fädelt. Jeder der Zugriff drähte TWl bis TWO er- 45 Schreibströme abzugeben, die entgegengesetzt der streckt sich von einem der zehn Schalter 1501 bis Richtung der Leseströme durch die Zugriffwicklun-1510 weg durch die zehn Kerne einer horizontalen gen TW3 und UWl fließen. Entscheiden die logi-Reihe jeder der zehn Ebenen, d.h. hundertsechzig sehen Schaltungen 1130 (Fig. 11), daß in bestimm-Kerne in Reihe, und sodann über einen der Wider- ten Ebenen der betreffende Kern nicht auf »Eins« stände 1321 bis 1330 nach Erde; in ähnlicher 50 eingestellt, sondern im Zustand 0 verharren sollte, Weise erstreckt sich jeder der Zugriffdrähte UWl wird der Unterdrückertreiber für jene Ebenen wirkbis UWO von einem der Schalter 1511 bis 1520 sam gemacht. Ein Unterdrückerstrom, welcher gleich durch die zehn Kerne einer vertikalen Reihe jeder der Summe der halben Schreibströme und entgegender sechzehn Ebenen in Serie, d. h. hundertsechzig gesetzt diesen Strömen gerichtet ist, wird dann auf Kerne in Serienschaltung, und sodann über einen 55 die Unterdrückerwicklung gegeben, wodurch verder Widerstände 1331 bis 1340 nach Erde. hindert wird, daß der betreffende Kern in den Zu-

Jeder der zwanzig Schalter 1501 bis 1520 hat drei stand 1 geschaltet wird. Aus praktischen Gründen

Eingänge, von denen einer ein Einzeleingang von wird der Unterdrückerstrom während beider Inter-

dem Zehner- oder Einerzähler des Verteilers ist und valle Nr. 9 und Nr. 10 angelegt, wobei er durch ein

die anderen von einem Lesestromtreiber 1403 bzw. 60 Signal (Nr. 9 +10) vom Intervallzähler gesteuert

einem Schreibstromtreiber 1410 herkommen. Wäh- wird.

rend jeder Zeitlage wird einem der Zehnerschalter Die im Speicher verwendeten Kerne besitzen die 1501 bis 1510 ein Eingangssignal auf der betreffen- Größe F-394 (2 mm Außendurchmesser) und beden Leitung Γ1 bis TO zugeleitet, während einem stehen aus Material 5"-5 (General Ceramics). Diese der Einerschalter 1511 bis 1520 ein Eingangssignal 65 Kerne haben einen vollen Nennlese- und Schreibauf einer entsprechenden Leitung Ul bis E/0 züge- strom von 200+200 oder 400 Milliampere, eine führt wird. Während des Intervalls Nr. 3 jeder Zeit- Nennausgangsspannung beim Schalten von 30 MiIIilage wird ein Lesetreiber 1403 wirksam gemacht und volt und eine Schaltzeit von 4 bis 6 Mikrosekunden.

23 24

Die verschiedenen den Speicherwicklungen züge- men erhalten. Es ist auch möglich, eine temperaturordneten Einheiten wurden voll transistorisiert aus- abhängige Kennlinie der +10-Volt-Spannungsquelle gelegt, und zwar unter Anwendung einer minimalen für den Temperaturausgleich des Kernspeichers bei Zahl verschiedener Transistorentypen. Die meisten gleichzeitiger Aufrechterhaltung des Ausgleichs des PNP-Transistoren sind 2 N 583, die meisten NPN- 5 Schreib- und Unterdrückerantriebs vorzusehen.
Transistoren 2 N 585, obwohl es an manchen Stellen Die Schaltung des Schreibtreibers 1410 ist ähnlich geboten sein kann, PiVP-Transistoren mit größeren derjenigen des Lesetreibers 1403.
zulässigen Strömen und größeren Verlustleitungen, Die Schalter 1501 bis 1510 und 1511 bis 1520 beispielsweise 2 N 578, zu verwenden. Bei der Schal- übermitteln die Lese- und Schreibströme von den tungsauslegung spielen folgende Erwägungen mit: (1) io Treibern an eine ZugriSleitung des Speichers unter Die Größe der Treibströme soll nur in geringem Befehl eines speziellen Steuersignals T1 bis TO und Maße von den Kennlinien der speziellen Transistoren Ul bis i/0. Die Schalter sind alle ähnlich; einer von abhängen und die Schaltung betriebsfähig sein, ohne ihnen, 1501, ist in Fig. 15 dargestellt. Liegt das daß für alle Transistoren des betreffenden Typs, die Steuersignal Tl auf Erdpotential, ist der Transistor gewisse minimale Bedingungen erfüllen, eine Einstel- 15 1531 in Sperrichtung vorgespannt. Die Diode 1540 lung vorgenommen werden muß; (2) die Verstärkung leitet, und der Transistor 1532 ist ebenfalls gesperrt. des Leseverstärkers soll im wesentlichen unabhängig Daher kann kein Strom in den Übertrager 1541 flievon den Kennlinien einzelner Transistoren sein, und ßen, und der Schalter liegt in »Aus«-Stellung.
(3) die Amplituden der Treibströme und der Unter- Ist das Steuersignal Tl »eingeschaltet« und liegt drückerströme sollen von der Spannung derselben 20 es daher auf mindestens 8VoIt negativ, werden der Speisequelle abhängen, um ein richtiges Gleichge- Transistor 1531 bis in die Sättigung ausgesteuert und wicht der Schreib- und Unterdrückerströme für Ab- die Diode 1540 gesperrt, und es fließt ausreichender weichungen von der Nennspeisespannung sicherzu- Strom im Basiskreis des Transistors 1532, um diesen stellen. Zusätzlich kann, falls erforderlich, eine zu sättigen. Während des Intervalls Nr. 3 wird ein temperaturabhängige Spannungscharakteristik der 25 40-Milliampere-Strom vom Lesetreiber 1403 über Speisequelle vorgesehen werden, die eine Tempera- die Leitung 1423 gegeben und mittels des Überturkompensation der Ströme bewirkt. tragers 1541 auf 200 Milliampere gebracht sowie in

Sowohl der Lesetreiber 1403 als auch der Schreib- einer Richtung der Zugriffwicklung TW1 zugeleitet.

treiber 1410 erzeugen während des Vorhandenseins Während des Schreibintervalls Nr. 10 bewirkt Strom

eines negativen Eingangssignals zwei Stromimpulse 30 vom Schreibtreiber 1410 auf der Leitung 1430 einen

von je 40 Milliampere. Einer dieser Stromimpulse 40-Milliampere-Strom, der vom Übertrager 1541 auf

jedes Treibers wird an alle parallelliegenden Zehner- 200 Milliampere gebracht wird. Der Zugriffleitung

schalter und der andere an alle parallelliegenden TWl wird Strom in entgegengesetzter Richtung zu-

Einerschalter gegeben, von denen je einer eingeschal- geführt.

tet ist. 35 Jeder der Unterdrückertreiber 1601 bis 1616 gibt,

Die Schaltung des Lesetreibers ist in F i g. 14 wie- wenn an ihn ein Eingangssignal angelegt wird, einen

dergegeben. Seinen Eingang bildet der Ausgang Nr. 3 200-Milliampere-Strom über die Unterdrückerwick-

des Intervallzählers. Er besitzt zwei Ausgänge, einen lung einer Kernebene. Dieser Strom wirkt dem

an der Leitung 1423 zu den Zehnerschaltern und den Schreibstrom entgegen und verhindert hierdurch, daß

anderen an der Leitung 1413 zu den Einerschaltern. 40 der geschaltet wird. Um sicherzustellen, daß Unter-

Liegt der Eingang auf Erdpotential, wird der drückerstrom vorliegt, wenn Schreibstrom vorhanden Transistor 1431 in Sperrichtung vorgespannt. Die ist, werden die Unterdrückertreiber vor der Einlei-Kopplung zwischen den Transistoren 1431 und 1432 tung des Schreibstroms betätigt. Dies wird erreicht, stellt sicher, daß auch der Transistor 1432 gesperrt indem das Eingangssignal mit dem Signal wird. Die Diode 1450 leitet. Der Eingangskreis des 45 Nr. (9 + 10) vom Intervallzähler in einer Austastein-Transistors 1433 spannt diesen Transistor in Sperr- heit 1625 ausgetastet wird.

richtung vor. Die zwei mit der Basis an Erde liegen- Liegt der Ausgang der Einheit 1625 (F i g. 16) auf

den Transistoren 1434 und 1435 empfangen keine Erdpotential, werden die Transistoren 1631 und

Emittererde und sind daher ebenfalls gesperrt. 1632 in Sperrichtung vorgespannt. Ist dieses Signal

Während des Intervalls Nr. 3 wird das Eingangs- 50 mindestens 8VoIt negativ, wird der Transistor 1631

signal mindestens 8 Volt negativ, so daß die Tran- bis in die Sättigung ausgesteuert, und der Transistor

sistoren 1431 und 1432 bis in den Sättigungsbereich 1632 leitet und gibt einen Kollektorstrom von

ausgesteuert werden. Die Diode 1450 sperrt dann, 200 Milliampere ab.

und die Basiselektrode des Transistors 1432 wird im Die' Leseverstärker empfangen positive oder nega-Emitterbasiskreis auf —10 Volt gelegt. Fließt im 55 tive Impulse von den betreffenden Lesewicklungen Transistor 1433 Kollektorstrom, werden die Tran- der Speicherebene 1201 bis 1216. Diese Impulse wersistoren 1434 und 1435 leitend, gehen jedoch nicht den verstärkt und gleichgerichtet, so daß am Ausin die. Sättigung. Ihre Emitter bleiben auf einigen gang negative 6-Volt-Impulse vorliegen. Diese Imzehnteln Volt gegenüber Erde. Die Emitterströme pulse besitzen geeignete Größe und Polarität, um die der beiden Ausgangstransistoren 1434 und 1435 wer- 60 den betreffenden Leseverstärkern folgenden Flipden durch die betreffenden Widerstände 1448 und Flops Pl bis P16 zu triggern.

1449 sowie die +10-Volt-Spannungsquelle an der Die Transistoren 1731 und 1732 (F i g. 17) arbei-

Emitterelektrode des Transistors 1433 bestimmt. ten als lineare Verstärker und sind vorgespannt, um

Die von den Transistoren 1434 und 1435 geliefer- Spannungsimpulse beliebiger Polarität aufnehmen zu

ten Ströme hängen von der + 10-Volt-Spannungs- 65 können. Die Kombination aus dem Übertrager 1742,

quelle ab, ebenso wie die Unterdrückertreiber 1601 dem Widerstand 1745 und den Dioden 1743 und

bis 1616. Auf diese Weise wird der richtige Aus- 1744 wirkt als Vollweggleichrichter. Eingangsim-

gleich zwischen den Schreib- und Unterdrückerströ- pulse beliebiger Polarität erscheinen als positive Im-

pulse an der Basis des Transistors 1733, der normalerweise gesättigt ist. Liegt kein Eingangssignal vor, werden die Dioden 1743 und 1744 mittels einer von einem Spannungsteiler 1746, 1747 abgeleiteten Schwellspannung von — 2 Volt in Sperrichtung vorgespannt.

Wird ein Eingangssignal ausreichender Größe empfangen, so daß die — 2-Volt-Vorspannung entweder der Diode 1743 oder der Diode 1744 überwunden werden, wird der Basisvorspannungsstrom des Transistors 1733 durch die leitende Diode abgeleitet, so daß der Transistor 1733 gesperrt wird. Die Spannung am Kollektor des Transistors 1733 geht dann von der Erde auf — 6 Volt.

Das Ausgangssignal des Leseverstärkers wird durch ein über die Diode 1750 an den Kollektor des Transistors 1733 angelegtes Eingangssignal »ausgetastet«; liegt dieses Signal auf Erde, wird ein Ausgangssignal des Verstärkers unterdrückt. Der Austasteingang über die Diode 1750 wird verwendet, um Rauschspannungen in den Lesewicklungen zu verhindern, die während der ersten Mikrosekunden des Anlegens der Leseströme an die Zugriffleitungen des Speichers vorhanden sind, sowie um Ausgangssignale der Leseverstärker in anderen als Lesezeiten zu unterdrücken.

Die Spannungsverstärker der Kombination aus Übertrager 1741, Transistor 1731 und 1732 sowie Übertrager 1742 wurde in hohem Maße durch Gegenkopplung stabilisiert, wodurch eine Unabhängigkeit der Verstärker von den Transistorparametern gewährleistet wird.

Normalerweise erzeugt ein schaltender Kern einen Impuls von 30 Millivolt Amplitude und 4 Mikrosekunden Dauer. Der Verstärker ist derart ausgelegt, daß die Spannung an einer Hälfte der Sekundärwicklung des Übertragers 1742 gerade ausreicht, um die Vorspannung von — 2VoIt vom Spannungsteiler 1746, 1747 zu überwinden.

Die Austasteinheit 1720 empfängt ein Signal vom Ausgang Nr. 3 des Intervallzählers. Dieses Signal wird mittels der Verzögerungseinheit 1721 um 2 Mikrosekunden verzögert. Liegt das verzögerte Signal auf Erdpotential, unterdrückt die Austasteinheit 1720 Ausgänge der Leseverstärker. Bei auf Erdpotential liegendem Eingangssignal wird der Transistor 1761 durch Vorspannung in Sperrichtung gesperrt. Dem Transistor 1762 wird dann ausreichend Basisstrom zugeführt, um ihn gesättigt zu halten, während der maximal zu erwartende Kollektorstrom abgegeben wird, d. h. der Strom, der im ungünstigsten Falle erforderlich ist, um sechzehn Lesewicklungsverstärker gesperrt zu halten.

Geht das Eingangssignal auf mindestens 8 Volt negativ, wird der Transistor 1761 bis in die Sättigung ausgesteuert. Dies führt zu einer Vorspannung in Sperrrichtung an der Basiselektrode des Transistors 1762 und sperrt diesen, wodurch die Sperrung der Leseverstärkerausgänge aufgehoben wird.

60

E 2 Organisation des Speichers und der Steuerung

In den Speichern ist jedem Teilnehmer ein 16-Bit-Wort entsprechend den sechzehn Flip-Flops Pl bis P16 zugeordnet. Dieses Wort kann zusammen mit der Information von der Hauptleitung und ihrem Flip-Flop H in Gruppen unterteilt werden. Ein Folgeschalter mit Flip-Flops Pl bis P 4 und den zugehörigen Speicherebenen und logischen Schaltungen umfaßt einen Folgekreis, der zeigt, welche der möglichen Bedingungen des Rufens und Angerufenwerdens der Teilnehmerkreis aufweist. Ein Leitungsüberwachungskreis mit Flip-Flops H und P 5, zusammen mit den zugehörigen Speicherebenen und logischen Schaltungen zeigt die Gabelumschalter- und Nummernschalterimpulssignale des Teilnehmers sowie deren Änderungen an. Ein Taktgeber umfaßt Flip-Flops P 6 bis P 8 in Form eines Zählers, der die Anzahl von Zyklen zeigt, die aufgetreten sind, seit das Gabelumschalterüberwachungssignal zuletzt seinen Zustand geändert hat. Ein Register umfaßt Flip-Flops P 9 bis P16 in zwei Gruppen P 9 bis P12 und P13 bis P16 zu je vier Bits, um die gewählten Ziffern oder den Leitweg einer Verbindung zum Schaltmatrixnetzwerk 110 zu registrieren.

E2a Folgekreis

Die vier Bits 1 bis 4 (gespeichert in den Ebenen 1 bis 4 und an den Flip-Flops Pl bis P 4 auftretend) enthalten in verschlüsselter Form die Zustände, in denen sich ein Teilnehmer befinden kann. Es ist möglich, mit vier Bits sechzehn verschiedene Kombinationen zu treffen, von denen, wie in Tabelle 1 veranschaulicht, nur zwölf benutzt werden.

Tabelle I

Zustand	Beschreibung	Pl	P2	P3	Pi
51	Ruhestand	0	0	0	T-I
52	die erste Ziffer wird gewählt	1	1	0	0
53	die zweite Ziffer wird gewählt	1	1	0	1
54	das Wählen ist beendet	1	1	1	1
55	der rufende Teilnehmer wird verbunden	0	1	0	0
56	der rufende Teilnehmer spricht	1	0	0	0
57	rufender Teilnehmer hat Sprechen beendet oder rufender Teilnehmer, der nicht verbunden werden kann	1	0	1	0
58	rufender Teilnehmer wird ausgelöst	0	0	1	0
59	gerufener Teilnehmer nach Besetztprüfung vor Ver bindung	0	1	0
510	gerufener Teilnehmer ver bunden, hat aber noch nicht geantwortet	1	0	0	1
511	gerufener Teilnehmer hat geantwortet	1	0	1	1
512	Teilnehmer geht in Ruhe stand zurück	0	0	0	0

E2b Leitungsüberwachung

Die Flip-Flops H und P 5 zeigen den Uberwachungszustand der Teilnehmerschleife. Das Flip-Flop H zeigt den Überwachungszustand für die lau-

509 520/109

fende Zeitlage. Diese Information wird am Ende der Zeitlage benutzt, um die Einstellung des PS-Kerns zu steuern, so daß die P5-Flip-Flops stets den Zustand der Leitungsschleife während des vorhergehenden Zyklus zeigen. Befinden sich die Flip-Flops H und P 5 in unterschiedlichen Zuständen, so bedeutet dies, daß sich der Leitungsschleifenzustand seit dem letzten Zyklus geändert hat. Zeigt P 5 eine »Eins«, wurde die Teilnehmerleitungsschleife im vorhergehenden Zyklus geschlossen (leitend). Zeigt P 5 eine »Null«, war die Teilnehmerleitungsschleife im vorhergehenden Zyklus offen (unterbrochen).

E2c Taktgeber

Die Einstellungen durch P 6, P 7 und P 8 zeigen die Anzahl von Zyklen an, die vergangen sind, seit sich der Zustand der Leitungsschleife des Teilnehmers von »offen« nach »geschlossen« oder von »geschlossen« nach »offen« geändert hat. Diese Information wird in binärem Code verschlüsselt und zeigt die Anzahl von Zyklen von 1 bis 8 seit Auftreten der letzten Änderung des Leitungsschleifenzustandes.

Diese Information wird während des Wählens benötigt. Die Leitungsschleifenunterbrechungen infolge der Wählimpulse übersteigen niemals etwa 60 Millisekunden. Da ein Zyklus 16 Millisekunden lang ist, erreicht der P 6-, P 7-, P8-Zähler niemals »7« während einer durch einen Wählimpuls verursachten Leitungsschleifenunterbrechung. Wird jedoch die Leitungsschleife für 7 · 16 = 112 Millisekunden oder mehr unterbrochen, erreicht der Zähler »7« und bewirkt, daß diese Unterbrechung dahingehend interpretiert wird, daß der Teilnehmer aufgelegt hat.

Überschreitet der Zeitraum, während dessen die Leitungsschleife zwischen Unterbrechungen geschlossen wird, ungefähr 40 Millisekunden nicht (der Zähler erreicht nicht »7«), wird dieser Zeitraum als Zeit zwischen Wählimpulsen eines Wählimpulszuges interpretiert. Bleibt hingegen die Leitungsschleife mindestens 112 Millisekunden geschlossen, so daß der Zähler »7« erreicht, wird dies als Ende eines Wählimpulszuges interpretiert.

Das Symbol q — P6-P7-P8 wird benutzt, um den Zählerstand »7« zu bezeichnen.

E 2 d Zahlen- und Leitwegregister

Die dritte Gruppe zu vier Bits P 9 bis P12 enthält numerische Information. Die Art dieser Information ist für verschiedene Teilnehmerzustände verschieden. Befindet sich der Teilnehmer in 52, zeigen die Inhalte von P 9 bis P12 die Zahl der Wählimpulse des Zehner-Nummernschalterimpulszuges, der empfangen wurde. Diese Zahl ist in binärem Code verschlüsselt.

Befindet sich der Teilnehmer in 52 oder 54, zeigen die Inhalte von P 9 bis P12 die Zahl der Wählimpulse des empfangenen Einer-Nummernschalterimpulszuges. Diese Zahl ist wiederum in binärem Code verschlüsselt. Ist der Teilnehmer mit dem Schaltmatrixnetzwerk verbunden (Zustände 56, 57, 510, 511Λ zeigen die Inhalte von P 9 bis P12 eine als Gruppennummer bezeichnete Zahl, die die Nummer des .YC-Matrixschalters angibt, über den die Verbindung aufrechterhalten wird. Die Bedeutung desselben wird später bei der Diskussion des Markierers erklärt.

Zu beachten ist, daß die logische Schaltung stets die Information in P 9 bis P12 mit der Folgeinformation Pl bis P 4 bezüglich des Teilnehmerzustandes kombinieren muß, um die erstgenannte Information richtig zu interpretieren.

Die vierte Gruppe der vier Bits P13 bis P16 enthält ebenfalls eine numerische Information, deren Beschaffenheit für verschiedene Teilnehmerzustände verschieden ist. Befindet sich der Teilnehmer in 53 oder 5 4, zeigen die Inhalte von P13 bis P16 die erste gewählte (Zehner-) Ziffer verschlüsselt in binärem Code an. Ist der Teilnehmer mit dem Schaltmatrixnetzwerk (Zustände 5 6, 57, 510, 511 j verbunden, zeigen die Inhalte von P13 bis P16 eine als »Wahlnummer« bezeichnete Zahl an, die die Nummer des jyC-Matrixschalters angibt, über den die Verbindung läuft.

In Tabelle II ist die im Register während der angegebenen Teilnehmerzustände enthaltene Information zusammengestellt.

Tabelle II

Teilnehmer zustand	P9bisP12	P Ii bis P16
52	erste gewählte Ziffer	—
53	zweite gewählte Ziffer	erste gewählte Ziffer vollständig
54	zweite gewählte Ziffer vollständig	erste gewählte Ziffer vollständig
56 und 57	Gruppe	Wahl
510 und 511	Gruppe	Wahl

E 3 Logische Schaltung für die Steuereinheit

Es wurde oben erwähnt, daß die logische Schaltung 1130 nach Fig. 11 entscheidet, welche neue Information in die Stellen 1 bis 16 für jeden Teilnehmer geschrieben werden soll, und zwar je nach der den Teilnehmer betreffenden Information, die während des vorhergehenden Zyklus Pl bis P16 geschrieben wurde, der Information betreffend den gegenwärtigen Zustand der Teilnehmerleitungsschleife (H) und, falls nötig, der Information betreffend den Zustand des Systems und anderer Teilnehmer.

Es wurde auch schon gezeigt, daß die Information vom Speicher und der Hauptleitung nach dem Intervall Nr. 3 einer Zeitlage verfügbar ist und daß zum Schreiben der neuen Informationen in den Kernspeicher Befehle während mindestens der Intervalle Nr. 9 und Nr. 10 vorhanden sein müssen. Im folgenden werden die logischen Gleichungen für Einstellung Pl bis Einstellung P16 (in Form von Boolescher Algebra) abgeleitet, die zu dem Verschlüsselungssystem für die Speicherung führen. Die tatsächliche Ausführung zur Erzeugung dieser Befehle kann zahlreiche Formen annehmen (logische Diodenschaltung, logische Transistorschaltung usw.). Bei der in Fig. 11 veranschaulichten Anordnung werden die Befehle für Einstellung Pl bis Einstellung P16 am Ausgang der logischen Schaltung 1130 umgekehrt, um die umgekehrten Signale INHPl bis INH P16 zur Steuerung der Unterdrückertreiber 1601 bis 1616 zu erhalten.

Wie in Fig. 11 dargestellt, weisen die Eingänge der logischen Schaltung 1130 die Ausgänge von Flip-Flops H und Pl bis P16 sowie Eingänge vom Markierer 118 wie folgt auf:

MI = Markierer frei.

MBl = Markierer führt Belegtprüfung durch und sucht nach einem freien Weg zur Herstellung einer Verbindung.

MB 2 — Nach erfolgreichem Abschluß der Priifungen während MBl markiert der Markierer die Zwischenleitungen des Schaltmatrixnetzwerkes, die zur Herstellung einer Verbindung erforderlich sind.

MB 3 = Der Markierer unterbricht einen Weg im Schaltmatrixnetzwerk.

B = Wenn sich der Markierer im Zustand MB 1 befindet, erzeugt er ein »Besetzt«- Prüfungs-Signalßinder dem rufenden Teilnehmer zugeordneten Zeitlage.

/ = Stellt der Markierer in MB 1 fest, daß eine Verbindung nicht hergestellt wer- _a_ den kann, weil

1. der gerufene Teilnehmer besetzt ist oder

2. keine freie Zwischenleitung für die Verbindung verfügbar ist oder

3. der rufende Teilnehmer seine eigene Nummer gewählt hat,

erzeugt der Markierer das Signal »/« (unmöglich).

E = Befindet sich der Markierer im Zustand MB 3 (Unterbrechung), erzeugt er ein Signal in der Zeitlage des (gerufenen) Teilnehmers, dessen Leitweginformation (P 9 bis P16) der Leitweginformation (P 9 bis P16) des rufenden Teilnehmers entspricht, der dieBeendigung eines Gespräches signalisiert hat.

GlbisG4

45 Cl bis C 4 = Durch den Markierer während MB 2

erzeugte Leitweginformation, die in P 9 bis P16 des rufenden und gerufenen Teilnehmers zu speichern ist.

Zu den Ausgängen aus den logischen Schaltungen gehören die Signale INHPl bis INH P16 zu den Unterdrückertreibern 812 zur Steuerung der verschlüsselten Information, die in den Speicher einzuschreiben ist. Außerdem sind Ausgänge zum Markierer vorhanden, die in zwei Kategorien zerfallen, und zwar (1) Befehle zur Änderung der Markiererzustände und (2) Befehle zur Übertragung in den Flip-Flops P 9 bis P12 gespeicherter numerischer Information, die entweder die Nummer der gerufenen Partei oder die Leitweginformation einer Verbindung zum Markierer sein kann. Die Befehle zum Markierer werden später diskutiert, doch sei darauf hingewiesen, daß diese Befehle niemals vor dem Intervall Nr. 12 wirksam werden, d. h. nachdem die Befehle für den Kernspeicher den entsprechenden Code in den Speicher eingeschrieben haben. Auf diese Weise wird sichergestellt, daß die Eingänge MI bis MjB 3 vom Markierer zu der logischen Schaltung während der Intervalle Nr. 3 bis Nr. 10 ungeändert bleiben (da der Markierer selbst seinen Zustand niemals vor dem Intervall Nr. 12 ändert). Auf diese Weise bleiben alle Eingänge zu der logischen Schaltung vom Intervall Nr. 3 bis zur Zeit der Einschreibung (Intervall Nr. 10) ungeändert.

E 3 a Teilnehmerzustandsfolgen

In Fig. 18 sind die Zustände 51 bis S12, in denen sich Teilnehmer befinden können, als Rechtecke wiedergegeben. Die Zustände sind mittels gerichteter Linien (Pfeile) verbunden, welche die Bedingungen zeigen, unter denen Übergänge von einem Zustand zu einem anderen erfolgen. Diese Bedingungen sind entlang der gerichteten Linien angedeutet. In den folgenden Abschnitten wird jeder Zustand des Teilnehmers betrachtet und geprüft, unter welchen Bedingungen dieser Teilnehmerzustand in einen anderen Zustand übergeführt werden muß und unter welchen Bedingungen der vorliegende Teilnehmerzustand ungeändert zu bleiben hat. Ist der Zustand des Teilnehmers 51 (Ruhelage), kann der nächste Zustand 51, 52 (Wahl der ersten Ziffer) oder 59 (als gerufener Teilnehmer bei Prüfung besetzt gefunden) sein. Liegt »ö« vor (vom Markierer), geht der Teilnehmerzustand unabhängig vom Zustand der Leitungsschleife nach 59 (besetzt geprüft) über. Liegt »&« nicht vor, bleibt der Teilnehmerzustand auf 51 (Ruhelage), wenn die Leitungsschleife offen ist (Tz), und geht nach 52 (Wahl der ersten Ziffer) über, wenn die Leitungsschleife geschlossen ist (K); so daß gilt

51 · b = gehe nach 59.
51 · Έ ■ Έ = gehe nach 51.
51 · Έ · h = gehe nach 52.

Befindet sich der Teilnehmer im Zustand 52 (Wahl der ersten Ziffer), kann der nächste Zustand 52, 512 (zur Ruhelage) oder 53 (Wahl der zweiten Ziffer) sein.

Liegt Q nicht vor, bedeutet dies, daß der erste Wählimpulszug entweder noch nicht begonnen hat (P 6-, Pl-, P8-Zähler im Ruhestand) oder im Ablauf begriffen ist (Leitungsschleifenzustandswechsel sind hinreichend schnell, um zu verhindern, daß der Zähler »7« — Q erreicht). In diesem Falle muß der Teilnehmer im Zustand 52 verbleiben.

Liegt Q vor, was bedeutet, daß die letzte Änderung in den Leitungsschleifenbedingungen sieben Zyklen zuvor stattfand, bestehen zwei Möglichkeiten:

PS · Q = Die Leitungsschleife wurde lange genug geschlossen, um als das Ende des ersten Wählimpulszuges interpretiert zu werden. Der Teilnehmer muß nach 53 gehen (Wahl der zweiten Ziffer).

P 5 · Q = Die Leitungsschleife wurde für eine längere Zeit unterbrochen, als sie im Falle eines Wählimpulses erwartet werden kann.

Folgerung: Der Teilnehmer hat aufgelegt. Der Teilnehmer muß nach 512 (zur Ruhelage) gehen.

Daher:

S2-~Q = gehe nach 52.
52 · P5 · Q = gehe nach 53.
52 · TS ■ Q = gehe nach 512.

Liegt der Teilnehmerzustand 53 vor (Wahl der zweiten Ziffer), kann der nächste Zustand 53, 512 (zur Ruhelage) oder 54 (Wahl beendet) sein. Eine Überlegung ähnlich derjenigen für 52 liefert: Verharren in 53, solange Q nicht vorliegt; Übergang nach 54 am Ende des Impulszuges (PS-Q) und Übergang nach 512, wenn die Leitungsschleife hinreichend lang unterbrochen ist (7⁵S · Q). Daher gilt:

53-2 = gehe nach 53.

53 · PS ■ Q = gehe nach 54.

53 · P5 · Q = gehe nach 512.

Liegt der Teilnehmerzustand 54 vor (Wahl beendet), kann der nächste Zustand 55 (rufender Teilnehmer wird durch den Markierer verbunden), 54 oder 512 (zur Ruhelage) sein. Ist der Markierer schon besetzt (Ml), kann der Übergang nach 55 nicht stattfinden. Es ist außerdem erwünscht, daß der Markierer diesen Teilnehmer umgeht, wenn die Teilnehmerschleife offen ist, da es sein kann, daß sich der Teilnehmer entschlossen hat, den Ruf aufzugeben. So wird der Übergang nach 55 nur durchgeführt, wenn sowohl Mi als auch h »richtig« sind. Sind Mi und h »richtig«, hat der Teilnehmer, da zu entnehmen ist, daß keine Absicht besteht, den Ruf aufzugeben (h), in 54 zu verbleiben. Ist die Teilnehmerleitungsschleife offen (7z), kann dies die Folge davon sein, daß der Teilnehmer dabei ist, eine andere Ziffer zu wählen. In diesem Falle erreicht der P6-, Pl-, P8-Zähler niemals »7«, und der Teilnehmer wird im Zustand 54 belassen; der zusätzliche Wählimpulszug wird einfach außer acht gelassen (7z · JJ). Wenn jedoch der Zähler anzeigt, daß die Leitungsschleife sieben Zyklen lang unterbrochen war (7z · Q), wird dies dahingehend interpretiert, daß der Teilnehmer aufgelegt hat, so daß der Teilnehmer nach 512 (zur Ruhelage) übergeführt wird. Daher gilt:

54 · h· Mi = gehe nach 55.

54 · (Λ ■ M/+S · S) = gehe nach 54.

54 · Έ ■ Q = gehe nach 512.

Geht der Teilnehmer von 54 nach 55 (Befehl 54 · h · Mi), wird der Markierer von Mi nach MbI gestellt. In diesem Zustand führt der Markierer eine Besetztprüfung beim gerufenen Teilnehmer aus (durch Erzeugung eines Signals »b« in der Zeitlage des gerufenen Teilnehmers) und versucht auch, einen freien Weg im Schaltnetzwerk zu finden, um beide Teilnehmer zu verbinden. Hierfür benötigt der Markierer einen vollständigen Zyklus (16 Millisekunden). Stellt der Markierer fest, daß die Verbindung nicht hergestellt werden kann, wird das Signal »i« erzeugt. Am Ende des Zyklus (das durch Auslesen von 55 für den rufenden Teilnehmer festgestellt wird), bestehen zwei Möglichkeiten:

1. Die Verbindung kann nicht hergestellt werden (SS ■ MbI-i). In diesem Falle wird der Teilnehmer nach 57 übergeführt und der Markierer nach Mi (frei) zurückgestellt.

2. Die Verbindung kann hergestellt werden ißS-Mbl-i). In diesem Fall verbleibt der rufende Teilnehmer in 55, und der Markierer geht nach Mb 2 über. Im folgenden Zyklus stellt der Markierer die Verbindung her. Am Ende dieses Zyklus (der durch das Auslesen von 55 für den rufenden Teilnehmer und den Markiererzustand Mb 2 festgestellt wird) geht der Teilnehmer nach 56 über (rufender Teilnehmer verbunden), und der Markierer kehrt nach Mi (frei) zurück.

Daher gilt:

55 · MbI ■ ι — gehe nach 55.
55 · Mb2 = gehe nach 56.
55 · Mb 1 ■ i = gehe nach 57.

Befindet sich ein Teilnehmer im Zustand 56 (rufender Teilnehmer verbunden), verbleibt er in diesem Zustand, bis seine Leitungsschleife ausreichend lang unterbrochen wird (sieben Zyklen), was als Rückkehr in die Bedingung Gabelumschalter geöffnet (R ■ Q) gedeutet wird. Daher gilt:

56 · Έ · Q = gehe nach 57 (Ende).
56 · (h+Ό) ~ gehe nach 56.

Aus dem Vorhergehenden ergibt sich, daß der Zustand 57 zwei Teilnehmerbedingungen bedeuten kann: (1) Ein rufender Teilnehmer, dessen Verbindung nicht hergestellt werden konnte (und der das Besetztzeichen erhalten mußte), oder (2) ein rufender Teilnehmer, der aufgelegt hat und ausgelöst zu werden wünscht.

Die Systemlogik ist in folgender Weise aufgebaut:

Ein Teilnehmer in 57 kann nur mit Hilfe des Markierers ausgelöst werden (58-512-51).

Beginnt der Markierer die Auslösung, geht der Teilnehmer von 57 nach 58 und im folgenden Zyklus von 58 nach 512 über.

Ein Teilnehmer kann nur ausgelöst werden, wenn die Teilnehmerleitungsschleife unterbrochen ist (Hörer auf dem Gabelumschalter), so daß der Teilnehmer im Zustand 7 unter der Bedingung 1 auflegen muß, um ausgelöst zu werden; daher gilt:

57 ■ Mi-Έ — gehe nach58 (unterbrochen).
57 · (Mi+h) = gehe nach 57.

Befindet sich der Teilnehmer im Zustand 58 (rufender Teilnehmer wird ausgelöst), ist der nächste Zustand stets 512 (zur Ruhelage). Somit gilt:

58 = gehe nach 512.

Befindet sich der Teilnehmer im Zustand 59 (als rufender Teilnehmer geprüft), kann der nächste Zustand 510 (gerufener Teilnehmer verbunden) oder 512 (zur Ruhelage) sein. Ein Teilnehmer wurde während des Zustandes MbI des Markierers nach S 9 gebracht. Findet der Markierer, daß der Ruf durchgeführt werden kann, hat er sich nach Mb2 bewegt; kann der Ruf nicht durchgeführt werden, hat sich der Markierer zurück nach Mi bewegt. So muß S9-Mb2 diesen Teilnehmer nach 510 (gerufen, verbunden) bringen, während 59-M52 diesen Teilnehmer nach 512 (zur Ruhelage) bringen muß.

Daher gilt:

59 · Mb 2 = gehe nach 510.
59 ■ MBI = gehe nach 512.

Befindet sich der Teilnehmer im Zustand 510 (gerufen, verbunden), kann der nächste Zustand 510, 511 oder 512 sein. Ist das Signal »e« vorhanden (vom Markierer als Anzeige des Zusammenfalls einer Verbindung), muß der Teilnehmer nach 512

(zur Ruhelage) übergehen. Liegt das Signal »e« nicht vor, bestehen zwei Möglichkeiten:

Die Teilnehmerleitungsschleife ist offen Qi), dann muß der Teilnehmer in 510 bleiben. Ist die Teilnehmerleitungsschleife geschlossen Qi), hat der Teilnehmer offensichtlich den Ruf beantwortet und muß nach 511 übergehen (gerufener Teilnehmer hat geantwortet). Daher gilt:

510 -e = gehe nach 512.
510 -e-Έ = gehe nach 510.
510 -e-h = gehe nach 511.

Befindet sich der Teilnehmer im Zustand 511 (gerufener Teilnehmer hat geantwortet), verbleibt er in diesem Zustand, solange »e« (vom Markierer) nicht vorliegt. Ist »e« jedoch vorhanden (Verbindung abgebrochen), muß der Teilnehmer nach 512 (zur Ruhelage) übergehen. Daher gilt:

511· e = gehe nach 511.
511 · e = gehe nach 512.

Befindet sich ein Teilnehmer in 512, ist der nächste Zustand stets 51 (Ruhelage), so daß gilt

512 = gehe nach 51.

Nachdem nunmehr die Bedingungen untersucht sind, unter denen Fortschritte von verschiedenen Teilnehmerzuständen aus stattfinden, werden diese Informationen nunmehr neu geordnet, um die Befehle aufzustellen, die erforderlich sind, um zu jedem der zwölf Zustände hinzugelangen. Dies kann mit Hilfe der Fig. 18 geschehen, indem die Bedingungen längs der auf einen bestimmten Zustand hinweisend gerichteten Linien mit dem Booleschen »ODER«-Konnektiv verbunden werden. Auf diese Weise wird folgendes erhalten:

Einstellung 51 = 512 + 51 · Έ ■ Έ.

Einstellung 52 = 51 · h ■ Έ + 52 · U.

Einstellung 53 = 52 · P5 · Q + 53 · U.

Einstellung 54 = 53 · P5 · Q + S4(h - Wi

Einstellung 55 = 54 · h ■ Mi + SS ■ Mb 1 · J. Einstellung 56 = 55 · Mb2 + S6(Q + h) .
Einstellung 57 = 56 · Έ · β+ 55 · MbIi

+ 57(M+ /ι)·

Einstellung 58 = 57 · Mi · Έ.
Einstellung 59 = Sl-b.
Einstellung 510 = 59 · Mb 2 + 510 · Έ ■ e.
Einstellung 511 = 510 · h ■ e + 511 · e.
Einstellung 512 = 52 · P5 · Q + S3 ■ P5 · Q

+ 54^-2 + 58

+ S9 -ΜΈ2 + 51Oe

+ 51Ie.

Mit Hilfe der Gleichungen für die Einstellungen 51 bis 512 und der Tabelle I können die Gleichungen zur Einstellung Pl bis Einstellung P 4 entwickelt werden. Nach Fig. 18 und TabelleI lassen sich die folgenden Gleichungen schreiben:

und in ähnlicher Weise:

Einstellung P 2 = Einstellung 52 + Einstellung 53 + Einstellung 5 4 + Einstellung 55 + Einstellung 59.

Einstellung P 3 = Einstellung 54 + Einstellung 57 +Einstellm^S+Einstelhu^ll.

Einstellung P 4 == Einstellung 51 + Einstellung 5 3

+ Einstellung 5 4 + Einstellung 5 9 + Einstellung 510
+ Einstellung 511.

Durch Substitution der Gleichungen für Einstellung 51 bis Einstellung 512 in der rechten Seite obiger Gleichungen erhält man nach einigen Booleschen Vereinfachungen:

EinstellungPl = 54 · h ■ Wi + (510 + 511) · e

+ (55 + S9) ■ MbI + (52 + 53) ( 2) 1/Ε

(Mi + h) + 56.

Einstellung P2 = 55 · Mb 1 · / + (52 + 53) ·

(PS+ U) + S4(h + Q)+ Sl-
Q> + h).

EinstellungP3 = 53 · P5 · Q + 54 · (h · Wi + Ti -U) + S5 · MbI ■ i + 56 · h ■ Q + Sl + (510 -h + SIl) -e.

Einstellung P4 = 51 ■ (b + Έ) + 52 · P5 · Q + S3(P5 + U) + S4(h-Wi + Έ ■ U) + S9 ■ Mb2 + (510
+ 511)e + 512.

Wenn man im Auge behält, daß 51 bis 512 Kombinationen von Assertionen und Negationen von Pl bis P 4 sind, die als Eingänge zur logischen Schaltung verfügbar sind, ist leicht einzusehen, daß die obigen Gleichungen zur Einstellung Pl bis Einstellung P 4 in dem logischen Netzwerk von den Eingängen, die für dieses Netzwerk vorgesehen sind, erzeugt werden können. Die resultierenden Signale lassen sich dann umkehren, um die Unterdrückertreiber 1601 bis 1616 zu betätigen.

Einstellung Pl — Einstellung 52 + Einstellung 53

+ Einstellung 54 + Einstellung 56 + Einstellung57+Einstellung 510 + Einstellung 511

E 3 b Befehle für den Taktgeber

Die Befehle für die Flip-Flops P 6, P 7 und P 8 des Taktgeberzählers sind:

Schritt nach Stellung 1, wenn eine Änderung in der Bedingung einer Leitungsschleife angetroffen wird, ungeachtet der vorliegenden Stellung des Zählers.

Befindet sich der Zähler in den Stellungen 1, 2, 3, 4, 5, 6 oder 7 und liegt keine Änderung der Bedingungen der Leitungsschleife vor, Vorbewegung des Zählers um einen Schritt.

Befindet sich der Zähler in der Bedingung 8 und ist keine Leitungsschleifenänderung vorhanden, Belassen des Zählers in dieser Stellung.

Der Zähler kann in jedem der Teilnehmerzustände, mit Ausnahme von 51 arbeiten. (Würde der Zähler in 51 arbeiten, würde die Änderung in der Leitungsschleifenbedingung, welche den Übergang eines Teilnehmers von 51 nach 52 markiert, den Zähler starten, und falls der Teilnehmer mit dem Wähler dann innerhalb 112 Millisekunden nicht

509 520/109

beginnt, würde der Zähler den Zustand 7 erreichen, der dann als Zwischenwählpause fehlinterpretiert würde).

Das Kriterium für »Wechsel der Leitungsschleife« ist (P 5 · 7z + TS · A), da P 5 und PS die Leitungsschleifenbedingung während des vorhergehenden Zyklus und A oder Έ die vorhegende Leitungsschleifenbedingung anzeigen. Das Kriterium »Keine Änderung der Leitungsschleife« ist (P5 · h + PS · 7z). Die Gleichungen sind folgende:

Zählerstellung »1« = Cl Zählerstellung »2« = C 2 Zählerstellung »3« = C 3 Zählerstellung »4« = C4 Zählerstellung »5« = C 5 Zählerstellung »6« = C 6 Zählerstellung »7« = Cl Zählerstellung »8« = C8

P6P7P8. P5P7-P8. P6-P7-P8. P5P7P8. Ρ6·Ρ7·Ρ8. P5P7P8. P6-P7P8. P5P7P8.

Die Bedingung »7« (P6-P7-P8) des Zählers wird als q bezeichnet.

Die Kombination PS ■ q = PS · P6 · P7 · P8 zeigt eine Leitungsschleife an, die vor 112 Millisekunden in den geschlossenen Zustand übergewechselt hat (Ende des ersten oder zweiten Wählimpulszuges).

Die Kombination P5 · q = P5 · P6 · Pl · PS bezeichnet eine Leitungsschleife, die vor 112 Millisekunden in den »unterbrochenen« Zustand übero gewechselt hat. Dies zeigt an, daß die Leitungsschleife längere Zeit unterbrochen war, als es für den Fall von Wählimpulsen erwartet werden kann. Es wird dahingehend interpretiert, daß ein Teilnehmer aufgelegt hat.

Die obigen Bedingungen lassen sich wie folgt schreiben:

Einstellung Cl = SI · (TS · A + P5 · 7z). Einstellung C2 = ST · (PS · A + PS · Tz) · Cl. Einstellung C3 = SI · (P5 · A + PS · 7z) · C2. Einstellung C4 = SI · (PS ■ A + PS · Tz) · C3. Einstellung CS = SI · (PS · A + PS · 7z) · C4. Einstellung C6 = SI · (PS ■ A + TS · 7z) · CS. Einstellung C7 = SI · (P5 ■ A + PS · Tz) ■ C6. Einstellung C8 = SI · (PS ■ h + PS · Ji) · C7.

Aus den Definitionen von Cl bis C 8 folgt:

Einstellung P 6 = Einstellung Cl + Einstellung C 3 + Einstellung C 5 + Einstellung C7,

Einstellung P 7 = Einstellung C 2 + Einstellung C 3 + Einstellung C6 + Einstellung C7,

Einstellung P 8 = Einstellung C 4 + Einstellung C 5 + Einstellung C6 + Einstellung C7,

woraus abgeleitet wird:

EinstellungPÖ = SI · [(PS · 7z + PS · A)

+ (P5A+P5-A)-(C2+C4+C6)] = SI[(P5 · 7z + PS · A) + C2 + C4 + C6]

( + 5 + P«P7

+ Ρδ · P7 · P8 + P6 · P7 · P8).

EinsteüungP6 = SI · (PS · Έ · TS · h + PS · P7 + P5P8).

In ähnlicher Weise erhält man:

EinstellungP7 = SI · (P5 · A + TS · Έ) · (P5-P7 + P6-P7).

EinstellungP8 = SI · (P5 · A + P5 · Έ) ■

(P6P7P8 + P5P7P8).

E 3 c Befehle für Register P 9 bis P12
und P13 bis P16

Die Befehle zu den Registern P 9 bis P12 sind:

ao (1) wenn sich ein Teilnehmer in 52 befindet, addieren die Bits P 9 bis P12 die empfangenen Wählimpulse der ersten empfangenen Ziffer, (2) wenn sich ein Teilnehmer in 53 befindet, addieren die Bits P 9 bis P12 die Wählimpulse der zweiten gewählten

as Ziffer, (3) wenn sich ein Teilnehmer in 54 befindet, speichern die Bits P 9 bis P12 die zweite gewählte Ziffer, und (4), wenn ein Teilnehmer mit dem Schaltmatrixnetzwerk (Zustände 56 + 57 + 510 + 511) verbunden ist, enthalten die Bits P 9 bis P12 Leitweginformation bezüglich dieser Verbindung. Dies bedeutet, daß die Einstellbefehle in drei Kategorien zerfallen.

Rückschreibbefehle. Diese müssen gegeben werden, wenn sich ein Teilnehmer in 54 + 56 + 57 + 510 + 511 oder in 52 + 53 zu Zeiten befindet, in denen kein neuer Wählimpuls empfangen wird. Außerdem sollen, wenn ein Teilnehmer bereit ist, von 52 nach 53 überzugehen, Rückschreibbefehle nicht gegeben werden (der Inhalt von P 9 bis P12 muß gelöscht werden, um das Zählen des zweiten Wählimpulszuges einzuleiten). Die Rückschreibbedingungen sind in den Gleichungen R oder R* angedeutet.

In den Teilnehmerzuständen 52 + 53 soll eine »Einheit« den Inhalten von P 9 bis P12 zugefügt werden, wenn ein Wählimpuls empfangen wird. Diese Bedingung wird als A bezeichnet. Das Signal TS · h am Ende einer Leitungsschleifenunterbrechung zeigt den Empfang eines Wählimpulses an.

Stellt der Markierer eine Verbindung her, befinden sich der rufende Teilnehmer in 55 und der gerufene Teilnehmer in 59. Die »Gruppen«-Leitweginformation vom Markierer gl bis g4 muß in P9 bis P12 des rufenden und gerufenen Teilnehmers eingeführt werden. Diese Information wird eingeführt, wenn der Markierer sich im Zustand MbI befindet, wie dies in den Gleichungen durch T angegeben wird.

Die den »Addiere-1«-Befehlen zugeordneten Ausdrücke lassen sich finden, wenn man sich vergegenwärtigt, daß die gewählten Ziffern in binärer Verschlüsselung gespeichert werden. Ist beispielsweise A verwirklicht, muß PlO eingestellt werden, wenn die vorliegenden Inhalte des Zählers 1, 2, 5, 6 oder 9 sind, da der nächste Zyklus des Zählers 2, 3, 6, 7 bzw. 10 sein soll, von denen alle PlO-I enthalten. Die Bedingung: vorliegender Inhalt des Zählers ist 1 oder 2 oder 5 oder 6 oder 9 kann durch die Glei-

37 38

chung Ρ9·Ρϊϋ + Ρ9~·Ρ10 symbolisiert werden, Ziffer) übergeht, muß die zuerst gewählte Ziffer, die

wovon man sich durch Betrachtung der binären in P 9 bis P12 gespeichert worden war, nach P13

Verschlüsselung überzeugen kann. bis P16 übergeführt werden.

Ähnliche Erwägungen führen zu den »Addiere-1«- Das Signal 52 · P 5 · q (Ende des ersten Wähl-Befehlen für P9, Pll, P12. 5 impulszuges) wird benutzt, um einen Teilnehmer von Die Befehle an die Register P13 bis P16 sind: 52 nach 53 zu überführen. Dieses Signal läßt sich (1) wenn sich ein Teilnehmer im Zustand 53 + 54 hier verwenden, um die Überführung der ersten gebefindet, enthalten die Bits P13 bis P16 Information wählten Ziffer zu bewirken.

bezüglich der ersten gewählten Ziffer, und (2), wenn Stellt der Markierer eine Verbindung her, befindet ein Teilnehmer mit dem Schaltmatrixnetzwerk ver- io sich der rufende Teilnehmer im Zustand 5 5, der gebunden ist (Zustände 56 + 57 + 510 + 511), ent- rufene Teilnehmer im Zustand S9. Die Leitweghalten die Bits P13 bis P16 Information bezüglich information Cl bis C 4 vom Markierer muß in P 3 des Leitwegs dieser Verbindung. Dies bedeutet, daß bis P16 des rufenden und gerufenen Teilnehmers die Befehle für die Bits P 9 bis P13 in drei Kate- eingeführt werden, wenn sich der Markierer im Zugorien zerfallen: Rückschreiben des schon Ge- 15 stand Mb 2 befindet. Unter Benutzung der Hilfsspeicherten. Dies muß in den Teilnehmerzuständen gleichungen für Addieren (4), Rückschreiben (R 53 + 54 + 56 + 57 + 510 + 511 erfolgen. oder R*) und Übertragung (t) lassen sich die Bein der Zeit, in der ein Teilnehmer von 52 (Wäh- fehle zum Einstellen des Registers wie folgt anlen der ersten Ziffer) nach 53 (Wählen der zweiten schreiben:

A = (52 + 53) -FS-A liegt vor.

R = 54 + S6 + 57 + 510 + 511 + PS ·h- (52· q + S3) +Mb2·55.

R*= S3 + 54 + 56 + 57 + 510 + 511 + Mb2 ■ 55.

T = Mbl-i-SS +MbI-SS.
Einstellung P9 = R-P9 + T-gl +A-T9.
Einstellung P10 = R
Einstellung P11 = R
EinstellungP12 = R - P12 + T ■ g4 + A · (P9 ■ PlO · Pll + P12) .
Einstellung P13 = R* - P13 + T- el + (52 · P5 · q) ■ P9.
Einstellung P14 = i?*-P14 + T-c2 + (S2-P5-q)-P10.
Einstellung P15 = R*-P1S + T-c3 + (S2-PS-q)-PU_r
Einstellung P16 = R* ■ P16 + T- c4 + (52 · P5 · q) ■ P12.

ar ierer bezüglich des gerufenen Teilnehmers aus und ver-

Der Markierer besteht aus einer Anzahl logischer 40 sucht, einen freien Weg im Schaltmatrixnetzwerk

Schaltungen und einer Anzahl Speicherregister vom rufenden zum gerufenen Teilnehmer zu finden.

(Flip-Flops). Der Markierer kann die folgenden vier Ist eine dieser Prüfungen nicht erfolgreich, erzeugt

Zustände annehmen: der Markierer das Signal »z'<< (unmöglich). Am Ende

des Zyklus, der sich durch das Auslesen eines Teil- Mi — Markierer frei. 45 nehmers im Zustand 55 im Kernspeicher ergibt,

1 /t ι λ * ι · ι··!. ™ _ »r. τ. kehrt der Markierer entweder in den Zustand »frei«

MbI = Markierer fuhrt eine Besetetprufung be- _{zurück die Verbind nicht} h_ergestellt wer-

zugheh des gerufenen Teilnehmers aus _{den fc oder u Qach} * ^ _{die Hef}_

und trifft eine Leitwegentscheidung fur _{stdlung der v}^_{rbindung möglich} '_{ist< Der Mb2}-

einen Kut. ₅₀ Zyklus dauert weitere hundert Zeitlagen an, während

Mb 2 — Herstellung einer Verbindung. deren die Zwischenleitungsmarkierer im Verbindungsnetzwerk betätigt werden. Am Ende dieses

Mb 3= Beenden einer Verbindung. Zyklus, das wiederum durch Auslesen des Teilnehmers in 55 kenntlich gemacht wird, wird der

Der Markierer wird nach MbI eingestellt, wenn 55 Verbindungssatz, über welchen die Verbindung geer frei ist und ein Teilnehmerzustand 54 (Wahl ab- leitet wurde, betätigt, die Verbindung hergestellt und geschlossen) im Speicher ausgelesen wird und der- der Markierer in den Mz-Zustand zurückgeführt. Der selbe Teilnehmer zu dieser Zeit eine geschlossene Markierer wird von Mi nach MZ>3 eingestellt, wenn Leitungsschleife (Zz) besitzt. Gleichzeitig mit der Ein- der Zentralspeicher ausliest, daß ein Teilnehmer das Stellung des Markierers nach MbI wird der nun 60 Signal gibt, ausgelöst zu werden (57 · 7z). Gleichvom Markierer bediente rufende Teilnehmer von 54 zeitig wird dieser Teilnehmer in den Zustand 58 nach 55 übergeführt. Ebenfalls zu dieser Zeit wer- übergeführt. Der Markierer verbleibt für einen vollen den die Identifikationsnummern des rufenden und Zyklus in Mb 3 und wird nach Mi zurückgestellt, gerufenen Teilnehmers im Markiererspeicher ein- wenn der Zentralspeicher ausliest, daß sich ein Teilgespeichert. 65 nehmer in 58 befindet. Während sich der Markierer Der Markierer verharrt für einen vollen Zyklus in Mb 3 befindet, wird die Verbindung beendet und von hundert Zeitlagen im Zustand MbI. Während der gerufene Teilnehmer von 510 oder 511 nach dieser Zeit führt der Markierer eine Besetztprüfung 51 (frei) bewegt.

F1 Markiererzustandsf olgen und -anzeigen

Im Markierer zeigen zwei Flip-Flops MF-I und MF-2 die Markiererzustände wie folgt an:

Zustand	MF-I	MF-2
Mi	0	0
MbI	1	0
Mb 2	1	1
Mb 3	0	1

Die Markiererzustandsfolgen sind dem Flußdiagramm nach Fig. 19 zu entnehmen.

Einstellung Mb 1 = 5 4 · h - Mi.
Einstellung MbI = SS - ι ■ Mb 1.
Einstellung Mb 3 -ST-Ji-Mi.

Einstellung Mi = SS- MbI- i + SS-MbI + S8-Mb3.

Woraus folgt:

Einstellung MF-I = 54 · h ■ Mi.

Einstellung MF-2 = Mb 1 · 55 · / + 57 · Έ - Mi.
Rückstellung MF-I = Mb 1 · 55 · ι + Mb 2 - 55.
Rückstellung MF-2 = Mb 2-SS + Mb 3-58.

F i g. 20 zeigt die Schaltung, die die Markiererzustände bewirkt.

Wie in Abschnitt E erwähnt, hat sich der Zustand der Markiererspeicherelemente nur in den Intervallen Nr. 12 zu ändern. Ein Tastimpulsverstärker

2011 tastet den Impulszug TP-I vom Verteiler durch ein das Intervall Nr. 12 jeder Zeitlage darstellendes Signal aus. Der sich ergebende Impulszug TP-12 besteht aus Impulsen, die sich in jeder Zeitlage am Ende des Intervalls Nr. 12 einmal wiederholen. Der ΤΡ-12-Impulszug triggert die Speicherelemente des Markierers.

Flip-Flops MF-I und MF-2 werden in den Zustand 1 eingestellt, in dem die entsprechenden Gleichspannungs-»Einstell«-Befehle an die Gleichspannungs-»Einstell«-Eingänge gegeben und TP-12 an die »Trigger-Einstelk-Eingänge gelegt wird. (Die >Gleichspannungs«-Befehle werden innerhalb des logischen Netzwerks des Markierers erzeugt, indem sowohl interne Markierergrößen, wie Mi, Mb 1 usw., und im logischen Netzwerk der gemeinsamen Steueranordnung erzeugte Größen, wie S 4,57 usw., entsprechend den oben angegebenen Gleichungen benutzt werden).

Zur Rückstellung der Flip-Flops MF-I und MF-2 wird ein geringfügig abgewandeltes Verfahren angewendet. Der ausgetastete Impulsverstärker 2012 empfängt an seinem Impulseingang den Impulszug TP-12 und an seinem Tasteingang das Signal MR wie folgt:

MR=Mbl-SS-i + Mb2-S5 + Mb3-S8.

Dies erfüllt alle Bedingungen, entsprechend denen der Markierer nach Mi zurückzukehren hat. Folglich ist der Ausgang des getasteten Impulsverstärkers

2012 ein Impuls MRP (Markiererrückstellimpuls), der im Intervall Nr. 12 jedesmal auftritt, wenn der Markierer zurückzustellen ist. Dieser Impuls wird den Rückstelltriggereingängen der Flip-Flops MF-I und MF-2 zugeführt. Diese Flip-Flops besitzen an ihren Gleichspannungsrückstelleingängen ihre eigenen »Zustand-1«-Signale. Auf diese Weise tritt, wenn der Markierer in den Zustand »frei« zurückzustellen ist, MRP auf und stellt MF-I und/oder MF-2, je nachdem, welches sich von diesen im Zustand 1 befindet, zurück. Der Markiererrückstellimpuls MRP wird benutzt, um auch andere Markierer-Flip-Flops zurückzustellen,
ίο Zusätzlich zu MRP wird ein Markierereinstellimpuls MSP erzeugt. Der getastete Impulsverstärker 2013, der TP-12 an seinem Impulseingang empfängt, nimmt an seinem Tasteingang ein Signal MS wie folgt auf:

MS = S4-h-Mi + 57-Ti-Mi.

Dies erfüllt alle Bedingungen, unter denen der

Markierer aus Mi herausbewegt werden muß. Der sich ergebende Impuls MSP tritt im Intervall Nr. 12 stets auf, wenn der Markierer aus dem Zustand Mi herauszubewegen ist.

F 2 Markiererspeicher

Der Markiererspeicher besteht aus den Flip-Flops Nl bis N16. Diese Flip-Flops speichern die Identifikationsnummern des rufenden und gerufenen Teilnehmers, wenn eine Verbindung herzustellen ist. Soll eine Verbindung ausgelöst werden, speichern N 9 bis N16 die Leitweginformation der zu beendenden Verbindung.

F i g. 21 läßt erkennen, daß jedesmal, wenn der Markierer Mi (frei) verläßt, die Information der Verteiler-Flip-Flops dS bis d 12 mittels des Impulses

MSP nach Nl bis N 8 übertragen wird. Gleichzeitig wird die Information in den Flip-Flops P 9 bis P16 der Steueranordnung ebenfalls mittels MSP nach N 9 bis N16 übermittelt. Diese Information verbleibt in den N Flip-Flops, bis der Markierer nach Mi zurückkehrt. In diesem Moment stellt der Markiererrückstellimpuls MRP alle N Flip-Flops, die sich im Zustand 1 befanden (und daher an ihren Gleichspannungsrückstelleingängen Signale führen) zurück, wodurch der Markiererspeicher gelöscht wird.

Bewegt sich der Markierer aus Mi heraus, nehmen Nl bis N 4 Zustände entsprechend denjenigen von dS bis d8 an. Dies bedeutet, daß Nl bis N4 in binärer Verschlüsselung die »Einer«-Identifikation des Teilnehmers speichern, der in diesem Augenblick adressiert wird und der sich in 54 oder 57 befindet. Daher speichern Nl bis N 4 die Einer-Nummer des abgehenden Teilnehmers.

N 5 bis N 8 nehmen Zustände entsprechend denjenigen von d9 bis d 12 an, welche die »Zehner«- Identifikationsnummer des zu dieser Zeit adressierten Teilnehmers (d. h. des abgehenden Teilnehmers) anzeigen.

JV 9 bis JV12 nehmen Zustände entsprechend denjenigen von P 9 bis P12 an. Bewegt sich der Markierer nach Mb (weil der adressierte Teilnehmer den Zustand 54 zeigt), enthalten P 9 bis P12 in binärer Verschlüsselung die »Einer«-Identifikationsnummer der gerufenen (empfangenden) Partei. Bewegt sich andererseits der Markierer nach Mb 3 (weil der adressierte Teilnehmer 5 7 zeigt), enthalten P 9 bis P12 die »Gruppen«-Leitweginformation (Bezeichnung des ZG-Schalters), über welche die zu beendende Verbindung läuft.

N13 bis N16 nehmen Zustände entsprechend denen von P13 bis P16 an. Bewegt sich der Markierer nach MbI (adressierter Teilnehmer in 54), enthalten P13 bis P16 die »Wahk-Leitweginformation (Bezeichnung des .äfC-Schalters), über welche das zu beendende Gespräch läuft. Die Bezeichnungen der XG- und XC-Schalter sind entsprechend Tabelle III verschlüsselt.

Tabelle III

	P9	PlO	PU	PU
Gruppe 1	1	0	0	0
Gruppe 2 ....	0	1	0	0
Gruppe 3 ....	0	0	1	0
Gruppe 4	0	0	0	1
Gruppe 5 ....	0	0	0	0

WaMl
Wahl 2
Wahl 3
Wahl 4
Wahl 5

P13	P14	PlS
1	0	0
0	1	0
0	0	1
0	0	0
0	0	0

P16

F 3 Vergleichersignale

Die logischen Netzwerke im Markierer vergleichen die in den Flip-Flops Nl bis iV16 gespeicherte Information mit Information von anderen Teilen des Systems und erzeugen Zehner- und Einer-Vergleichersignale. Adressiert der Verteiler Teilnehmer derselben Zehnergruppe wie der rufende Teilnehmer, dessen Zehner-Identifikation in den Flip-Flops NS bis N 8 gespeichert ist, wird ein Vergleichersignal für abgehende Zehner POT erzeugt. Dieses Signal bedeutet, daß die Zustände der Flip-Flops N S und d9, die Zustände von N6 und d 10, die Zustände von ./V 7 und d 11 sowie die Zustände von N 8 und dl2 zusammenfallen. Adressiert der Verteiler Teilnehmer derselben Zehner-Gruppe wie derjenigen des gerufenen Teilnehmers, dessen Zehner-Identifikation in den Flip-Flops N13 bis N16 gespeichert ist, wird ein Vergleichersignal für eingehende Zehner PRT erzeugt; das bedeutet, daß die Zustände der Flip-Flops d 9 bis d 12 mit den Zuständen der entsprechenden Flip-Flops der Flip-Flop-Gruppe N13 bis iV16 zusammenfallen. Adressiert dieser Verteiler Teilnehmer derselben Einergruppe wie der gerufene Teilnehmer, dessen Einer-Identifikation in den Flip-Flops N 9 bis N12 eingehend gespeichert ist, wird ein Vergleichersignal für Einer PRU erzeugt, was bedeutet, daß die Zustände der Flip-Flops d5 bis d8 entsprechend mit den Zuständen der Flip-Flops N 9 bis N12 zusammenfallen. Befindet sich der Markierer im Zustand Mb 3 und stimmt die in den Flip-Flops iV 9 bis iV16 gespeicherte Leitweginformation entsprechend mit der Leitweginformation überein, die für einen Teilnehmer aus den Flip-Flops P 9 bis P16 ausgelesen wird, wird ein Vergleichergruppen-Wahlsignal PGC erzeugt. Mit dem verwendeten Verschlüsselungsverfahren sind die Gleichungen der Booleschen Algebra für die Vergleichersignale folgende:

POT = (nS ■ d9 + nS-39) -(«6-rflO + «5-3IÜI-(«7-dll + «7 -WSS) · («8-rfl2 + «8-312) .

PRT = (η 13 · d9 + «13"· 29) · («14 · dlO + «14" · WSS) ■ («15 · dll + «15 · WSS) · («16 · rf 12 + «15 · WSl).

PRU = («9 ■ d5 + «9 · 35) · («10 · d6 + nSO · 35) · («11 · dl + «Π· dl)· («12 ■ d8 + TiSl -3S).

PGC = (P9-«9 + PlO·«10 + Pll · «11 + P12-«12+ Ρ9-ΡΠ»·PII-PI2-«9-«IÜ-«TI-«12)· (Ρ13·«13 + Ρ14·«14 + Ρ15·«15 + Ρ16- «16 + ΡΙ3-ΡΪ3-ΡΙ5-ΡΙδ·«Ι3·«Ή·ηΙ5·ηϊ5) .

F 4 Markierer-Besetzt-Prüfung

Während sich der Markierer im Zustand Mb 1 befindet, führt er eine Besetztprüfung aus, indem er ein Signal »b« in der Zeitlage des gerufenen Teilnehmers erzeugt.

b = MbI ■ PRT ■ PRU.

Das Signal »b« wird benutzt, um einen Teilnehmer von 51 nach 59 zu überführen. Außerdem wird b im Markierer verwendet, um das Besetzt-Flip-Flop BY einzustellen, wenn der zur Zeit b — 1 adressierte Teilnehmer nicht als gerufener Teilnehmer (51) verfügbar ist. Hierfür wird das Signal

Einstellung BY = 31 · b

als Einstellbefehl für das Flip-Flop BY benutzt. F i g. 20 zeigt die Verbindung für das Flip-Flop BY. Kehrt der Markierer nach Mi zurück, wird das Flip-Flop BY mittels des Impulses MRP (Markierrückstellimpuls) zurückgestellt.

F 5 Identifikationssignal für Unterbrechung

des gerufenen Teilnehmers

Befindet sich der Markierer in Btn3 (Beenden der Verbindung), wird ein Signal »e« erzeugt, wenn der Verteiler den Teilnehmer adressiert, dessen Leitweginformation mit der Leitweginformation (in N 9 bis iV16) der zu beendenden Verbindung übereinstimmt. Dieses Signal »e« wird dann im logischen Netzwerk der Steueranlage benutzt, um den Zustand des gerufenen Teilnehmers (510 oder 511) in 512 (Löschen) zu ändern.

e = M63-PGC-(510

Dieser Gleichung ist (510 + 511) hinzuzufügen, um sicher zu sein, daß die Information in P 9 bis P16 tatsächlich eine Leitweginformation und nicht eine Nummer eines gerufenen Teilnehmers ist (wie dies der Fall ist, wenn sich der adressierte Teilnehmer in 52, 53 oder 54 befindet).

F 6 Gruppen- und Wahlregister

Während MbI nimmt der Markierer die für eine Leitwegentscheidung bezüglich einer herzustellenden Verbindung notwendige Information auf. Ein Teil dieser Information beantwortet die beiden Fragen: (1) Welche XG-Schalter können durch den rufenden Teilnehmer erreicht werden, und (2) welche XC-Schalter können durch den gerufenen Teilnehmer erreicht werden?

509 520/109

Der Markierer enthält die Flip-Flops G* 1 bis G* 5 und C*l bis C*5 (Fig.22). Während des MbI-Zyklus bringt der Markierer diejenigen Flip-Flops G* und C* in den Zustand 1, die denjenigen XG- und ZC-Schaltern des Matrixnetzwerks entsprechen, die nicht für die herzustellende Verbindung benutzbar sind.

Aus Fig.2 geht zum Beispiel hervor, daß ZG-3 nicht für einen rufenden Teilnehmer in der Zehnergruppe Zwei verwendet werden kann, wenn ein anderer Teilnehmer in dieser Zehnergruppe schon eine Verbindung über diesen ZG-Schalter eingeleitet hat, wodurch die einzige La-Zwischenleitung La 23 von XA-2 nach XG-3 besetzt wird.

In ähnlicher Weise kann ein bestimmter ZC-Schalter von einem gerufenen Teilnehmer nicht erreicht werden, wenn ein anderer Teilnehmer in derselben Zehnergruppe schon ein Gespräch über diesen XC-Schalter empfangt. Der Markierer hat alle Teilnehmer in derselben Zehnergruppe wie der abgehende Teilnehmer zu prüfen und, wenn er innerhalb dieser Gruppen Teilnehmer findet, die Teilnehmer zu rufen (S6 + ST), muß er die G*-Flip-Flops entsprechend der Gruppenleitweg-fFP-PHJ-Information dieser Teilnehmer nach 1 einstellen. Er hat auch alle Teilnehmer in derselben Zehnergruppe wie der gerufene Teilnehmer zu prüfen, und, falls er in dieser Gruppe Teilnehmer findet, die gerufene Teilnehmer (SlO + SIl) sein sollen, die C*-Flip-Flops entsprechend der Wahlleitweginfonnation (P 13 bis P16) dieser Teilnehmer nach 1 einzustellen.

Fig.22 gibt die Befehlsanordnung für die Flip-Flops wieder. Die Gleichspannungseinstelleingänge sind mit den Ausgängen der P-Flip-Flops P 9 bis P12 in der Steueranordnung entsprechend dem in Abschnitt F2 diskutierten Leitwegcode verbunden.

Der »Einstelk-Trigger für die G*-Flip-Flops ist ein in dem getasteten Impulsverstärker 2211 erzeugter Impuls GSP, GSP tritt auf, wenn sich während des Mb 1-Markiererzyklus herausstellt, daß ein Teilnehmer in derselben Zehnergruppe wie der zu verbindende rufende Teilnehmer (POT) ein rufender Teilnehmer (S 6 + S 7) ist. Der Tasteingang des Verstärkers 2211 ist:

GS = MbI- (S6 + Sl) ■ POT.

45

In ähnlicher Weise empfangen die C*-Flip-Flops einen Triggereinstellimpuls CSP, der von einem getasteten Impulsverstärker 2212 erzeugt ist. Dieser Impuls liegt vor, wenn während des Markiererzyklus MbI ein Teilnehmer in derselben Zehnergruppe wie der zu verbindende gerufene Teilnehmer PRT als gerufene Teilnehmer (SlO+ SIl) festgestellt wird. Der Austasteingang des Verstärkers 2212 ist:

CS = MbI- (SlO + SIl) · PRT.

Sämtliche während des Mb 1-Markiererzyklus in den Einstellzustand gebrachten G* und C*-Flip-Flops werden mittels MAP zurückgestellt, wenn der Markierer in den Freizustand (Mi) zurückkehrt.

erkennen, daß, wenn ein bestimmter Leitweg verfügbar sein soll, der Verbindungssatz verfügbar sein muß, der Gruppenschalter ZG von dem XA-Schalter, mit dem der rufende Teilnehmer verbunden ist, erreicht werden kann, und der Wahlschalter XC von dem ZD-Schalter, mit dem der gerufene Teilnehmer verbunden ist, erreicht werden kann. Bei der Diskussion des Markierers wurde erläutert, daß während des vollständigen Zyklus, währenddessen sich der Markierer im Zustand MbI befindet, ein Gruppen-Flip-Flop in den Zustand 1 gebracht wird, wenn sich herausstellt, daß ein abgehender Ruf von einem Teilnehmer in derselben Zehnergruppe wie der zu verbindende rufende Teilnehmer über den entsprechenden ZG-Schalter läuft, wodurch dieser Schalter für das neue Gespräch gesperrt wird. In derselben Weise wird ein Wahl-Flip-Flop in den Zustand 1 gebracht, wenn sich herausstellt, daß der gerufene Teilnehmer infolge anderer bestehender Verbindungen nicht über den entsprechenden ZC-Schalter zu erreichen ist.

Drei Reihen von Eingangssignalen werden an den Wegesucher gegeben:

(1) jTL bis /55: Die O-Ausgänge der Verbindungssatz-(/)-Flip-Flops im Verbindungsnetzwerk. Liegt der O-Ausgang eines Verbindungssatz-(/)-Flip-Flops vor und zeigt an, daß sich das Flip-Flop im Zustand 0 befindet, ist der Verbindungssatz frei.

(2) gl* bis g5*: Die O-Ausgänge der Gruppen-(G*)-Flip-Flops im Markierer. Liegt der O-Ausgang eines Gruppen-Flip-Flops vor und zeigt an, daß sich das Flip-Flop im Zustand 0 befindet, ist der entsprechende Gruppenschalter XG für die herzustellende Verbindung verfügbar.

(3) el* bis c3*: Die O-Ausgänge der WaM-(C*)-Flip-Flops im Markierer. Liegt der O-Ausgang eines Wahl-Flip-Flops vor und zeigt an, daß sich das Flip-Flop im Zustand 0 befindet, ist der entsprechende Wahlschalter XC für die Verbindung verfügbar.

Am Ende des Mb 1-Markiererzyklus sind die Gruppen-(G*)- und Wahl-(C*)-Flip-Flops, wie notwendig, eingestellt und, da auch die Signale von den Verbindungssatz-(7)-Flip-FIops verfügbar sind, kann der Wegesucher eine Leitwegentscheidung treffen.

Es liegen elf Wegesucherausgänge, gl bis g5, el bis c 5 und NoGo, vor.

Wurde ein freier Weg gefunden, weist einer der ^-Ausgänge und einer der c-Ausgänge ein Signal auf. Wird beispielsweise der Weg über ZG 3 und ZC 5 gewählt, erscheint ein Ausgangssignal auf g3 und c5. Kann kein Weg gefunden werden, führt nur der iVoGo-Ausgang ein Signal.

Innerhalb des Wegesuchers wird eine Anzahl von Zwischengrößen erzeugt, die anzeigen, welche Wege verfügbar sind. Diese Größen werden durch das Symbol »r«, gefolgt von der Nummer eines Gruppenschalters und dann der Nummer eines Wahlschalters, identifiziert. Die allgemeine Gleichung ist:

rxy = g*x-]xy

c*y,

F 7 Wegesucher

Der Wegesucher bestimmt, ob Leitwege für ein bestimmtes Gespräch verfügbar sind, und sucht einen der verfügbaren Leitwege aus. In Fig.2 läßt sich wobei χ und y jeden Wert zwischen 1 und 5 einnehmen können. Ist die Größe r = 1, bedeutet dies, daß der entsprechende Weg verfügbar ist. Beispielsweise bedeutet rl5 = l, daß der Weg über die Schalter ZGl und XCS verfügbar ist.

45 46

Mit Hilfe dieser Zwischengrößen werden die Wegesucherausgänge wie folgt gebildet:

gl = (rll + rl2 + rl3 + rl4 + rl5).
g2 = gl · (r21 + r22 + r23 + r24 + r25).
g3 = "£Ϊ·*Ζ·(γ31 + γ32 + γ33 + γ34 + γ35).-g4 = gl · gl ■ g3" ■ (r41 + r42 + r43 + r44 + r45) . g5 = gl-gl-g3-gZ· (r51 + r52 + r53 +r54 + r55). el = (gl · rll + g2 ■ r21 + g3 · r31 + g4 · r41 + g5 ■ rSl). c2 = cl(gl · rl2 + g2 · r22 + #3 · r32 + g4 · r42 + g5 · rS2). c3 = el · cl(gl ■ rl3 + g2 ■ r23 + g3 · r33 + g4 ■ r43 + #5 · rS3). c4 = el · c2 · c3(gl ■ rl4 + g2 ■ r24 + g3 · r34 + g4 ■ r44 + g5 ■ r54). c5 = el · el ■ c5 · c3 (gl · rlS + g2 ■ r2S + g3 ■ r35 + g4 · r4S + g5 · r55) . NoGo = gl ■ gl ■ g3~ · |i · i5.

Aus diesen Gleichungen ist ersichtlich, daß

gl = 1 bedeutet, daß mindestens ein Weg über ZGl verfügbar ist.

g2 = 1 bedeutet, daß kein Weg über Xl, aber mindestens ein Weg über Z 2 verfügbar ist.

g5 = 1 bedeutet, das keine Wege über ZGl oder ZG 3 oder ZG 4, aber mindestens ein Weg über ZG 5 verfügbar ist.

Auf diese Weise wählt der Wegesucher den XG-Schalter mit niedrigstem Index aus, über den ein Weg verfügbar ist.

Zu beachten ist, daß infolge des Aufbaus dieser Gleichungen nicht mehr als einer der g-Ausgänge ein Signal zu irgendeiner Zeit führen kann. Ist beispielsweise g3 = 1, dann sind gl, g2, g4 und g5 = 0.

Die Ausdrücke für el bis c5 lassen sich am besten mit Hilfe eines speziellen Beispiels studieren. Angenommen sei, daß der Augangg3 ein Signal führt. Dies bedeutet, daß keiner der Wege rll bis rl5, r21 bis r25 verfügbar ist und daß mindestens ein Weg der Gruppe r31 bis r35 verfügbar ist. In diesem Falle ist g3 = 1, gl = g2 = g4 = g5 = 0, und die Ausdrücke für el bis c5 vereinfachen sich zu:

= r31.

c3 = cl-c2-r33 = ?3I-r32· r33.
c4 = cl-c2-c3"-r34

cS = cl-c2-c3"·

· r3S

(6 a)
(7 a)
(8 a)

(9 a)
(10 a)

50

55

Dies bedeutet, daß

el ein Signal aufweist, wenn der »erste Wahl«- Weg in der dritten Gruppe (r31) verfügbar ist,

c 2 ein Signal aufweist, wenn der »zweite Wahl«- Weg in der dritten Gruppe (r32) verfügbar ist, während r31 nicht verfügbar ist, und

c 5 ein Signal aufweist, wenn der »fünfte Wahl«- Weg in der dritten Gruppe (r35) verfügbar, r 31 bis r 34 aber nicht verfügbar sind.

Auf diese Weise läßt sich erkennen, daß nach einer Gruppenwahl der Wegesucher den verfügbaren Wahlweg mit niedrigstem Index innerhalb dieser Gruppe auswählt und an einem seiner Ausgänge el bis c 5 ein Signal entsprechend dieser Wahl erzeugt. Kann kein freier Weg gefunden werden, führt keiner der Ausgänge gl bis g5 ein Signal. In diesem Falle führt jedoch der Ausgang

NoGo = gl · g2 · g3 · g? · g5

ein Signal. Dieses Signal wird bei der Markiererzustandslogik benutzt.

F 8 Signal »Verbindung unmöglich«

Am Ende des Mb 1-Zyklus ist eine Information verfügbar, ob die Verbindung hergestellt werden kann. Liegt am Ende des M&l-Zyklus (angezeigt durch das Auslesen eines Teilnehmers im Zustand 55) das Signal »z« (unmöglich) vor, kann die Verbindung nicht hergestellt werden, und der Markierer bewegt sich nach Mi zurück. Das Nichtvorliegen des »z«-Signals im Zeitpunkt Mb 1 · 55 bewirkt, daß sich der Markierer nach Mb2 bewegt und die Verbindung hergestellt wird.

Das Signal i == 1 wird erzeugt, wenn irgendwann während MbI das Besetzt-Flip-FlopBY in den Zustand 1 gebracht wurde und anzeigt, daß der gerufene Teilnehmer besetzt ist, oder wenn der Wegesucher erkennen läßt, daß kein freier Weg verfügbar ist (NoGo = 1), oder wenn der rufende Teilnehmer seine eigene Nummer gewählt hat, was sich aus der Übereinstimmung des Signals b (erzeugt in der Zeitlage des gerufenen Teilnehmers) und des Signals 55 beim Auslesen des rufenden, vom Markierer bedienten Teilnehmers erkennen läßt. Zusammengefaßt gilt:

i = by + NoGo + 55 · b .

Dieses Signal wird in einer logischen Schaltung innerhalb des Markierers erzeugt.

F 9 Befehle an die Zwischenleitungsmarkierer

Wie in Fig. 3 veranschaulicht, hat jeder Zwischenleitungsmarkierer zwei Eingänge. Einer der Eingänge für alle Zwischenleitungsmarkierer ist Mb 2, was angibt, wann die Markierer in Tätigkeit zu setzen sind, während der andere Eingang, der für jeden Zwischenleitungsmarkierer anders ist, angibt, welcher der Markierer in Tätigkeit zu setzen ist. Jeder Zwischenleitungsmarkierer wird nur betätigt, wenn

Der getastete Impulsverstärker 2402 erzeugt den »Einstell-.R«-Impuls SRP. Hierfür empfängt er den Impulszug TP-I und ein Austastsignal.

SR = M62-S5-Nr. 4.

Auf diese Weise erscheint SRP im Intervall Nr. 4 der letzten Zeitlage des M62-Zyklus (Mbs · SS). Der getastete Impulsverstärker 2403 erzeugt den »Einstell-/«-Impuls SJP. Er empfängt den Impuls-

TP-12 und ein Austastsignal

RJ = Sl-h-Mi.

Auf diese Weise erscheint RJP, wenn eine Verbindung auszulösen ist. Der getastete Impulsverstärker 2401 erzeugt den »Rückstell-jR«-Impuls RRP. Er empfängt den Impulszug TP-12 und ein Austastsignal

RR = Sl-h-Mi + SlQh.

F10 Befehle an die Verbindungssatz-Flip-Flops

Signale an beiden Eingängen zusammen auftreten.
F i g. 23 zeigt in Blockform einen Teil der logischen
Schaltung des Markierers 118, um die einzelnen
Zwischenleitungsmarkierereingangssignale zu erhalten. Jede der logischen Einheiten 1911, 1912, 1913
und 1914 ist eine einfache Umsetzungsmatrix zur
Umsetzung binärverschlüsselter Signale in ein Dezimalsignal. Die Matrix 1911 setzt die in den Flip-Flops Nl bis N 4 gespeicherte rufende Einer-Identifikation in ein Signal auf einer der Leitungen ou-1 io zug TP-12 und ein Austastsignal bis OM-O um; die Matrix 1912 setzt die in den Flip- ~j _ Mh2-S5

Flops N 5 bis N 8 gespeicherte rufende Zehner-Identifikation in ein Signal auf einer der Leitungen ot-1 Auf diese Weise erscheint SJP im Intervall Nr. 12 bis oi-0 um; die Matrix 1913 setzt die in den Flip- der letzten Zeitlage im Mö2-Zyklus (Mbs ■ 55). Der Flops N 9 bis N12 gespeicherte gerufene Einer- 15 getastete Impulsverstärker 2404 erzeugt den »RückIdentifikation in ein Signal auf einer der Leitungen stell-/«-Impuls RJP. Er empfängt den Impulszug ru-1 bis ru-0 um, und die Matrix 1914 setzt die in
N13 bis N16 gespeicherte gerufene Zehner-Identifikation in ein Signal auf einer der Leitungen rt-1 bis
ri-0 um. Die logische Einheit 1920 erzeugt die 20
Signale gl bis gS und el bis cS sowie das Signal
NoGo entsprechend den Gleichungen in der Beschreibung des Wegesuchers. Diese Signale gl bis g5
und el bis cS werden im Markierer benutzt, um
einen verfügbaren Weg aufzufinden, und auch dem 25
Zwischenleitungsmarkierer zugeleitet.

Auf diese Weise tritt RRP auf, wenn eine Verbindung auszulösen ist oder wenn ein gerufener Teilnehmer geantwortet hat (510 · h), wobei das R-Die Eingangsbefehle an die den Verbindungs- 30 Flip-Flop zurückgestellt wird. Sätzen zugeordneten /- und Ä-Flip-Flops sind in

Fig. 24 dargestellt. Die Befehle, welcher Verbin- _{G Zeit}f_{olge zur} Herstellung einer Verbindung

dungssatz zu betätigen ist, werden stets aus der Leit- ^&

weginformation in P 9 bis P16 bezogen. Hierfür F i g. 29 gibt eine Zeitfolgeübersicht der verschie-

werden die Gleichspannungseinstell- und Gleichspan- 35 denen Teile im System für den Fall einer Verbinnungsrückstelleingänge sowohl der R- als auch der dung, die hergestellt werden kann, an. Die Zeitlage

des rufenden Teilnehmers ist dreimal veranschaulicht.

Während des ersten Auftreten der Zeitlage des 40 rufenden Teilnehmers gibt der Zustand S4 · h (in Pl bis P 5) ein Zeichen für einen rufenden Teilnehmer, der auf Bedienung durch den Markierer wartet. Der Verteiler zeigt die Nummer dieses Teilnehmers, die adressiert ist (D 5 bis D12), in anderen

stellen oder rückzustellen sind, werden in Form von 45 Worten zeigt er die abgehende (rufende) Zehner- und Triggerimpulsen von getasteten Impulsverstärkern Einer-Information. Flip-Flops P 9 bis P16 zeigen die eingeführt. Zehner- und Einer-Information des gerufenen Teil-

Kann eine zu errichtende Verbindung hergestellt nehmers. Der Markierer ist frei (Mi). Während der werden, bewegt sich der Markierer von MbI nach »Schreib«-Zeit (Nr. 9 + Nr. 10) der Steueranordnung Mb2. Während des Mo2-Zyklus werden die ge- 50 wird S5 von der Information S4-h-Mi in die wählten Le-, La-, Lb- und Ld-Zwischenleitungen
markiert. Am Ende des Mo2-Zyklus, gekennzeichnet durch das Auslesen eines Teilnehmers in S 5,
wird der Verbindungssatz belegt. Zunächst wird im

Intervall Nr. 4 das i?-Flip-Flop in den Zustand 1 ge- 55 rufenden Teilnehmers (im Verteiler) und des gerufebracht. Dies läßt die Verbindung ansprechen; dann nen Teilnehmers (in P9 bis P16) auf die Markiererwird im Intervall Nr. 12 auch das /-Flip-Flop in den speicher-Flip-Flops Nl bis N16. Zustand 1 übergeführt. Diese Folge ist erforderlich, Während des zweiten Auftretens der Zeitlage des

da der Verbindungssatz zum Ansprechen zu bringen rufenden Teilnehmers zeigt die Auslesung S 5, daß ist, ehe die Zwischenleitungssignale verschwinden, 60 der Verteiler den vom Markierer bedienten Teil- und da diel-Ausgänge der/-Flip-Flops als Eingänge nehmer adressiert. Der Markierer befindet sich in für den Wegesucher benutzt werden, zerstört die MbI, und es sei zusätzlich angenommen, daß die Einstellung der /-Flip-Flops die Leitweginformation Verbindung hergestellt werden kann. Das Signal »/« des Wegesuchers. Dem wird bei der vorliegenden liegt nicht vor. Der Wegesucher zeigt den gültigen Anordnung dadurch begegnet, daß zunächst das 05 Leitweg (g + c). Während der Schreibzeit der Steuer-Ä-Flip-Flop eingestellt wird und das /-Flip-Flop anordnung wird 5 5 an der Speicherstelle des rufenden erst eingestellt wird, wenn die Verbindung im Schalt- Teilnehmers (in den Stellungen Pl bis P 4) rücknetzwerk hergestellt wurde. geschrieben; die g- und c-Informationwerdengeschrie-

/-Flip-Flops in jedem Verbindungssatz von einem Eingang/Af zusammengezogen. Beispielsweise gilt:

Einstellung/23 = Rückstellung /23 = Einstellung R 23 = Rückstellung R 23 = /M23 = P10P15.

Die Befehle, wann /- oder K-Flip-Flops einzu-

Speicherstelle des rufenden Teilnehmers eingeschrieben. Während der »Schreib«-Zeit des Markierers bringt S 4 · h ■ Mi den Markierer nach MbI und überträgt die Zehner- und Einer-Information des

ben (in den Stellungen P 9 bis P16). Während der »Schreib«-Zeit des Markierers (Nr. 12) stellt MbI · 55 · J den Markierer auf Mb 2 ein. Dies betätigt die Zwischenleitungsmarkierer LMOT, LMOU, LMG, LMC, LMRT, LMRU, die ihre topologische Information von Nl bis iV16 (OT, OUT, RT, RU) und vom Wegesucher (g und c) empfangen.

Während des dritten Auftretens der Zeitlage des rufenden Teilnehmers zeigt die Auslesung SS, daß der Verteiler den von dem Markierer bedienten Teilnehmer adressiert. Der Markierer befindet sich in Mb 2. Der Leitweg wird in Flip-Flops P 9 bis P16 angezeigt. Im Intervall Nr. 4 wird das zugehörige Flip-Flop FF-R in den Zustand 1 gebracht (mit Leitweginformation von P 9 bis P16). Hierdurch wird die Verbindung hergestellt. Während der »Schreib«- Zeit der Steueranlage wird der Zustand des Teilnehmers in 56 geändert und die Leitweginformation in P 9 bis P16 rückgeschrieben. Während der Schreibzeit für den Markierer (Nr. 12) wird das zugehörige Verbindungssatz-Flip-Flop / in den Zustand 1 gebracht (mit Leitweginformation von P 9 bis P16). Der Zustand 55 · Mb 2 stellt den Markierer nach Mi zurück und löscht Nl bis iV16, G*l bis G*S, C*l bis C*5.

H Alternativausführung

Die F i g. 30 bis 43 umfassen in der Anordnung gemäß Fig. 45 ein Wirkschaltbild einer anderen Ausführungsform der Erfindung und zeigen die Steuereinheit 116 und den Markierer 118. Bei dieser Ausführungsform der Erfindung ist die Anordnung so getroffen, daß in den Kernen des Speichers 114 der geschaltete Zustand jedes Kerns als Zustand 0 und der ungeschaltete Zustand als Zustand 1 bezeichnet wird. So werden im Intervall Nr. 10 jeder Zeitlage die Kerne, die Schreibströme sowohl an den Zehner- als auch an den Einer-Zugriffwicklungen und keinen Strom an der Unterdrückerwicklung empfangen, geschaltet, und der sich ergebende Zustand wird als Zustand 0 bezeichnet. Während desselben Intervalls werden die Kerne, bei denen Strom in der Unterdrückerwicklung fließt, nicht geschaltet, und dieser Zustand wird als Zustand 1 bezeichnet. Dies bedeutet, daß während des Leseintervalls Nr. 3 jeder Zeitlage die Kerne, die Strom sowohl an den Zehner- als auch an den Einer-Zugriffwicklungen empfangen, vom Zustand 0 in den Zustand 1 geschaltet werden und einen Ausgangsimpuls erzeugen, der von den betreffenden Lesewicklungsverstärkern verstärkt wird. Die Ausgänge von den Lesewicklungsverstärkern werden über die Flip-Flops Pl bis bis P16 geleitet, so daß für diejenigen Verstärker, die Ausgangsimpulse abgeben, die entsprechenden Flip-Flops in den Zustand 0 gebracht werden. Während des Ruckstellintervalls Nr. 14 werden dann alle Flip-Flops Pl bis P16 in den Zustand 1 gebracht. Das Flip-Flop FF-H wird jedoch durch Impulse von der Hauptleitung H in den Zustand 1 gebracht und durch den Impuls Nr. 14 in den Zustand 0 zurückgestellt. Da bei dieser Anordnung diejenigen Unterdrückertreiber betätigt werden, die den Speicherebenen entsprechen, in denen die Kerne im Zustand 1 zu liegen haben, sind die von der Logik der Steuereinheit den Unterdrückertreibern zugelieferten Signale »Einstelk-Signale und nicht Unterdrückersignale. Diese Signale »Einstellung Pl bis Einstellung P16« an die Unterdrückertreiber sind in den Fig. 31, 32, 33 und 35 gezeigt.

In den Zeichnungen sind die Steuereinheit 116 in den F i g. 30 bis 35 und der Markierer 118 in den F i g. 36 bis 43 wiedergegeben. Diese Figuren zeigen die Flip-Flops und die logische Schaltung in Form von Wirkschaltbildern. Für die meisten logischen Schaltungen werden durch Trapeze dargestellte WEDER-NOCH-Tore benutzt. In einigen Fällen wurden durch eine Diagonallinie innerhalb des Blocks gekennzeichnete ODER-Tore und durch eine benachbarte Vertikallinie der Ausgangsseite des Blocks gekennzeichnete UND-Tore verwendet. Die durch diese Schaltung dargestellte Logik ist im wesentlichen die gleiche wie die durch die für das Hauptbeispiel gegebenen Gleichungen dargestellte, obwohl einige kleinere Änderungen getroffen wurden. Ein Teil der durch die Gleichungen im Abschnitt E für eine Kontrolleinheit 116 gegebenen Logik entspricht den Torkreisen, die im Markierer veranschaulicht sind (F i g. 36 bis 43), und einige der in Abschnitt F für den Markierer angegebenen Gleichungen entsprechen den Toren in den Steuereinheiten entsprechend den Fig. 30 bis 35.

Der Folgekreis ist in den Fig. 30 und 31 wiedergegeben. Ein Schalter 3130 ist vorgesehen, um den Speicher betriebsbereit zu machen, indem die Ausgangssignale »Einstellung Pl bis Einstellung P 4« alle zu Null gemacht werden. Dies bringt den Folgekreis in den Zustand 512, was seinerseits bewirkt, daß der Rest des Speichers frei gemacht wird. Der Leitungsüberwachungskreis ist in Fig. 32 wiedergegeben, der Taktgeber in Fig. 33, und die Nummer η und Wegeregister P 9 bis P12 und P13 bis P16 sind in den F i g. 34 und 35 veranschaulicht.

Die Markierer-Flip-Flops und die zugehörigen logischen Schaltungen sind in den F i g. 36 bis 43 wiedergegeben. Die Flip-Flops Nl bis N 4 sind durch einen einzigen Kasten 3610 dargestellt. Die Ausgänge von den Flip-Flops Nl bis iV16 werden durch eine Gruppe von Matrizes 3620 umgesetzt, die den Matrizes 1911, 1912, 1913 und 1914 entsprechen, um an die Zwischenleitungsmarkierer im Schaltmatrixnetzwerk einhundertzehn Eingangssignale zu liefern.

Im vorliegenden wurden die Grundlinien der Erfindung im Zusammenhang mit einer speziellen Anlage beschrieben, doch versteht sich, daß diese Erläuterung nur als Beispiel aufzufassen ist und keine Einschränkung der Erfindung darstellt.

Claims (19)

Patentansprüche:

1. Schaltungsanordnung für Fernmeldevermittlungsanlagen mit einem Schaltnetzwerk, das Verbindungen zwischen abgehenden und ankommenden Wegen über Leitwege herstellt, mit einer gemeinsamen Steueranordnung, die Register mit Speicherelementen aufweist, mit einer Anordnung, die jeden abgehenden Weg einem der Register zuordnet, und mit einer Anordnung, die auf einem abgehenden Weg zugeordnete Überwachungssignale anspricht und die Benennung eines gerufenen ankommenden Weges in dem dem abgehenden Weg zugeordneten Register aufzeichnet, sowie mit einem Markierer, der von der numerischen, in dem Register aufgezeichneten Benennung des gerufenen Weges gesteuert wird, um einen verfügbaren Leitweg zu suchen und die Verbindung zwischen dem abgehenden

509 520/109

und dem ankommenden Weg durch das Schaltnetzwerk hindurch über den gefundenen Leitweg herzustellen, gekennzeichnet durch eine Anordnung, die die Information bezüglich der Identität des Leitweges für die Dauer der Verbindung in dem dem abgehenden Weg zugeordneten Register speichert.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Multiplexspeicheranordnung, bei der die Register Zeitlagen in aufeinanderfolgenden Zyklen einzeln zugeordnet sind, sowie eine Verteileranordnung vorgesehen sind, die jede Zeitlage bei ihrem Auftreten identifiziert, wobei die numerische Benennung des rufenden Weges einer Speichereinrichtung des Markierers während eines Auftreten der Zeitlage des dem abgehenden Weg zugeordneten Registers zugeführt und die Leitwegidentitätsinformation dem Register während eines nachfolgenden Auftretens seiner Zeitlage zugeleitet wird.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Anordnung vorgesehen ist, die jeden ankommenden Weg einem der Register zuordnet, und daß die Leitwegidentitätsinformation auch in dem dem ankommenden Weg der Verbindung zugeordneten Register gespeichert wird.

4. Schaltungsanordnung nach Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das Schaltnetzwerk eine Mehrzahl von Stufen mit je einer Mehrzahl von Kreuzungspunktschaltmatrizen aufweist, daß die abgehenden Wege mit einzelnen Eingängen der Matrizen der ersten Stufe und die ankommenden Wege mit einzelnen Ausgängen der Matrizen der letzten Stufe verbunden sind, daß Zwischenleitungen die Stufen derart miteinander verbinden, daß je zwei Matrizen benachbarter Stufen mittels nur einer Zwischenleitung verbunden sind, daß der Markierer eine Verbindung dadurch herstellt, daß er ein Markiersignal an den abgehenden und den ankommenden Weg sowie an jede Zwischenleitung zwischen den Stufen entsprechend dem gefundenen Leitweg gibt und daß die Leitwegidentitätsinformation die Identität derjenigen Matrix jeder Zwischenstufe enthält, die bei der Verbindung verwendet ist.

5. Schaltungsanordnung nach Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß der Markierer während eines ersten Markiererzyklus nach einem verfügbaren Leitweg sucht, indem er die Register in allen Zeitlagen auf die Leitwegidentitätsinformation bestehender Verbindungen hin abtastet und einen Leitweg entsprechend der durch die Abtastung der Leitwegidentitätsinformationen bestimmten Information auswählt.

6. Schaltungsanordnung nach Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß der Markierer während eines zweiten Markiererzyklus dem Schaltnetzwerk Markiersignale zur Herstellung der Verbindung zuliefert und die Identitätsinfonnationen des Leitweges den betreffenden Registern zwecks Einspeicherung übermittelt.

7. Schaltungsanordnung nach Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß der Markierer während eines dritten zur Auslösung der Verbindung bestimmten Markiererzyklus ein Signal an das Schaltnetzwerk gibt, um die Verbindung aufzutrennen, und der gemeinsamen Steueranlage das Signal übermittelt, daß der Leitweg aus den betreffenden Registern gelöscht werden soll.

8. Schaltungsanordnung nach Ansprüchen 1 bis 7, gekennzeichnet durch eine Anordnung, die, nachdem der Markierer einen verfügbaren Leitweg ausgewählt hat, die numerische Benennung des gerufenen ankommenden Weges in dem dem abgehenden Weg zugeordneten Register löscht und stattdessen die Leitwegidentitätsinformation in diesem Register speichert.

9. Schaltungsanordnung nach Ansprüchen 1 bis 8, gekennzeichnet .durch eine Mehrzahl von Leitungsanschlußkreisen, deren jedem eine bestimmte Zeitlage und die entsprechende Gruppe von Speicherelementen zugeordnet ist und von denen jeder seinerseits einem ankommenden Weg und einem abgehenden Weg zugeordnet ist, durch einen zwischen die gemeinsame Steueranordnung und alle Leitungsanschlußkreise geschalteten gemeinsamen Überwachungssignalweg und durch eine Anordnung für jeden Leitungsanschlußkreis, die während der zugehörigen Zeitlage Uberwachungssteuersignale über den Überwachungssignalweg zu der gemeinsamen Steueranordnung gibt.

10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die jedem Leitungsanschlußkreis zugeordnete Gruppe von Speicherelementen eine Folgeuntergruppe zur Speicherung des Zustandes eines Leitungsanschlußkreises z. B. frei, rufend oder gerufen, und des Folgezustands eines rufenden oder gerufenen Leitungsanschlußkreises aufweist.

11. Schaltungsanordnung nach Ansprüchen 9 bis 10, dadurch gekennzeichnet, daß die Gruppen von Speicherelementen außerdem eine Untergruppe zur Zwischenspeicherung der Bedingung der Überwachungssignale und zur Messung der einer Änderung der Bedingung folgenden Zeit aufweisen.

12. Schaltungsanordnung nach Ansprüchen 1 bis 11, dadurch gekennzeichnet, daß das Schaltnetzwerk eine Mehrzahl von Verbindungssätzen und eine Mehrzahl von Matrixschaltern aufweist, die mittels Zwischenleitungen zum selektiven Verbinden der Verbindungssätze mit den ankommenden und abgehenden Wegen verbunden sind, wobei jeder Matrixschalter seinerseits eine Mehrzahl bistabiler Dioden aufweist, und daß Einrichtungen vorgesehen sind, die auf die Markiersignale ansprechen und zur Herstellung der Verbindung ein Markierpotential an den ankommenden Weg, an den abgehenden Weg, an den Verbindungssatz und an jede zur Verbindung und zum Auslösen der Dioden zwischen den markierten Punkten zur Erreichung eines Zustandes niedrigen Widerstandes gewählte Zwischenleitung anlegen.

13. Schaltungsanordnung nach Ansprüchen 1 bis 12, dadurch gekennzeichnet, daß jede Registeruntergruppe der Speicherelemente in Einzelinformationsregister unterteilt ist, von denen jedes jederzeit eine numerische Ziffer in verschlüsselter Form oder eine Leitweginformation speichern kann, wobei die Art der gespeicherten Ziffer oder der Information von dem Folgezustand der Verbindung abhängt.

14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Einzelinformationsregister ein erstes und ein zweites Register aufweisen, ferner eine Einrichtung, die während des Empfangs der eine gerufene Nummer anzeigenden Uberwachungssteuersignale wirksam ist und jede Ziffer der Nummer im ersten Register speichert, während sie empfangen wird, und die erste Ziffer während des Zwischenzifferintervalls an das zweite Register übermittelt, und daß während des Bestehens einer Verbindung sowohl für die rufende als auch für die gerufene Leitung die entsprechenden ersten Register die Leitwegbenennung der rufenden Seite der Verbindung und die zweiten Register die Leitwegbenennung der gerufenen Seite der Verbindung speichern.

15. Schaltungsanordnung nach Ansprüchen 1 bis 14, dadurch gekennzeichnet, daß die Speicherelemente Ferritkerne sind.

16. Schaltungsanordnung nach Ansprüchen 1 bis 15, dadurch gekennzeichnet, daß die Matrix-

schalter aus Vierschichthalbleiterdioden aufgebaut sind.

17. Schaltungsanordnung nach Anspruch 16, gekennzeichnet durch eine Einrichtung, welche die Änderungsgeschwindigkeit der an die Vierschichtdioden angelegten Triggerspannung begrenzt.

18. Schaltungsanordnung nach Anspruch 17, gekennzeichnet durch ein i?C-Netzwerk, das während des Triggerns mit der Zwischenleitung oder dem Weg auf einer Seite jeder Vierschichtdiode verbunden ist.

19. Schaltungsanordnung nach Ansprüchen 1 bis 18, gekennzeichnet durch eine Einrichtung, die jede freie Zwischenleitung über einen Weg niedriger Impedanz zur Erde hin shuntet.

In Betracht gezogene Druckschriften:
Deutsche Patentschriften Nr. 956 591, 959 116;
deutsche Auslegeschrift G 7487 VIII a/21a³ (bekanntgemacht am 19. 7.1956).

Hierzu 13 Blatt Zeichnungen

509 520/109 3.65 © Bundesdruckerei Berlin