DE1133162B - Binaer-Dezimal-Addierer oder -Subtrahierer - Google Patents

Binaer-Dezimal-Addierer oder -Subtrahierer

Info

Publication number
DE1133162B
DE1133162B DES70608A DES0070608A DE1133162B DE 1133162 B DE1133162 B DE 1133162B DE S70608 A DES70608 A DE S70608A DE S0070608 A DES0070608 A DE S0070608A DE 1133162 B DE1133162 B DE 1133162B
Authority
DE
Germany
Prior art keywords
winding
group
pulse
adder
carry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES70608A
Other languages
English (en)
Inventor
Dr-Ing Karl Euler
Dipl-Ing Alfred Falter
Dipl-Ing Hartmut Gebhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES70608A priority Critical patent/DE1133162B/de
Publication of DE1133162B publication Critical patent/DE1133162B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/383Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using magnetic or similar elements
    • G06F7/386Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using magnetic or similar elements decimal, radix 20 or 12

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Digital Magnetic Recording (AREA)

Description

  • Binär-Dezimal-Addierer oder -Subtrahierer Es ist bekannt, die einzelnen Dezimalziffern einer mehrstelligen Dezimalzahl durch binäre Impulsfolgen darzustellen. Eine derartige Darstellung von Dezimalzahlen nennt man binärdezimale Verschlüsselung. Werden zwei derartig verschlüsselte Dezimalziffern in einem binären Addierwerk addiert, so erscheint das Ergebnis im allgemeinen nicht mehr in der gewählten binärdezimalen Verschlüsselung, sondern entweder in rein binärer oder anderer Form. Um in jedem Fall das Ergebnis der Addition wieder in der gewünschten binärdezimalen Verschlüsselung zu erhalten, muß nach der Addition die erhaltene Summe korrigiert werden.
  • Es ist bereits eine Anordnung bekannt, die nach diesem Prinzip arbeitet und bei der die einzelnen Dezimalziffern der zu addierenden Dezimalzahlen sowie die zur Darstellung jeder Dezimalziffer dienenden Binärziffern nacheinander den beiden Eingängen eines rein binär arbeitenden Addierers zugeführt werden. Der rein binär arbeitende Addierer besitzt darüber hinaus noch einen dritten Eingang, an den der von der Addition einer niedrigeren Dezimalstelle herrührende Übertrag angelegt wird. Das Ergebnis der Addition erscheint am Ausgang des Addierers in rein binärer Form und wird bei der bekanntgewordenen Anordnung über ein Verzögerungsglied einem zweiten Addierer zugeführt, dessen zweitem Eingang von einem Korrekturregister die zur Korrektur nötigen Impulse zugeleitet werden. Am Ausgang des zweiten Addierers kann das Rechenergebnis in der gewünschten Form abgenommen werden. Das Korrekturregister besteht bei dieser bekannten Anordnung im wesentlichen aus einem Impulsgenerator und Torschaltungen. Der Aufwand für dieses Korrekturregister ist infolge der Verwendung von Elektronenröhren für die Torschaltungen und den Impulsgenerator sehr hoch. Ein weiterer Nachteil dieser Anordnung ist, daß die Steuerspannung für den Impulsgenerator an besonderen Punkten der Schaltungsanordnung des ersten bzw. zweiten Addierers abgenommen werden muß.
  • Darüber hinaus ist eine weitere Anordnung bekanntgeworden, bei der zwei vollkommen gleichartig aufgebaute, rein binär arbeitende Addierer Verwendung finden. Der Ausgang des ersten binären Addierers ist dabei mit dem Eingang des zweiten Addierers über Verzögerungsglieder verbunden, die das Rechenergebnis in Parallelform einem einen Korrekturwert liefernden Hilfszählwerk zuführen. Die Feststellung des für die binär-dezimale Darstellung notwendigen Korrekturwertes, d. h. die Festlegung der in dem zweiten binären Addierer zu der vom ersten binären Addierer gelieferten Impulsfolge zu addierenden Impulsfolge, erfolgt in diesem Hilfszählwerk. Obwohl die zuletzt genannte bekannte Anordnung gegenüber der ersten Anordnung den Vorteil aufweist, daß zwei vollständig gleichartige binäre Addierer verwendet werden können, die in bekannter Weise drei Eingänge und zwei Ausgänge besitzen, hat auch diese Anordnung den Nachteil des erheblichen Aufwandes.
  • Es ist außerdem bekannt, Impulsgruppen in Magnetkernen zwischenzuspeichem und mit Hilfe von Magnetkernen häufig benötigte Impulsgruppen zu erzeugen.
  • Einen sehr geringen Aufwand erreicht man, wenn man von dieser Tatsache bei einem Binär-Dezimal-Addierer oder -Subtrahierer Gebrauch macht und sowohl das zur Verzögerung des vom ersten Addierer abgegebenen Ergebnisses erforderliche Verzögerungsglied als auch die Anordnung zur Erzeugung der jeweils erforderlichen Korrekturimpulsgruppen aus Magnetkernen mit rechteckiger Hystereseschleife aufbaut.
  • Außer dem Verzögerungsglied und der Anordnung zur Erzeugung der Korrekturimpulsgruppen sind aber bei einem solchen Addierer bzw. Subtrahierer auch noch Anordnungen zur Auswahl der jeweils erforderlichen Korrekturimpulsgruppe und zur Speicherung des vom ersten Addierer abgegebenen Übertrags (bzw. Borgers bei einem Subtrahierer) nötig.
  • Der Erfindung liegt die Aufgabe zugrunde, dafür eine Anordnung mit ebenfalls möglichst geringem Aufwand anzugeben. Erfindungsgemäß wird dies dadurch erreicht, daß die Magnetkerne der zweiten Gruppe über eine erste Wicklung mit einer den letzten Magnetkern der ersten Gruppe vorbereitenden Taktimpulswicklung und über eine zweite Wicklung mit dem den Übertrags- bzw. Borgerimpuls liefernden Ausgang des ersten Volladdierers bzw. Vollsubtrahierers so verbunden sind, daß sie bei Fehlen eines Übertrags bzw. Borgers durch einen von dem Taktimpuls hervorgerufenen Stromfluß über die erste Wicklung entsprechend einer ersten und beiAuftreten eines Übertrags bzw. Borgers durch einen von diesem hervorgerufenen Stromfiuß über die zweite Wicklung entsprechend einer zweiten Korrekturimpulsfolge ummagnetisiert werden.
  • Die Schaltungsanordnung gemäß der Erfindung bietet gegenüber den bekannten Anordnungen den großen Vorteil, daß für das Verzögerungsglied und das zur Erzeugung der Korrekturimpulsgruppe nötige Korrekturregister sowie den Übertrags- bzw. Borgerimpulsspeicher insgesamt nur 2 n -I- 1 Magnetkerne benötigt werden, wenn n die Anzahl der in einer Impulsgruppe enthaltenden Impulse ist. Dieser Aufwand ist, verglichen mit dem Aufwand für die bekannten Anordnungen, sehr gering.
  • An Hand der Fig. 1 und 2 werden die Wirkungsweise sowie ein für die Addition von im 3-Exzess-Code vorliegende Zahlen bestimmte Anordnung gemäß der Erfindung näher erläutert.
  • Fig. 1 zeigt ein Blockschaltbild. Die Anordnung besteht aus den beiden rein binär arbeitenden Addierern AD 1 und AD 2, die im wesentlichen über ein Verzögerungsglied V und ein Korrekturregister K miteinander verbunden sind. Außer den für den Betrieb der rein binär arbeitenden Addierer AD 1 und AD 2 nötigen Zwischenverstärker ZV1 und ZV2 ist ein zur Speicherung und Auswertung des von dem ersten AddiererAD 1 abgegebenen Übertrags C 2 bestimmtes Glied tf vorgesehen. Die beiden weiterhin vorhandenen Gatter G 1 und G 2 dienen ebenfalls zur Auswertung des vom ersten Addierer AD 1 abgegebenen Übertrags. An den beiden Eingängen A und B werden die beiden zu addierenden, in Form von Impulstetraden vorliegenden Zahlen eingegeben. Die einzelnen Tetraden dieser Zahlen laufen seiienmäßig; d. h. Impuls nach Impuls, beginnend mit der niedrigstwertigen Stelle, ein. Die beiden Summanden A und B durchlaufen den ersten VolladdiererAD 1. An seinem Ausgang S 1 erscheint die Zwischensumme, die; je nachdem ob die dezimale Summe größer oder kleiner als 10 ist, 4- bis 5stellig sein kann. Der binäre Über- ; trag, der an dem Ausgang C 2 anfällt, durchläuft den Zwischenverstärker ZV1. Nach dessen Durchlaufen wird er um eine Taktzeit verzögert dem übertragungseingang C 1 des Addierers AD 1 wieder angeboten. Der Aufbau eines solchen rein binären Serienaddierers ; ist bekannt.
  • Da bei Serienbetrieb erst die fünfte binäre Stelle abgewartet werden muß, ehe man eine Korrektur der von dem ersten Addierer AD 1 abgegebenen Impulsfolge durchführen kann, wird die an dem Ausgang S 1 erscheinende Zwischensumme zunächst in einem Verzögerungsglied V zwischengespeichert. Nach Verlassen dieses Verzögerungsgliedes V steht die erste Stelle einer Tetrade gerade zu der Zeit am Eingang des zweiten Volladdierers AD 2, zu der man festgestellt hat, welche Korrekturtetrade zu der im Verzögerungsglied V zwischengespeicherten Tetrade hinzuaddiert werden muß. Ob eine fünfte Stelle in der am Ausgang S1 des ersten binären Addierers AD 1 erscheinenden Zwischensummenimpulsfolge vorhanden ist, wird am Ausgang des Zwischenverstärkers ZV1 festgestellt. Ist sie vorhanden, so hat der entsprechende fünfte Übertrag den Wert »Eins«. Dieser Übertrag wird mit Hilfe eines Taktimpulses über das Gatter G2 ausgeblendet. Er wirkt einmal auf das Korrekturregister K, das ständig eine Korrekturtetrade erzeugt. Normalerweise erzeugt dieses Korrekturregister die Korrektur 13 5#h 1101, die bei Unterdrückung des bei der nächsten Addition entstehenden Übertrags der Korrektur -3 entspricht. Ist der fünfte Übertrag aber vorhanden, dann wird durch ihn das Korrekturregister umgesteuert und erzeugt einmal die Korrektur= 0011. Durch den zweiten Volladdierer AD 2 werden die Korrekturtetrade und die phasenrichtig angebotene Tetrade der im Verzögerungsglied verzögerten Zwischensumme addiert. An dem Ausgang S2 dieses Addierers kann das korrigierte Ergebnis abgenommen werden.
  • Der fünfte Übertrag wirkt aber auch auf eine Einrichtung zur Steuerung des dezimalen Übertrags. Hierin wird der Übertrag gespeichert und der nächstfolgenden Tetrade über das Gatter G 1 und den Zwischenverstärker ZV1 in Form einer binären »Eins« hinzuaddiert.
  • Sämtliche über die rein binäre Volladdition hinaus zur 3-Exzess-Addition erforderlichen Baugruppen sind in Fig. 1 durch eine gestrichelte Linie umrahmt.
  • Erfindungsgemäß wird die Funktion dieser Baugruppen durch eine aus nur neun Magnetkernen mit annähernd rechteckiger Hystereseschieife erfüllt. Eine solche Anordnung ist in Fig. 2 dargestellt. Die in Fig. 2 mit einer gestrichelten Linie umrandete Schaltungsanordnung entspricht den in Fig. 1 mit einer gestrichelten Linie umrandeten Baugruppen. Außer den bereits in der Anordnung nach Fig.1 enthaltenden Volladdierem AD 1 und AD 2 sowie den Zwischenverstärker ZV1 und ZV2 sind noch drei Zwischenverstärker, nämlich der Verstärker ZV 3 am Ausgang des Volladdierers AD 1 und die beiden Verstärker ZV4 und ZV5 an den beiden Eingängen des VolladdierersAD 2 vorgesehen. Diese Zwischenverstärker dienen zur Regenerierung von Impulsen und gleichzeitigen Abgabe der regenerierten Impulse. Alle diese Zwischenverstärker werden durch Taktimpulse getastet. Während die ZwischenverstärkerZV1 und ZVZ für die Funktion der Anordnung unbedingt zusätzlich nötig sind, gilt dies nicht für die Zwischenverstärker ZV3 bis ZV5. Diese sind durch den besonderen Aufbau der Addierer AD 1 und AD 2 bedingt, können aber bei entsprechendem Aufbau der Volladdierer weggelassen werden.
  • Im folgenden wird die Wirkungsweise der Anordnung nach Fig. 2 näher erläutert. Den dazugehörigen Impulsplan zeigt Fig. 3: Die gesamte Anlage wird von einem Takt T und einem Zwischentakt T' gesteuert. Es ist weiterhin ein Taktverteiler TV mit denAusgängen 1,1', 2,2'... 5,5' vorhanden, der zeitlich aufeinanderfolgende Impulse an seinen einzelnen Ausgängen liefert. Insgesamt drei Folgen dieser Taktimpulse sind in den beiden oberen Zeilen des Impulsplanes nach Fig. 3 aufgezeichnet.
  • Die Anordnung arbeitet wie folgt: Die Impulstetraden der beiden zu addierenden Summanden werden an den Eingängen A und B des ersten - Volladdierers AD 1 ungelegt. Dort haben sie die zeitliche Lage a nach Fig. 3. Für eine Volladdition soll der Addierer AD 1 eine halbe Taktzeit benötigen: Die als Zwischensumme am Ausgang des Addierers AD 1 er- scheinende Tetrade hat dann die Lage b nach Fig. 3. Nach der Zwischenverstärkung in dem Zwischenverstärker ZV 3, nach dessen Durchlaufen die Impulstetrade die Lage c nach Fig. 3 hat, werden die Impulse dieser Tetrade in die vier Magnetkerne K 1 bis K 4 nacheinander dadurch fest eingespeichert, daß die auf den hintereinander geschalteten und mit dem Ausgang des Zwischenverstärkers ZV3 verbundenen Eingangswicklungen der Magnetkerne zeitlich nacheinander auftretenden Impulse mit den in den Vorbereitungswicklungen zu den Zeiten 2', 3', 4', 5' nacheinander auftretenden Taktimpulsen zur Koinzidenz gebracht werden. Der Wicklungssinn der Eingangs- und der Vorbereitungswicklung sowie der Ausspeicherwicklung bzw. die Richtung der bei Stromfluß über diese Wicklungen entstehenden Magnetfelder ist bei dem Magnetkern K 1 durch Pfeile neben den Wicklungen angedeutet.
  • Da an den Ausgängen des Taktverteilers TV die Ausgangsimpulse zeitlich nacheinander auftreten, wird also der erste Impuls einer vom Addierer AD 1 ab- gegebenen Impulstetrade zur Zeit 2' in den Kern K 1, der zweite Impuls zur Zeit 3' in Kern K2 usw. eingespeichert. Gleichzeitig mit dem Einspeichern des letzten Impulses der Tetrade zur Zeit 5' wird das aus den Magnetkernen K 5, K 6, K 7 und K 8 bestehende Korrekturregister zur Erzeugung der im AddiererAD 2 zu der Zwischensummentetrade zu addierenden Korrekturtetrade eingestellt.
  • Solange an dem übertragausgang des Volladdierers AD 1 kein übertragsimpuls erscheint, wird in dieses Korrekturregister die Korrekturtetrade 13 1101, eingespeist, d. h. der Magnetkern K 5, K 6 und K 7 von der »Null«-Lage in die »Eins«-Lage ummagnetisiert. Dies erfolgt gleichzeitig mit der Einspeicherung des letzten Impulses der in den Kernen K 1 bis K 4 zwischengespeicherten Impulstetrade zurZeit 5'. Dazu ist die Vorbereitungswicklung des Kernes K 4 mit den hintereinandergeschalteten Einstellwicklungen ESW 1 der Magnetkerne K 5 bis K 8 in Reihe geschaltet. Wie aus der Figur zu ersehen ist, haben aber diese Einstellwicklungen verschiedene Windungszahlen. Die Einstellwicklungen der Magnetkerne K 5, K 7 und K 8 haben doppelt so große Windungszahlen wie die Einstellwicklung des Magnetkernes K6. Dies bedeutet, daß, wenn die Ausgänge des Taktverteilers TV je den halben zur Ummagnetisierung eines Magnetkernes notwendigen Strom 1/2 liefern, in dem Magnetkern K 6 nur die Hälfte des zur Ummagnetisierung eines Magnetkernes nötigen Magnetfeld wirksam ist, während in den Kernen K 5, K 7 und K 8 ein zur Ummagnetisierung der Magnetkerne ausreichendes Feld erzeugt wird. Bei Stromfluß über die hintereinandergeschalteten Einstellwicklungen ESW 1 wird also der Magnetkern K 6 nicht ummagnetisiert.
  • Für den Fall, daß am Übertragsausgang des Addierers AD 1 nach den vier Impulsen einer Impulstetrade ein fünfter übertragsimpuls erscheint, wird das aus den Magnetkernen K 5 bis K 8 bestehende Korrekturregister umgesteuert. Der dazu nötige Strom wird am Ausgang des Zwischenverstärkers ZVl abgegriffen. Ist ein solcher Impuls vorhanden, so tritt er hinter i dem Zwischenverstärker ZV1 zur Zeit 5' auf. Dieser Impuls speist in die Magnetkerne K5 bis K8 die Korrektur -I- 3 e 0011 ein. Auf den Magnetkernen K 5 wirkt der übertragsimpuls, der ebenfalls aus einem Strom der Größe 1/2 besteht, nicht ein, denn sowohl in diesem Korrekturfall wie in dem oben erläuterten muß dem Magnetkern K5 die Information »Eins« eingespeichert werden. Der Magnetkern K 6 wird dagegen nunmehr zweimal von einem Strom der Größe 1/2 beaufschlagt und damit von seiner »Null«-Lage in seine »Eins«-Lage ummagnetisiert. In den Magnetkernen K 7 und K 8, die bei Nichtvorhandensein des Übertrags von der »Null«-Lage in die »Eins«-Lage ummagnetisiert werden, wird bei Vorhandensein des übertragsimpulses eine solche Ummagnetisierung verhindert. Dies wird dadurch erreicht, daß die Einstellwicklung ESW2 der Magnetkerne K7 und K8 umgekehrten Wicklungssinn wie die Einstellwicklung ESW1 hat. Das in diesen Magnetkernen durch den Stromfluß über die Einstellwicklungen ESW1 hervorgerufene, zur Ummagnetisierung dieser Kerne ausreichende Magnetfeld wird dadurch bei Stromfluß über die Wicklungen ESW2, d. h. bei Vorhandensein eines Übertrags, auf die Hälfte reduziert, so daß keine Ummagnetisierung stattfinden kann.
  • Außer in den Magnetkernen K 5 und K 8 wird der von dem Volladdierer AD1 abgegebene letzte übertragsimpuls durch Koinzidenz mit dem zur Zeit 5' von dem Taktverteiler TV abgegebenen Impuls auch noch in den Magnetkern K9 eingespeichert. Dieser Magnetkern dient dazu, den dezimalen Übertrag für eine nachfolgende Dezimalstelle zwischenzuspeichern. Sein Inhalt wird zur Zeit 1 wieder abgerufen und wirkt dann nach Verstärkung im Zwischenverstärker ZV zur Zeit 1' auf den übertragseingang des Addierers AD 1 ein. Auf diese Weise wird der dezimale Übertrag zu den Impulstetraden der nachfolgenden Dezimalstelle hinzuaddiert, denn zur Zeit 1' laufen gerade die ersten Impulse der nachfolgenden Impulstetrade ein (s. auch Lage a in Fig. 3).
  • Wie beschrieben, befindet sich also in den Magnetkernen K 1 bis K 4 die unkorrigierte, von dem Addierer AD 1 abgegebene Zwischensumme und in den Magnetkernen K 5 bis K 8 der entsprechende Korrekturwert. Durch die vom Taktverteiler TV an den Eingängen 2, 3, 4 und 5 abgegebenen Impulse werden die Magnetkerne K 1 bis K 4 und die Magnetkerne K 5 bis K8 jeweils stellenweise gleichzeitig abgefragt. Die in ihnen enthaltenen Informationen werden dem Volladdierer AD 2 angeboten, an dessen Ausgang S dann die korrigierte Summe abgegeben wird.

Claims (7)

  1. PATENTANSPRÜCHE: 1. Addierer oder Subtrahierer für in einem Binär-Dezimal-Code, z. B. dem 3-Exzess-Code vorliegende Zahlen, bei dem eine erste Gruppe von durch Taktimpulse nacheinander ansteuer-und abtastbaren Magnetkernen vorgesehen ist, in die die jeweils von einem ersten Volladdierer bzw. einem Vollsubtrahierer in Serie abgegebenen Impulse einer Impulsgruppe nacheinander fest eingespeichert werden, und bei dem eine zweite Gruppe von gleichzeitig mit den Magnetkernen der ersten abtastbaren Magnetkernen vorgesehen ist, deren Magnetkerne entsprechend der benötigten Korrekturimpulsgruppe ummagnetisiert und danach gleichzeitig mit den Magnetkernen der ersten Gruppe durch aufeinanderfolgende Taktimpulse abgetastet werden, dadurch gekennzeichnet, daß die Magnetkerne der zweiten Gruppe über eine erste Wicklung mit einer den letzten Magnetkern der ersten Gruppe vorbereitenden Taktimpulswicklung und über eine zweite Wicklung mit dem den Übertrags- bzw. Borgerimpuls liefernden Ausgang des ersten Volladdierers bzw. Vollsubtrahierers so verbunden sind, daß sie bei Fehlen eines Übertrags bzw. Borgers durch einen von dem Taktimpuls hervorgerufenen Stromfluß über die erste Wicklung entsprechend einer ersten und bei Auftreten eines Übertrags bzw. Borgers durch einen von diesem hervorgerufenen Stromfluß über die zweite Wicklung entsprechend einer zweiten Korrekturimpulsgruppe ummagnetisiert werden.
  2. 2. Addierer oder Subtrahierer nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Wicklungen so mit den Magnetkernen der zweiten Gruppe verbunden sind, daß diese bei Fehlen eines übertrags bzw. Borgers durch einen Stromfluß über die erste Wicklung entsprechend einer ersten und beim Auftreten eines Übertrags bzw. Borgers durch einen Stromfiuß über die zweite Wicklung dadurch entsprechend einer zweiten Korrekturimpulsgruppe ummagnetisiert werden, daß in den nicht gewünschten Magnetkernen die Wirkung des Stromes über die erste Wicklung kompensiert und in den gewünschten Magnetkernen die Wirkung dieses Stromes unterstützt wird.
  3. 3. Addierer oder Subtrahierer nach Anspruch 1 und 2, dadurch gekennzeichnet, daß ein weiterer, durch einen Taktimpuls abtastbarer und mit dem den Übertrags- bzw. Borgerimpuls lieferndenAusgang des ersten binären Volladdierers bzw. des Vollsubtrahierers verbundener Magnetkern vorgesehen ist, der beim Auftreten eines übertrags-bzw. Borgerimpulses denselben bis zur Verarbeitung der ersten Impulse der nächsten Impulsgruppe speichert.
  4. 4. Addierer oder Subtrahierer nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß der zur Speicherung des Übertrags- bzw: Borgerimpulses vorgesehene Magnetkern außer mit einer Ausspeicher- und einer Lesewicklung noch mit je einer mit den beiden Einstellwicklungen der Magnetkerne der zweiten Gruppe verbundenen Wicklung so versehen ist, daß bei gleichzeitigem Auftreten eines Übertrags- bzw. Borgerimpulses und eines Taktimpulses der Magnetkern ummagnetisiert wird.
  5. 5. Addierer oder Subtrahierer nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß jeder Magnetkern der ersten Gruppe eine Eingangs-, eine Vorbereitungs-, eine Ausspeicher- und eine Ausgangswicklung und jeder Magnetkern der zweiten Gruppe eine Ausspeicher-, eine Ausgangs- und mindestens eine Einstellwicklung besitzt und jeweils die Ausgangswicklungen der Kerne einer Gruppe sowie die Eingangswicklungen der Kerne der ersten Gruppe in Reihe geschaltet sind.
  6. 6. Addierer oder Subtrahierer nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß jeweils die Ausspeicherwicklung eines Magnetkernes der ersten Gruppe mit der Ausspeicherwicklung des zugeordneten Magnetkernes der zweiten Gruppe in Reihe geschaltet ist.
  7. 7. Addierer oder Subtrahierer nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß sowohl die Vorbereitungs- als auch die Ausspeicherwicklungen der Magnetkerne der ersten Gruppe an die Ausgänge eines Taktverteilers angeschlossen sind. In Betracht gezogene Druckschriften: Deutsche Patentschrift Nr. 1020 676; deutsche Auslegeschriften Nr.1054 255, 1018 656; USA.-Patentschrift Nr. 2 932 451; französische Patentschrift Nr. 1217 005; britische Patentschrift Nr. 808 752; »Electronic Engineering«, 25. Oktober 1953, S.410 bis 416; »Transactions of the IRE.«, EC 4, 1955, Nr. 1, S. 16 bis 20.
DES70608A 1960-09-29 1960-09-29 Binaer-Dezimal-Addierer oder -Subtrahierer Pending DE1133162B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES70608A DE1133162B (de) 1960-09-29 1960-09-29 Binaer-Dezimal-Addierer oder -Subtrahierer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES70608A DE1133162B (de) 1960-09-29 1960-09-29 Binaer-Dezimal-Addierer oder -Subtrahierer

Publications (1)

Publication Number Publication Date
DE1133162B true DE1133162B (de) 1962-07-12

Family

ID=7501855

Family Applications (1)

Application Number Title Priority Date Filing Date
DES70608A Pending DE1133162B (de) 1960-09-29 1960-09-29 Binaer-Dezimal-Addierer oder -Subtrahierer

Country Status (1)

Country Link
DE (1) DE1133162B (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1018656B (de) * 1956-03-17 1957-10-31 Ibm Deutschland Lineare Kernspeicher-Matrix
GB808752A (en) * 1956-10-11 1959-02-11 Ncr Co Magnetic core switching circuitry
DE1054255B (de) * 1953-01-02 1959-04-02 Ibm Deutschland Magnetischer Speicher fuer Rechenmaschinen
US2932451A (en) * 1955-10-31 1960-04-12 Ibm Matrix storage accumulator system
FR1217005A (fr) * 1958-11-06 1960-04-29 Ibm France Nouveau dispositif additionneur

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1054255B (de) * 1953-01-02 1959-04-02 Ibm Deutschland Magnetischer Speicher fuer Rechenmaschinen
US2932451A (en) * 1955-10-31 1960-04-12 Ibm Matrix storage accumulator system
DE1018656B (de) * 1956-03-17 1957-10-31 Ibm Deutschland Lineare Kernspeicher-Matrix
GB808752A (en) * 1956-10-11 1959-02-11 Ncr Co Magnetic core switching circuitry
FR1217005A (fr) * 1958-11-06 1960-04-29 Ibm France Nouveau dispositif additionneur

Similar Documents

Publication Publication Date Title
DE856608C (de) Schaltanordnung zur UEbertragung von verschluesselten elektrischen Impulszuegen
DE1499178A1 (de) Steuerbarer Datenspeicher mit Verzoegerungsleitung
DE1133162B (de) Binaer-Dezimal-Addierer oder -Subtrahierer
DE1164714B (de) Verfahren zur Pruefung der Datenuebertragung in elektronischen Datenverarbeitungssystemen
DE1054750B (de) Verfahren zur Stoerwertunterdrueckung bei Magnetkernspeichern
DE977604C (de) Magnetkern-Pufferspeicher
DE1424751A1 (de) Speicher
DE1128687B (de) Kombinierter Serienvolladdierer/-subtrahierer
DE1092705B (de) Elektronisches Rechenwerk, insbesondere fuer Buchungsmaschinen
DE2737483C3 (de) Korrektur-Schaltungsanordnung für Additions- oder Substraktionsoperationen mit nicht-hexadezimalen Operanden in hexadezimalen Rechenwerken
DE1132965B (de) Semipermanenter Ferritkern-Speicher und Schaltungsanordnung zur gleichzeitigen Steuerung von semipermanenten Ferritkern-Speichern und Ferritkernspeichern ueblicher Art
DE1249345B (de) Verschiebematrix für Parallelverschiebung eines Wortes
AT223401B (de) Magnetisches Schieberegister
DE1040073B (de) Anordnung zur Informationswandlung mit Hilfe einer Matrix
DE1149927B (de) Anordnung zum Addieren und Subtrahieren von im 3-Exzess-Code vorliegenden Zahlen
DE2217634C3 (de) Sicherheitsschaltung zum Zählen von Impulsen nach dem Dualzahlensystem in digitalen Datenverarbeitungsanlagen, insbesondere in Eisenbahnanlagen
DE1157415B (de) Anordnung zum Addieren und/oder Subtrahieren von im 3-Exzess-Code vorliegenden Zahlen
DE2238409A1 (de) Elektronische serienaddier/subtrahiereinrichtung insbesondere fuer dezimale binaercodes
AT222926B (de)
DE1549481C (de) Rechenanordnung
AT207146B (de)
DE1224789B (de) Magnetkernspeicheranordnung fuer Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE1144764B (de) Binaere logische Wippe mit vier stabilen Zustaenden
DE1164715B (de) Schaltungsanordnung zum Multiplizieren von Binaerzahlen
DE1155926B (de) Schaltungsanordnung zum Umsetzen von Binaerzahlen in Dezimalzahlen