DE112022002069T5 - Substrat für Halbleitervorrichtung - Google Patents

Substrat für Halbleitervorrichtung Download PDF

Info

Publication number
DE112022002069T5
DE112022002069T5 DE112022002069.5T DE112022002069T DE112022002069T5 DE 112022002069 T5 DE112022002069 T5 DE 112022002069T5 DE 112022002069 T DE112022002069 T DE 112022002069T DE 112022002069 T5 DE112022002069 T5 DE 112022002069T5
Authority
DE
Germany
Prior art keywords
copper plate
semiconductor device
recesses
substrate
der
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022002069.5T
Other languages
English (en)
Inventor
Tomoo Takai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Publication of DE112022002069T5 publication Critical patent/DE112022002069T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Dieses Substrat für eine Halbleitervorrichtung ist versehen mit: einer Isolierplatte mit einer ersten Oberfläche und einer zweiten Oberfläche; einer ersten Kupferplatte, die mit der ersten Oberfläche der Isolierplatte gebondet bzw. verbunden ist, um ein elektrisch leitendes Muster zu bilden; und einer zweiten Kupferplatte, die mit der zweiten Oberfläche der Isolierplatte gebondet bzw. verbunden ist. Auf der ersten Kupferplatte und/oder der zweiten Kupferplatte ist eine Vielzahl von Aussparungen ausgebildet. Der Durchmesser D1 der Öffnung jeder der Aussparungen ist kleiner als der maximale Durchmesser D2 innerhalb der Öffnung der Aussparung.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Substrat für eine Halbleitervorrichtung.
  • TECHNISCHER HINTERGRUND
  • Als Substrat für eine Halbleitervorrichtung, die für ein Leistungstransistormodul oder dergleichen verwendet wird, ist ein direktes Verbinden eines Kupfersubstrats (DBOC-Substrat), das eine Kupferplatte auf einer Oberfläche einer Isolierplatte, wie einem keramischen Sinterkörper, einschließt, bekannt. Beispielsweise kann eine Aussparung, wie sie in Patentdokument 1 offenbart ist, an einer Umfangskante der Kupferplatte ausgebildet werden. Dies hat zur Folge, dass selbst dann, wenn Wärmespannungen aufgrund einer Temperaturänderung der Halbleitervorrichtung auf die Isolierplatte einwirken, die an der Umfangskante der Kupferplatte erzeugten Wärmespannungen durch eine Vielzahl von Aussparungen gemildert werden können. Infolgedessen können Risse in der Isolierplatte und ein Abblättern der Kupferplatte verhindert werden.
  • DOKUMENT ZUM STAND DER TECHNIK
  • PATENTSCHRIFT
  • Patentdokument 1: WO 2019/167509 A
  • KURZDARSTELLUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEME
  • Wenn jedoch die Aussparung gebildet wird, kann die an der Umfangskante der Kupferplatte erzeugte Wärmespannung wie vorstehend beschrieben gemildert werden, aber es besteht die Möglichkeit, dass die Nassausbreitung eines Verbindungs- bzw. Bondingmaterials, wie Lot, auf einer Hauptoberfläche der Kupferplatte durch die Aussparung behindert wird. Die vorliegende Erfindung erfolgte, um die vorstehend genannten Probleme zu lösen, und eine Aufgabe der vorliegenden Erfindung ist es, ein Substrat für eine Halbleitervorrichtung bereitzustellen, die in der Lage ist, die Verhinderung der Nassausbreitung eines Verbindungs- bzw. Bondingmaterials wie Lot zu unterdrücken, selbst wenn eine Aussparung in einer Kupferplatte ausgebildet ist.
  • MITTEL ZUR LÖSUNG DES PROBLEMS
  • Ein Substrat für eine Halbleitervorrichtung gemäß der vorliegenden Erfindung beinhaltet: eine Isolierplatte, die eine erste Oberfläche und eine zweite Oberfläche enthält; eine erste Kupferplatte, die mit der ersten Oberfläche der Isolierplatte zusammengefügt ist und ein leitendes Muster bildet; und eine zweite Kupferplatte, die mit der zweiten Oberfläche der Isolierplatte zusammengefügt ist,
    in der eine Vielzahl von Aussparungen in mindestens einer der ersten Kupferplatte und der zweiten Kupferplatte ausgebildet sind, und ein Durchmesser D1 einer Öffnung jeder der Aussparungen kleiner als ein maximaler Durchmesser D2 innerhalb der Öffnung der Aussparung ist.
  • In dem Substrat für eine Halbleitervorrichtung kann eine Kante der ersten Kupferplatte oder der zweiten Kupferplatte, die einer Öffnungskante der Aussparung entspricht, radial nach innen aus der Öffnung herausragen und im Querschnitt bogenförmig ausgebildet sein.
  • Bei dem Substrat für eine Halbleitervorrichtung kann der Krümmungsradius der Kante 2,0 µm oder mehr betragen.
  • Bei dem Substrat für eine Halbleitervorrichtung kann der maximale Durchmesser D2 in Bezug zum Durchmesser D1 1,08 oder mehr betragen.
  • In dem Substrat für eine Halbleitervorrichtung kann die Aussparung so geformt sein, dass sie die Isolierplatte nicht erreicht.
  • In dem Substrat für eine Halbleitervorrichtung kann eine Vielzahl von Aussparungen entlang einer Umfangskante von mindestens einer der ersten Kupferplatte und zweiten Kupferplatte gebildet werden.
  • In dem Substrat für eine Halbleitervorrichtung kann eine Vielzahl von Aussparungen in der Nähe der Mitte der ersten Kupferplatte ausgebildet werden.
  • In dem Substrat für eine Halbleitervorrichtung kann sowohl in der ersten Kupferplatte als auch in der zweiten Kupferplatte eine Vielzahl von Aussparungen ausgebildet sein.
  • VORTEILE DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung kann selbst dann, wenn eine Aussparung in einer Kupferplatte gebildet wird, die Hemmung der Nassausbreitung eines Bondingmaterials wie Lot unterdrückt werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine Querschnittsansicht, die eine Ausführungsform einer Halbleitervorrichtung, die ein Substrat für eine Halbleitervorrichtung gemäß der vorliegenden Erfindung enthält, zeigt.
    • 2 ist eine Draufsicht auf ein Substrat für eine Halbleitervorrichtung.
    • 3 ist eine vergrößerte Querschnittsansicht eines Substrats für eine Halbleitervorrichtung.
    • 4 ist eine Querschnittsansicht, die ein weiteres Beispiel für eine Aussparung zeigt.
    • 5A ist eine Querschnittsansicht einer Aussparung aus Beispiel 1.
    • 5B ist eine vergrößerte Querschnittsansicht einer Kante der Aussparung von Beispiel 1.
    • 6A ist eine Querschnittsansicht einer Aussparung aus Beispiel 3.
    • 6B ist eine vergrößerte Querschnittsansicht einer Kante der Aussparung von Beispiel 3.
    • 7A ist eine Querschnittsansicht einer Aussparung aus Beispiel 4.
    • 7B ist eine vergrößerte Querschnittsansicht einer Kante der Aussparung von Beispiel 4.
    • 8A ist eine Querschnittsansicht einer Aussparung aus Beispiel 6.
    • 8B ist eine vergrößerte Querschnittsansicht einer Kante der Aussparung von Beispiel 6.
  • AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Nachfolgend wird eine Ausführungsform eines Substrats für eine Halbleitervorrichtung gemäß der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. 1 ist eine Querschnittsansicht einer Halbleitervorrichtung, die ein Substrat für eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform enthält.
  • <1. Umriss einer Halbleitervorrichtung>
  • Eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird als Leistungsmodul in verschiedenen elektronischen Vorrichtungen wie Automobilen, Klimaanlagen, Industrierobotern, kommerziellen Aufzügen, Mikrowellenherden, elektrischen Reiskochern, Stromerzeugung (Windenergie, Solarenergie, Brennstoffzellen usw.), elektrischen Zügen und unterbrechungsfreien Stromversorgungssystemen (USVs) verwendet.
  • Wie in 1 dargestellt, enthält eine Halbleitervorrichtung 1 gemäß der vorliegenden Ausführungsform ein Substrat 2 für eine Halbleitervorrichtung, ein erstes Verbindungs- bzw. Bondingmaterial 5, ein zweites Verbindungs- bzw. Bondingmaterial 5', einen Halbleiterchip 6, einen Verbindungs- bzw. Bondingdraht 7 und einen Kühlkörper 8.
  • Das Substrat 2 für eine Halbleitervorrichtung ist ein sogenanntes Direktbonding-Kupfersubstrat (DBOC-Substrat) und enthält eine plattenförmige Isolierplatte 3, die ein Isolator ist, eine erste Kupferplatte 4, die mit einer ersten Oberfläche (obere Oberfläche) der Isolierplatte 3 verbunden ist, und eine zweite Kupferplatte 4', die mit einer zweiten Oberfläche (untere Oberfläche) der Isolierplatte 3 verbunden ist.
  • Die Isolierplatte 3 besteht aus Keramik mit hoher Wärmeleitfähigkeit, wie Aluminiumoxid, Aluminiumnitrid und Siliziumnitrid, die eine ausgezeichnete Wärmeleitfähigkeit aufweisen. Die Dicke der Isolierplatte 3 beträgt z.B. vorzugsweise 0,25 bis 0,635 mm und bevorzugter 0,25 bis 0,38 mm.
  • Auf der ersten Kupferplatte 4 ist eine Übertragungsschaltung, wie ein leitendes Muster, ausgebildet. Die zweite Kupferplatte 4' hingegen ist in Form einer flachen Platte ausgebildet. Die Dicke dieser Kupferplatten 4 und 4' beträgt z.B. vorzugsweise 0,1 bis 2,0 mm und bevorzugter 0,2 bis 0,4 mm. Wenn die Kupferplatten 4 und 4' dick sind, wird die Wärmeableitung des Substrats 2 für eine Halbleitervorrichtung verbessert, aber auf der anderen Seite wird die Wärmespannung erhöht und die Zuverlässigkeit kann sich verschlechtern. Daher werden die Dicken der Kupferplatten 4 und 4' in Abhängigkeit von der Anwendung der Halbleitervorrichtung 1, der mechanischen Festigkeit der Isolierplatte 3 und dergleichen festgelegt. Außerdem wird in der zweiten Kupferplatte 4' eine Aussparung gebildet, wie später beschrieben.
  • Der Halbleiterchip 6 ist über das erste Verbindungs- bzw. Bondingmaterial 5 mit einer oberen Oberfläche des Substrats 2 für eine Halbleitervorrichtung, d.h. einem Teil einer oberen Oberfläche der ersten Kupferplatte 4, verbunden. Außerdem sind der Halbleiterchip 6 und die erste Kupferplatte 4 durch den Verbindungs- bzw. Bondingdraht 7 verbunden.
  • Andererseits ist der Kühlkörper 8 über das zweite Verbindungs- bzw. Bondingmaterial 5' mit einer unteren Oberfläche des Substrats 2 für eine Halbleitervorrichtung verbunden, d.h. mit einer unteren Oberfläche der zweiten Kupferplatte 4'. Der Kühlkörper 8 ist ein bekannter Kühlkörper und kann aus einem Metall wie z.B. Kupfer hergestellt werden.
  • Man beachte, dass die Verbindungs- bzw. Bondingmaterialien 5 und 5' aus Lot, Silberlot oder dergleichen bestehen können. Wenn die Verbindungs- bzw. Bondingmaterialien 5 und 5' aus Lot bestehen, kann beispielsweise bleifreies Lot verwendet werden, das hauptsächlich aus mindestens einer Zinn-Silber-Kupfer-Legierung, einer Zinn-Zink-Wismut-Legierung, einer Zinn-Kupfer-Legierung oder einer Zinn-Silber-Indium-Wismut-Legierung besteht.
  • <2. In der zweiten Kupferplatte gebildete Aussparung>
  • Wie vorstehend beschrieben, ist die Aussparung in der zweiten Kupferplatte 4' ausgebildet. Dieser Punkt wird im Einzelnen beschrieben. 2 ist eine Draufsicht auf das Substrat für eine Halbleitervorrichtung, von der zweiten Kupferplatte aus gesehen, und 3 ist eine vergrößerte Querschnittsansicht von 2. Wie in den 2 und 3 dargestellt, sind in der zweiten Kupferplatte 4' entlang einer Umfangskante der zweiten Kupferplatte 4' in vorbestimmten Abständen eine Vielzahl von Aussparungen 9 ausgebildet. Jede der Aussparungen 9 ist halbkugelförmig ausgebildet und die ebene Form einer Öffnung ist kreisförmig ausgebildet. Dann fließt das vorstehend beschriebene zweite Bondingmaterial 5' in jede der Aussparungen 9.
  • Jede der Aussparungen 9 hat in der Draufsicht eine kreisförmige Form und 3 ist eine Querschnittsansicht in Dickenrichtung der zweiten Kupferplatte 4', die durch den Mittelpunkt des Kreises verläuft. Der Durchmesser der Öffnung jeder Aussparung 9, die in der Draufsicht kreisförmig ist, wird durch D1 dargestellt. Jede der Aussparungen 9 ist ein kugelähnlicher Hohlraum im Inneren der zweiten Kupferplatte 4'. Daher ist die Querschnittsform jeder der Aussparungen 9 eine Form, die durch Ausschneiden eines Teils einer Kreisform erhalten wird, wie in 3 dargestellt. Die maximale Abmessung jeder Abmessung der Aussparungen 9 in einer Richtung senkrecht zur Dickenrichtung der zweiten Kupferplatte 4' ist als D2 definiert. Darüber hinaus wird eine maximale Abmessung unter den Aussparungen jeder der Aussparungen 9 in Dickenrichtung der zweiten Kupferplatte 4' als D3 definiert. D3 ist eine Tiefenabmessung jeder der Aussparungen 9.
  • Ein Durchmesser D1 der Öffnung jeder der Aussparungen 9 ist kleiner als der maximale Durchmesser D2 innerhalb der Öffnung. Daher ragt eine Kante 91 der zweiten Kupferplatte 4', die einer Öffnungskante jeder der Aussparungen 9 entspricht, radial nach innen aus der Öffnung heraus. Außerdem ist bei der vorliegenden Ausführungsform eine Spitze der Kante 91 in einem bogenförmigen Querschnitt ausgebildet.
  • Der Durchmesser D1 jeder der Aussparungen 9 beträgt vorzugsweise 300 bis 700 µm und bevorzugter 400 bis 600 µm. Außerdem beträgt der maximale Durchmesser D2 vorzugsweise 320 bis 700 µm und bevorzugter 450 bis 700 µm. Das Verhältnis von dem maximalen Durchmesser D2 zu dem Durchmesser D1 beträgt vorzugsweise 1,05 bis 1,20 und vorzugsweise 1,08 bis 1,15.
  • Die Tiefe D3 der Aussparung 9 ist kleiner als die Dicke der zweiten Kupferplatte 4' und beträgt vorzugsweise 100 bis 400 µm und bevorzugter 250 bis 390 µm. Das Verhältnis von der Tiefe D3 der Aussparung 9 zu dem Durchmesser D1 der Aussparung 9 beträgt vorzugsweise 0,5 bis 0,8 und bevorzugter 0,6 bis 0,8.
  • Außerdem beträgt der Krümmungsradius des Querschnitts der Kante 91 der zweiten Kupferplatte 4' vorzugsweise 1,5 bis 10,0 µm und bevorzugter 2,0 bis 8,0 µm. Die Querschnittsform der Kante 91 ist jedoch nicht notwendigerweise bogenförmig, sondern kann auch in einem spitzen Winkel geformt sein.
  • Wenn der Abstand W zwischen den Aussparungen 9 zu klein ist, verschlechtert sich die Nassausbreitung des zweiten Verbindungs- bzw. Bondingmaterials 5'. Andererseits besteht bei einem zu großen Abstand W die Möglichkeit, dass ein Spannungsrelaxationseffekt der Aussparung nicht erzielt werden kann. Daher beträgt der Abstand W zwischen den Aussparungen 9 vorzugsweise 0,1 bis 0,5 mm und bevorzugter 0,15 bis 0,3 mm.
  • <3. Verfahren zur Herstellung eines Substrats für eine Halbleitervorrichtung>.
  • Als Nächstes wird ein Beispiel für ein Verfahren zur Herstellung des vorstehend beschriebenen Substrats 2 für eine Halbleitervorrichtung beschrieben. Zunächst wird ein Laminat gebildet, in dem die ersten und zweiten Kupferplatten 4 und 4' auf der oberen Oberfläche und der unteren Oberfläche der Isolierplatte 3 angeordnet sind. Dabei wird die Oberfläche jeder der verwendeten Kupferplatten oxidiert. Anschließend wird das Laminat etwa 10 Minuten lang unter einer Stickstoffatmosphäre bei 1065°C bis 1083°C erhitzt. Dadurch entsteht an der Grenzfläche, wo die Isolierplatte 3 und die ersten und zweiten Kupferplatten 4 und 4' zusammengefügt sind, eine eutektische Cu-O-Flüssigphase, und jede Oberfläche der Isolierplatte 3 wird benetzt. Anschließend wird die eutektische Cu-O-Flüssigphase durch Abkühlen des Laminats verfestigt und die erste und die zweite Kupferplatte 4 und 4' werden mit der Isolierplatte 3 zusammengefügt. Es ist zu beachten, dass die erste und die zweite Kupferplatte 4 und 4' im Vakuum mit der Isolierplatte 3 mit einem Hartlot, das ein aktives Metall wie Titan enthält, zusammengefügt werden können.
  • Anschließend werden die Aussparungen 9 in der zweiten Kupferplatte 4' ausgebildet. Zunächst wird auf die zweite Kupferplatte 4' eine Maskenschicht laminiert, in der ein kreisförmiges Durchgangsloch ausgebildet ist, das jeder der Aussparungen 9 der zweiten Kupferplatte 4' entspricht. Die Innendurchmesser dieser Durchgangslöcher sind kleiner als der Durchmesser D1 der Öffnung jeder der Aussparungen 9 und können z.B. 35 bis 55 % des Durchmessers D1 betragen. Dann wird das Ätzen mit einer Ätzgeschwindigkeit von 0,5 bis 5 m/min durchgeführt, um die Aussparungen 9 zu bilden.
  • Es ist zu beachten, dass die auf der ersten Kupferplatte 4 gebildete Übertragungsschaltung z.B. durch ein subtraktives oder ein additives Verfahren gebildet werden kann.
  • <4. Merkmale>
  • Mit der vorstehenden Ausführungsform lassen sich die folgenden Effekte erzielen.
    • (1) Selbst wenn die Wärmespannung aufgrund einer Temperaturänderung der Halbleitervorrichtung 1 auf das Substrat 2 für eine Halbleitervorrichtung einwirkt, kann die an der Umfangskante der zweiten Kupferplatte 4' erzeugte Wärmespannung durch die Vielzahl von Aussparungen 9 gemildert werden. Infolgedessen können Risse im Substrat 2 für eine Halbleitervorrichtung und ein Abblättern der zweiten Kupferplatte 4' verhindert werden.
    • (2) Da der Durchmesser D1 der Öffnung jeder der Aussparungen 9 kleiner als der maximale Durchmesser D2 innerhalb der Aussparung 9 ist, kann die Fläche der Hauptoberfläche der zweiten Kupferplatte 4' vergrößert werden, während die Aussparung 9 gebildet wird. Infolgedessen ist es möglich, die Hemmung der Nassausbreitung des Bondingmaterials 5', wie des Lötmittels, das auf die Hauptoberfläche der flachen zweiten Kupferplatte 4' fließt, durch die Aussparung 9 zu verringern. Infolgedessen wird die Bildung eines Hohlraums des Verbindungs- bzw. Bondingmaterials 5' zwischen der zweiten Kupferplatte 4' und dem Kühlkörper 8 unterdrückt und die im Halbleiterchip 6 erzeugte Wärme kann zufriedenstellend an den Kühlkörper 8 übertragen werden.
    • (3) Da die Kante 91 der zweiten Kupferplatte 4' an der Öffnungskante der Aussparung 9 radial nach innen über die Öffnung vorsteht, vergrößert sich das Volumen der zweiten Kupferplatte 4' um einen Abschnitt des Überstands. Daher wird die Wärmeableitung des Substrats 2 für eine Halbleitervorrichtung verbessert.
    • (4) Da die Querschnittsform der Kante 91 der zweiten Kupferplatte 4' an der Öffnungskante bogenförmig ist, kann das zweite Verbindungs- bzw. Bondingmaterial 5' reibungslos von der Hauptoberfläche der zweiten Kupferplatte 4' in die Aussparung 9 geführt werden und leicht in die Aussparung 9 fließen. Insbesondere wenn der Krümmungsradius der Kante 91 größer ist, kann das zweite Verbindungs- bzw. Bondingmaterial 5' leichter fließen. Daher kann die Bildung von Hohlräumen in der Aussparung 9 unterdrückt werden. Daher kann eine Teilentladung innerhalb des Hohlraums unterdrückt werden und eine Verschlechterung der Wärmeableitung aufgrund des Hohlraums kann unterdrückt werden.
  • <5. Modifizierung>
  • Obwohl eine Ausführungsform der vorliegenden Erfindung vorstehend beschrieben wurde, ist die vorliegende Erfindung nicht darauf beschränkt, und es können verschiedene Modifizierungen vorgenommen werden, ohne vom Gedanken der Erfindung abzuweichen. Man beachte, dass die folgenden Modifizierungen in geeigneter Weise kombiniert werden können.
    • (1) In der vorstehenden Ausführungsform ist eine Reihe von Aussparungen 9 entlang der Umfangskante der zweiten Kupferplatte 4' ausgebildet, es können jedoch auch zwei oder mehr Reihen von Aussparungen 9 ausgebildet werden.
    • (2) In der vorstehenden Ausführungsform sind die Aussparungen 9 nur in der zweiten Kupferplatte 4' ausgebildet, aber die Aussparungen 9 können auch in der ersten Kupferplatte 4 ausgebildet werden. In diesem Fall können, ähnlich wie bei der zweiten Kupferplatte 4', eine oder mehrere Reihen von Aussparungen 9 entlang der Umfangskante der ersten Kupferplatte 4 gebildet werden. Darüber hinaus können die Aussparungen 9 auch in der Nähe der Mitte der ersten Kupferplatte 4 ausgebildet werden. Die Aussparungen 9 können z.B. zur Positionierung des Halbleiterchips 6 verwendet werden.
    • (3) Die Form der Öffnung jeder der Aussparungen 9 ist nicht besonders begrenzt und kann neben der vorstehend beschriebenen kreisförmigen Form auch eine elliptische Form, eine Form, bei der rechteckige Ecken abgerundet sind, oder dergleichen haben. In diesem Fall kann der Durchmesser D1 der Öffnung der maximale Durchmesser sein. Als maximaler Durchmesser kann ein der Form der Öffnung entsprechender Durchmesser des umschriebenen Kreises festgelegt werden. Außerdem kann die Querschnittsform der Aussparung 9 neben einer im Wesentlichen kreisförmigen Form auch ein Teil einer Ellipse sein.
    • (4) In der vorstehenden Ausführungsform ist die Aussparung 9 in der zweiten Kupferplatte 4' ausgebildet und reicht nicht bis zur Isolierplatte 3, aber beispielsweise, wie in 4 dargestellt, kann die Aussparung 9 die zweite Kupferplatte 4' durchdringen und die Isolierplatte 3 erreichen. In diesem Fall wird der Effekt der Wärmespannungsrelaxation durch die Aussparung 9 verstärkt. Andererseits ist das Volumen der zweiten Kupferplatte 4' in dem Fall, in dem die Aussparung 9 die Isolierplatte 3 nicht erreicht, relativ größer als in dem Fall, in dem die Aussparung 9 die Isolierplatte 3 erreicht. Daher wird die Wärmeableitung verbessert. Da das Volumen der Aussparung 9 vermindert ist, kann außerdem die Bildung von Hohlräumen aufgrund eines unzureichenden Zuflusses des zweiten Verbindungs- bzw. Bondingmaterials 5' unterdrückt werden.
  • BEISPIELE
  • Nachfolgend werden Beispiele der vorliegenden Erfindung beschrieben. Die vorliegende Erfindung ist jedoch nicht auf die folgenden Beispiele beschränkt.
  • Als Isolierplatte wurde Aluminiumoxid mit einer Dicke von 0,32 mm hergestellt. Dann wurde eine Kupferplatte mit oxidierten Oberflächen mit einer Dicke von 0,4 mm auf beiden Oberflächen der Isolierplatte angeordnet und die Kupferplatte wurde mit der Isolierplatte durch Erhitzen für etwa 10 Minuten unter einer Stickstoffatmosphäre bei 1070°C gebondet bzw. verbunden. Die folgenden Aussparungen wurden entlang einer Umfangskante einer Kupferplatte des so erhaltenen Substrats für eine Halbleitervorrichtung gebildet, um Substrate für eine Halbleitervorrichtung gemäß den Beispielen 1 bis 6 zu erhalten.
  • Die Aussparungen wurden durch Ätzen hergestellt. Der Durchmesser des in der Maske für die Aussparung gebildeten Durchgangslochs und die Ätzgeschwindigkeit sind in der nachstehenden Tabelle 1 angegeben. Eine Kupferplattenoberfläche eines zusammengefügten Körpers, der durch Zusammenfügen einer Isolierplatte und einer Kupferplatte gebildet wird, wird mit einem Ätzresist oder einem Trockenfilm maskiert, und ein unmaskierter Kupferplattenabschnitt wird chemisch geätzt, um ein Schaltungsmuster mit einer gewünschten Form zu bilden. Die Ätzgeschwindigkeit gibt die Geschwindigkeit an, mit der ein zusammengefügter Körper eine Ätzfläche von etwa 5 m Länge durchläuft. In der Ätzfläche wird eine Ätzlösung auf den zusammengefügten Körper gesprüht und die Kupferplatte wird geätzt. [Tabelle 1]
    Durchmesser des Durchgangslochs der Maske (µm) Ätzgeschwindiqkeit (m/min)
    Beispiel 1 170 2,2
    Beispiel 2 170 1,7
    Beispiel 3 170 1,2
    Beispiel 4 260 2,2
    Beispiel 5 260 1,7
    Beispiel 6 260 1,2
  • Durch dieses Ätzen wurden in den Beispielen 1 bis 6 Aussparungen, wie in Tabelle 2 nachstehend dargestellt, gebildet. Unter ihnen durchdringt die Aussparung von Beispiel 6 die Kupferplatte und erreicht die Isolierplatte. So wurden die Substrate für eine Halbleitervorrichtung gemäß den Beispielen 1 bis 6 erhalten. Man beachte, dass die Länge der Kante in Tabelle 2 nachstehend die Länge eines Abschnitts ist, der über den maximalen Durchmesser D2 der Aussparung hinausragt, und durch (D2 - D1)/2 berechnet wird. [Tabelle 2]
    Durchmesser D1 (µm) Maximaler Durchmesser D2 (µm) Tiefe D3 (µm) Krümmungsradius der Kante (µm) Länge der Kante (µm) D2/D1 D3/D1 D3/D2
    Beispiel 1 363 393 258 2,1 15,0 1,08 0,71 0,66
    Beispiel 2 399 437 294 5,1 19,0 1,10 0,74 0,67
    Beispiel 3 435 481 330 7,7 22,9 1,11 0,76 0,69
    Beispiel 4 531 578 323 2,3 23,6 1,09 0,61 0,56
    Beispiel 5 561 629 356 2,6 34,1 1,12 0,63 0,56
    Beispiel 6 591 680 389 2,9 44,6 1,15 0,66 0,57
  • Darüber hinaus zeigen die 5 bis 8 Querschnittsformen der Aussparungen und vergrößerte Ansichten der in den Beispielen 1, 3, 4 bzw. 6 gebildeten Kanten.
  • Wie vorstehend beschrieben, konnten in den Beispielen 1 bis 6 die Aussparungen, deren maximaler Durchmesser D2 größer als der Durchmesser D1 der Öffnung war, gebildet werden. Daher war es möglich, die Fläche der Hauptoberfläche der Kupferplatte zu vergrößern, während die Aussparungen gebildet wurden. Daher ist es zum Beispiel möglich, wenn der Kühlkörper durch das Verbindungs- bzw. Bondingmaterial mit der Kupferplatte gebondet bzw. verbunden wird, die Hemmung der Nassausbreitung des Verbindungs- bzw. Bondingmaterials, das auf die Hauptoberfläche der flachen Kupferplatte fließt, durch die Aussparungen zu verringern. Da sich das Volumen der Kupferplatte vergrößert, kann außerdem die Wärmeableitung verbessert werden. Außerdem hat jede der Aussparungen einen bogenförmigen Querschnitt der Kante. Daher kann das Verbindungs- bzw. Bondingmaterial leicht von der Hauptoberfläche der Kupferplatte zur Aussparung hin nach innen umgreifen.
  • Bezugszeichenliste
  • BESCHREIBUNG DER BEZUGSZEICHEN
    • 2
    Substrat für Halbleitervorrichtung
    3
    Isolierplatte
    4, 4'
    Kupferplatte
    9
    Aussparung
    91
    Kante
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2019/167509 A [0003]

Claims (8)

  1. Substrat für eine Halbleitervorrichtung, umfassend: eine Isolierplatte, die eine erste Oberfläche und eine zweite Oberfläche enthält; eine erste Kupferplatte, die mit der ersten Oberfläche der Isolierplatte zusammengefügt ist und ein leitendes Muster bildet; und eine zweite Kupferplatte, die mit der zweiten Oberfläche der Isolierplatte zusammengefügt ist, wobei eine Vielzahl von Aussparungen in mindestens einer der ersten Kupferplatte und zweiten Kupferplatte ausgebildet sind und ein Durchmesser D1 einer Öffnung jeder der Aussparungen kleiner als ein maximaler Durchmesser D2 innerhalb der Öffnung der Aussparung ist.
  2. Substrat für eine Halbleitervorrichtung nach Anspruch 1, wobei eine Kante der ersten Kupferplatte oder der zweiten Kupferplatte, die einer Öffnungskante jeder der Aussparungen entspricht, radial nach innen von der Öffnung vorsteht und im Querschnitt bogenförmig ausgebildet ist.
  3. Substrat für eine Halbleitervorrichtung nach Anspruch 2, wobei der Krümmungsradius der Kante 2,0 µm oder mehr beträgt.
  4. Substrat für eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Verhältnis zwischen dem maximalen Durchmesser D2 zu dem Durchmesser D1 1,08 oder mehr beträgt.
  5. Substrat für eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei jede der Aussparungen die Isolierplatte nicht erreicht.
  6. Substrat für eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Vielzahl von Aussparungen entlang einer Umfangskante von mindestens einer von der ersten und/oder der zweiten Kupferplatte ausgebildet sind.
  7. Substrat für eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die Vielzahl von Aussparungen in der Nähe einer Mitte der ersten Kupferplatte ausgebildet ist.
  8. Substrat für eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Vielzahl von Aussparungen sowohl in der ersten Kupferplatte als auch in der zweiten Kupferplatte ausgebildet ist.
DE112022002069.5T 2021-06-09 2022-03-15 Substrat für Halbleitervorrichtung Pending DE112022002069T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-096735 2021-06-09
JP2021096735A JP2022188583A (ja) 2021-06-09 2021-06-09 半導体装置用基板
PCT/JP2022/011601 WO2022259676A1 (ja) 2021-06-09 2022-03-15 半導体装置用基板

Publications (1)

Publication Number Publication Date
DE112022002069T5 true DE112022002069T5 (de) 2024-01-25

Family

ID=84425824

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022002069.5T Pending DE112022002069T5 (de) 2021-06-09 2022-03-15 Substrat für Halbleitervorrichtung

Country Status (4)

Country Link
JP (1) JP2022188583A (de)
CN (1) CN117480599A (de)
DE (1) DE112022002069T5 (de)
WO (1) WO2022259676A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167509A1 (ja) 2018-03-01 2019-09-06 富士電機株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10332695A1 (de) * 2003-07-18 2005-02-03 Robert Bosch Gmbh Anordnung zur Befestigung eines Bauelements
JP5056325B2 (ja) * 2007-10-04 2012-10-24 富士電機株式会社 半導体装置の製造方法および半田ペースト塗布用のメタルマスク

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167509A1 (ja) 2018-03-01 2019-09-06 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN117480599A (zh) 2024-01-30
WO2022259676A1 (ja) 2022-12-15
JP2022188583A (ja) 2022-12-21

Similar Documents

Publication Publication Date Title
DE69413602T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE68927531T2 (de) Verfahren zum Herstellen einer Leiterplatte
DE69028765T2 (de) Direktionelle Streifenleitungsstruktur und Herstellung einer derartigen Struktur
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE1764951B1 (de) Mehrschichtige metallisierung fuer halbleiteranschluesse
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
DE102017200256A1 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102015215133B4 (de) Halbleitervorrichtung
DE19509441C2 (de) Integrierte Hybrid-Leistungsschaltungsvorrichtung
DE4140010A1 (de) Leiterplatte und verfahren zu ihrer herstellung
DE112017006866T5 (de) Isoliertes wärmeabfuhrsubstrat
DE4132947C2 (de) Elektronische Schaltungsanordnung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE69936189T2 (de) Elektrischer leiter mit als flanschen und geätzte rillen geformter oberflächenstruktur
DE112021004170T5 (de) Halbleitervorrichtung
DE102004058806A1 (de) Schaltungsstruktur auf einem Kühlkörper und Verfahren zur Herstellung derartiger Schaltungsstrukturen
EP3958302A1 (de) Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
EP2054947B1 (de) Optoelektronisches bauelement
DE112022002069T5 (de) Substrat für Halbleitervorrichtung
WO2022263543A1 (de) Leiterplattenanordnung
DE102020110159A1 (de) Halbleitermodul
DE102018208844B3 (de) Kühlkörper, Leistungselektronikmodul mit einem Kühlkörper und Verfahren zur Herstellung des Kühlkörpers
DE102019124593A1 (de) Kühlsystem

Legal Events

Date Code Title Description
R012 Request for examination validly filed