DE112021007946T5 - Anzeigesubstrat und Anzeigevorrichtung - Google Patents

Anzeigesubstrat und Anzeigevorrichtung Download PDF

Info

Publication number
DE112021007946T5
DE112021007946T5 DE112021007946.8T DE112021007946T DE112021007946T5 DE 112021007946 T5 DE112021007946 T5 DE 112021007946T5 DE 112021007946 T DE112021007946 T DE 112021007946T DE 112021007946 T5 DE112021007946 T5 DE 112021007946T5
Authority
DE
Germany
Prior art keywords
subpixel
subpixels
base
transistor
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021007946.8T
Other languages
English (en)
Inventor
Can Yuan
Yongqian Li
Pan XU
Zhidong Yuan
Dacheng Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Joint Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Joint Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Joint Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of DE112021007946T5 publication Critical patent/DE112021007946T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Die vorliegende Offenbarung stellt ein Anzeigesubstrat und eine Anzeigevorrichtung bereit. Das Anzeigesubstrat umfasst eine Basis und mehrere auf der Basis vorgesehene Subpixel, wobei die mehreren Subpixel in einem Array verteilt sind; wobei das Subpixel eine Subpixel-Treiberschaltung und ein lichtemittierendes Element umfasst, wobei die Subpixel-Treiberschaltung eine Treiberteilschaltung und eine Lichtemissions-Steuerteilschaltung umfasst, die miteinander gekoppelt sind; wobei das lichtemittierende Element ein Anodenmuster umfasst; wobei die mehreren Subpixel in mehrere Gruppen von Subpixeln unterteilt sind, wobei jede Gruppe von Subpixeln zwei Subpixel umfasst, die entlang einer ersten Richtung angeordnet sind, wobei zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen dieselbe Lichtemissions-Steuerteilschaltung multiplexen, die dazu dient, jeweils die Treiberteilschaltungen in den zwei Subpixeln zu steuern, um ein Treibersignal in das Anodenmuster zu schreiben; und wobei das Subpixel ferner eine Datenleitung umfasst, die einen Teil umfasst, der sich entlang der ersten Richtung erstreckt.

Description

  • Technisches Gebiet
  • Die vorliegende Offenbarung bezieht sich auf das Gebiet der Anzeigetechnologie und insbesondere auf ein Anzeigesubstrat und eine Anzeigevorrichtung.
  • Stand der Technik
  • Aufgrund der kontinuierlichen Entwicklung der Anzeigetechnologie werden Anzeigeprodukte mit organischen Leuchtdioden (englisch: Organic Light-Emitting Diode, abgekürzt: OLED) aufgrund ihrer Vorteile wie einer hohen Helligkeit, einer geringen Leistungsaufnahme, einer schnellen Reaktion, einer hohen Auflösung, einer guten Flexibilität und einer hohen Lichtemissionseffizienz weit verwendet. Mit der allmählichen Öffnung des Marktes für OLED-Anzeigeprodukte steigt auch die Nachfrage nach speziell geformten OLED-Anzeigeprodukten.
  • Darstellung der Erfindung
  • Eine Aufgabe der vorliegenden Offenbarung besteht darin, ein Anzeigesubstrat und eine Anzeigevorrichtung bereitzustellen.
  • Um die oben genannte Aufgabe zu realisieren, stellt die vorliegende Offenbarung folgende technische Lösungen bereit:
    • Ein erster Aspekt der vorliegenden Offenbarung stellt ein Anzeigesubstrat bereit, das eine Basis und mehrere auf der Basis vorgesehene Subpixel umfasst, wobei die mehreren Subpixel in einem Array verteilt sind;
    • wobei das Subpixel eine Subpixel-Treiberschaltung und ein lichtemittierendes Element umfasst, wobei die Subpixel-Treiberschaltung eine Treiberteilschaltung und eine Lichtemissions-Steuerteilschaltung umfasst, die miteinander gekoppelt sind; und wobei das lichtemittierende Element ein Anodenmuster umfasst;
    • wobei die mehreren Subpixel in mehrere Gruppen von Subpixeln unterteilt sind, wobei jede Gruppe von Subpixeln zwei Subpixel umfasst, die entlang einer ersten Richtung angeordnet sind, wobei zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen dieselbe Lichtemissions-Steuerteilschaltung multiplexen, die dazu dient, jeweils die Treiberteilschaltungen in den zwei Subpixeln zu steuern, um ein Treibersignal in das Anodenmuster zu schreiben;
    • wobei das Subpixel ferner eine Datenleitung umfasst, die einen Teil umfasst, der sich entlang der ersten Richtung erstreckt.
  • Optional umfasst das Subpixel ferner:
    • eine Lichtemissions-Steuersignalleitung, die einen Teil umfasst, der sich entlang einer zweiten Richtung erstreckt, die sich mit der ersten Richtung schneidet;
    • wobei zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen dieselbe Lichtemissions-Steuersignalleitung multiplexen, die mit der Lichtemissions-Steuerteilschaltung gekoppelt ist und dazu dient, die Lichtemissions-Steuerteilschaltung zu steuern; wobei eine orthographische Projektion der Lichtemissions-Steuersignalleitung auf der Basis zwischen orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster auf der Basis liegt.
  • Optional umfasst die Lichtemissions-Steuerteilschaltung einen Lichtemissions-Steuertransistor, wobei ein Gate des Lichtemissions-Steuertransistors mit der Lichtemissions-Steuersignalleitung gekoppelt ist und ein zweiter Pol des Lichtemissions-Steuertransistors mit der Treiberteilschaltung gekoppelt ist;
    wobei der Lichtemissions-Steuertransistor eine aktive Lichtemissions-Steuerschicht umfasst, die einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt, wobei eine orthographische Projektion der aktiven Lichtemissions-Steuerschicht auf der Basis zwischen den orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster auf der Basis liegt.
  • Optional umfasst das Subpixel ferner:
    • eine Stromversorgungsleitung, die einen Teil umfasst, der sich entlang der ersten Richtung erstreckt, wobei die in den zwei Subpixeln enthaltenen Stromversorgungsleitungen miteinander gekoppelt sind;
    • wobei ein erster Pol des Lichtemissions-Steuertransistors mit der Stromversorgungsleitung gekoppelt ist, und der Lichtemissions-Steuertransistor dazu dient, unter der Steuerung der Lichtemissions-Steuersignalleitung die Verbindung zwischen der Stromversorgungsleitung und den Treiberteilschaltungen in den zwei Subpixeln einzuschalten oder auszuschalten.
  • Optional umfasst das Subpixel ferner:
    • einen Stromversorgungsverbindungsabschnitt, der einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen denselben Stromversorgungsverbindungsabschnitt multiplexen;
    • wobei eine orthographische Projektion der Stromversorgungsleitung auf der Basis entlang der zweiten Richtung auf einer Seite einer orthographischen Projektion der aktiven Lichtemissions-Steuerschicht auf der Basis liegt, und der erste Pol des Lichtemissions-Steuertransistors über den Stromversorgungsverbindungsabschnitt mit der Stromversorgungsleitung gekoppelt ist.
  • Optional sind der Stromversorgungsverbindungsabschnitt und die Lichtemissions-Steuersignalleitung auf derselben Schicht vorgesehen und bestehen aus demselben Material.
  • Optional sind die mehreren Subpixel in mehrere Pixeleinheiten unterteilt, wobei die Pixeleinheit mindestens zwei Subpixel umfasst, die entlang der zweiten Richtung angeordnet sind;
    wobei die mindestens zwei Subpixel dieselbe Stromversorgungsleitung multiplexen und die in den mindestens zwei Subpixeln enthaltenen Stromversorgungsverbindungsabschnitte nacheinander miteinander gekoppelt sind.
  • Optional umfasst die Treiberteilschaltung einen Treibertransistor, wobei ein erster Pol des Treibertransistors mit dem zweiten Pol des Lichtemissions-Steuertransistors gekoppelt ist und ein zweiter Pol des Treibertransistors mit dem Anodenmuster des lichtemittierenden Elements gekoppelt ist;
    wobei der Treibertransistor eine aktive Treiberschicht umfasst; wobei in den zwei Subpixel-Treiberschaltungen die in den zwei Treibertransistoren enthaltenen aktiven Treiberschichten achsensymmetrisch vorgesehen sind, wobei sich die Symmetrieachse entlang der zweiten Richtung erstreckt und eine orthographische Projektion der Symmetrieachse auf der Basis zwischen den orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster auf der Basis liegt.
  • Optional überlappt sich die orthographische Projektion der Symmetrieachse auf der Basis mit der orthographischen Projektion der aktiven Lichtemissions-Steuerschicht auf der Basis.
  • Optional umfasst das Subpixel ferner eine erste Abtastleitung, die einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt;
    wobei die Subpixel-Treiberschaltung ferner einen ersten Transistor umfasst, wobei ein Gate des ersten Transistors mit der ersten Abtastleitung gekoppelt ist, ein erster Pol des ersten Transistors mit der Datenleitung gekoppelt ist, und ein zweiter Pol des ersten Transistors mit dem Gate des Treibertransistors gekoppelt ist;
    wobei der erste Transistor eine erste aktive Schicht umfasst, die einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei in demselben Subpixel die erste aktive Schicht, die aktive Treiberschicht und die aktive Lichtemissions-Steuerschicht nacheinander entlang der ersten Richtung angeordnet sind.
  • Optional sind in den zwei Subpixel-Treiberschaltungen die in den zwei ersten Transistoren enthaltenen ersten aktiven Schichten symmetrisch in Bezug auf die Symmetrieachse vorgesehen.
  • Optional sind die mehreren Subpixel in mehrere Pixeleinheiten unterteilt, wobei zumindest ein Teil der Pixeleinheiten ein erstes Subpixel, ein zweites Subpixel und ein drittes Subpixel umfasst, die entlang der zweiten Richtung angeordnet sind, wobei das erste Subpixel eine erste Datenleitung, das zweite Subpixel eine zweite Datenleitung und das dritte Subpixel eine dritte Datenleitung umfasst;
    wobei in einem ersten Teil der Pixeleinheiten die erste Datenleitung auf einer entlang der zweiten Richtung vom zweiten Subpixel entfernten Seite des ersten Subpixels liegt und sowohl die zweite Datenleitung als auch die dritte Datenleitung zwischen dem zweiten Subpixel und dem dritten Subpixel liegen; wobei zwischen dem ersten Subpixel und dem zweiten Subpixel ein erster Abstandsbereich besteht;
    wobei in einem zweiten Teil der Pixeleinheiten sowohl die erste Datenleitung als auch die zweite Datenleitung zwischen dem ersten Subpixel und dem zweiten Subpixel liegen und die dritte Datenleitung auf einer entlang der zweiten Richtung vom zweiten Subpixel entfernten Seite des dritten Subpixels liegt; wobei zwischen dem zweiten Subpixel und dem dritten Subpixel ein zweiter Abstandsbereich besteht.
  • Optional sind die mehreren Gruppen von Subpixeln in mehrere Reihen von Subpixelgruppen unterteilt, die entlang der ersten Richtung angeordnet sind, wobei jede Reihe von Subpixelgruppen mehrere Gruppen von Subpixeln umfasst, die entlang der zweiten Richtung angeordnet sind;
    wobei das Anzeigesubstrat ferner mehrere Gate-Treiberschaltungs-Layoutbereiche und mehrere Gate-Treiberverdrahtungs-Layoutbereiche umfasst;
    wobei die mehreren Gate-Treiberschaltungs-Layoutbereiche in einer Eins-zu-eins-Entsprechung mit den mehreren Reihen von Subpixelgruppen stehen, und jeder Gate-Treiberschaltungs-Layoutbereich einen ersten Layoutbereich und einen zweiten Layoutbereich umfasst, wobei entlang der ersten Richtung der erste Layoutbereich auf einer ersten Seite einer entsprechenden Reihe von Subpixelgruppen liegt und der zweite Layoutbereich auf einer zweiten Seite der entsprechenden Reihe von Subpixelgruppen liegt;
    wobei die mehreren Gate-Treiberschaltungs-Layoutbereiche in einer Eins-zu-Eins-Entsprechung mit den mehreren Gate-Treiberverdrahtungs-Layoutbereichen stehen und der Gate-Treiberverdrahtungs-Layoutbereich mindestens zwei dritte Layoutbereiche umfasst, die entlang der zweiten Richtung angeordnet sind;
    wobei in den mindestens zwei dritten Layoutbereichen mindestens ein dritter Layoutbereich im ersten Abstandsbereich in einer entsprechenden Reihe von Subpixelgruppen liegt; mindestens ein dritter Layoutbereich im zweiten Abstandsbereich in einer entsprechenden Reihe von Subpixelgruppen liegt.
  • Optional umfasst das Subpixel ferner eine Referenzsignalleitung und eine zweite Abtastleitung, wobei die Referenzsignalleitung einen Teil umfasst, der sich entlang der ersten Richtung erstreckt, und die zweite Abtastleitung einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt;
    wobei die Subpixel-Treiberschaltung ferner einen zweiten Transistor umfasst, wobei ein Gate des zweiten Transistors mit der zweiten Abtastleitung gekoppelt ist, ein erster Pol des zweiten Transistors mit der Referenzsignalleitung gekoppelt ist und ein zweiter Pol des zweiten Transistors mit dem Gate des Treibertransistors gekoppelt ist;
    wobei der zweite Transistor eine zweite aktive Schicht umfasst, die einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei in demselben Subpixel die zweite aktive Schicht, die erste aktive Schicht und die aktive Lichtemissions-Steuerschicht nacheinander entlang der ersten Richtung angeordnet sind.
  • Optional sind in den zwei Subpixel-Treiberschaltungen die in zwei zweiten Transistoren enthaltenen zweiten aktiven Schichten symmetrisch in Bezug auf die Symmetrieachse vorgesehen.
  • Optional umfasst das Subpixel ferner einen Referenzverbindungsabschnitt, der einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; und wobei ein erster Pol des zweiten Transistors über den Referenzverbindungsabschnitt mit der Referenzsignalleitung gekoppelt ist.
  • Optional sind die mehreren Subpixel in mehrere Pixeleinheiten unterteilt, wobei die Pixeleinheit mindestens zwei Subpixel umfasst, die entlang der zweiten Richtung angeordnet sind;
    wobei die einzelnen Subpixel, die in zwei benachbarten Pixeleinheiten enthalten sind, die entlang der zweiten Richtung angeordnet sind, eine Referenzsignalleitung multiplexen, die zwischen den zwei benachbarten Pixeleinheiten liegt, und die in den einzelnen Subpixeln enthaltenen Referenzverbindungsabschnitte nacheinander miteinander gekoppelt sind.
  • Optional sind in demselben Subpixel eine orthographische Projektion des Referenzverbindungsabschnitts auf der Basis, eine orthographische Projektion der zweiten Abtastleitung auf der Basis, eine orthographische Projektion der ersten Abtastleitung auf der Basis und eine orthographische Projektion der Lichtemissions-Steuersignalleitung auf der Basis nacheinander entlang der ersten Richtung angeordnet.
  • Optional umfasst das Subpixel ferner eine Initialisierungssignalleitung und eine dritte Abtastleitung, wobei die Initialisierungssignalleitung und die dritte Abtastleitung jeweils einen Teil umfassen, der sich entlang der zweiten Richtung erstreckt;
    wobei die Subpixel-Treiberschaltung ferner einen dritten Transistor umfasst, wobei ein Gate des dritten Transistors mit der dritten Abtastleitung gekoppelt ist, ein erster Pol des dritten Transistors mit der Initialisierungssignalleitung gekoppelt ist, und ein zweiter Pol des dritten Transistors mit dem Anodenmuster des lichtemittierenden Elements gekoppelt ist;
    wobei der dritte Transistor eine dritte aktive Schicht umfasst; wobei in demselben Subpixel die erste aktive Schicht, die dritte aktive Schicht und die aktive Lichtemissions-Steuerschicht nacheinander entlang der ersten Richtung angeordnet sind.
  • Optional sind in den zwei Subpixel-Treiberschaltungen die in zwei dritten Transistoren enthaltenen dritten aktiven Schichten symmetrisch in Bezug auf die Symmetrieachse vorgesehen.
  • Optional umfasst mindestens einer von dem ersten Transistor, dem zweiten Transistor und dem dritten Transistor eine Doppel-Gate-Struktur.
  • Optional umfasst die Subpixel-Treiberschaltung ferner einen Speicherkondensator, der eine erste Polplatte und eine zweite Polplatte umfasst, die gegenüberliegend vorgesehen sind, wobei die erste Polplatte zwischen der Basis und der zweiten Polplatte liegt; die erste Polplatte mit dem Gate des Treibertransistors gekoppelt ist, und die zweite Polplatte jeweils mit dem zweiten Pol des Treibertransistors und dem Anodenmuster des lichtemittierenden Elements gekoppelt ist;
    wobei in den zwei Subpixel-Treiberschaltungen zwei erste Polplatten symmetrisch in Bezug auf die Symmetrieachse vorgesehen sind; und/oder zwei zweite Polplatten symmetrisch in Bezug auf die Symmetrieachse vorgesehen sind.
  • Optional umfasst das Subpixel ferner einen ersten leitenden Verbindungsabschnitt und einen zweiten leitenden Verbindungsabschnitt, die auf unterschiedlichen Schichten vorgesehen sind, wobei der erste leitende Verbindungsabschnitt zwischen der Basis und dem zweiten leitenden Verbindungsabschnitt liegt, und das Anodenmuster auf einer der Basis abgewandten Seite des zweiten leitenden Verbindungsabschnitts liegt; wobei die zweite Polplatte mit dem ersten leitenden Verbindungsabschnitt gekoppelt ist; wobei zwischen einer orthographischen Projektion des zweiten leitenden Verbindungsabschnitts auf der Basis und einer orthographischen Projektion des ersten leitenden Verbindungsabschnitts auf der Basis ein erster Überlappungsbereich besteht, und zwischen der orthographischen Projektion des zweiten leitenden Verbindungsabschnitts auf der Basis und der orthographischen Projektion des Anodenmusters auf der Basis ein zweiter Überlappungsbereich besteht;
    wobei der zweite leitende Verbindungsabschnitt über ein erstes Durchgangsloch mit dem ersten leitenden Verbindungsabschnitt gekoppelt ist, und eine orthographische Projektion des ersten Durchgangslochs auf der Basis im ersten Überlappungsbereich liegt; und wobei der zweite leitende Verbindungsabschnitt über ein zweites Durchgangsloch mit dem Anodenmuster gekoppelt ist, und eine orthographische Projektion des zweiten Durchgangslochs auf der Basis im zweiten Überlappungsbereich liegt.
  • Optional liegt mindestens ein Teil der orthographischen Projektion des ersten leitenden Verbindungsabschnitts auf der Basis zwischen der orthographischen Projektion des dritten aktiven Musters auf der Basis und der orthographischen Projektion der aktiven Treiberschicht auf der Basis.
  • Optional umfasst die dritte aktive Schicht einen ersten Abschnitt und einen zweiten Abschnitt, die miteinander gekoppelt sind, wobei der erste Abschnitt einen Teil umfasst, der sich entlang der ersten Richtung erstreckt, der zweite Abschnitt einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt, und der erste Abschnitt und der zweite Abschnitt als eine L-förmige Struktur gebildet sind; wobei in demselben Subpixel die dritte aktive Schicht und die aktive Treiberschicht entlang einer dritten Richtung angeordnet sind, die sich sowohl mit der ersten Richtung als auch mit der zweiten Richtung schneidet; wobei ein 90-Grad-Winkel der L-förmigen Struktur der aktiven Treiberschicht zugewandt ist.
  • Optional umfasst das Anzeigesubstrat ferner eine auf der Basis vorgesehene Daten-Fan-Out-Leitung, die mit einer entsprechenden Datenleitung gekoppelt ist und die mit der zweiten leitenden Verbindungsabschnitt auf derselben Schicht vorgesehen ist und aus demselben Material besteht.
  • Optional umfasst das Anzeigesubstrat ferner eine Pixeldefinitionsschicht, die mehrere Pixelöffnungen definiert, die in einer Eins-zu-eins-Entsprechung mit den mehreren im Anzeigesubstrat enthaltenen Subpixeln stehen;
    wobei eine orthographische Projektion der ersten aktiven Schicht auf der Basis innerhalb einer orthographischen Projektion einer entsprechenden Pixelöffnung auf der Basis liegt;
    wobei eine orthographische Projektion der zweiten aktiven Schicht auf der Basis innerhalb einer orthographischen Projektion einer entsprechenden Pixelöffnung auf der Basis liegt;
    wobei eine orthographische Projektion der dritten aktiven Schicht auf der Basis innerhalb einer orthographischen Projektion der Pixeldefinitionsschicht auf der Basis liegt;
    wobei eine orthographische Projektion der aktiven Lichtemissions-Steuerschicht auf der Basis innerhalb der orthographischen Projektion der Pixeldefinitionsschicht auf der Basis liegt;
    wobei eine orthographische Projektion der aktiven Treiberschicht auf der Basis jeweils teilweise mit der orthographischen Projektion der Pixeldefinitionsschicht auf der Basis und einer orthographischen Projektion einer entsprechenden Pixelöffnung auf der Basis überlappt.
  • Basierend auf der technischen Lösung des oben beschriebenen Anzeigesubstrats stellt ein zweiter Aspekt der vorliegenden Offenbarung eine Anzeigevorrichtung bereit, die das oben beschriebene Anzeigesubstrat umfasst.
  • Kurze Beschreibung der Zeichnungen
  • Die hier beschriebenen beigefügten Zeichnungen dienen dem weiteren Verständnis der vorliegenden Offenbarung und bilden einen Teil der vorliegenden Offenbarung, und die schematischen Ausführungsbeispiele der vorliegenden Offenbarung und die Beschreibung derselben dienen der Erläuterung der vorliegenden Offenbarung und stellen keine unzulässige Einschränkung der vorliegenden Offenbarung dar. In den beigefügten Zeichnungen:
    • 1 ist einen Schaltplan, der einer minimalen Wiederholungseinheit in einem Anzeigesubstrat entspricht, das durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 2 ist ein Treiberzeitdiagramm einer Subpixel-Treiberschaltung in einer Gruppe von Subpixeln, die durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 3 ist ein schematisches Diagramm eines Layouts, das dem Schaltplan in 1 entspricht;
    • 4 ist ein schematisches Diagramm eines Gate-Treiberschaltungs-Layoutbereichs und eines Gate-Treiberverdrahtungs-Layoutbereichs, die durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt werden;
    • 5 ist ein schematisches Diagramm einer aktiven Schicht in 3;
    • 6 ist ein schematisches Diagramm eines Layouts einer ersten Gate-Metallschicht in 3;
    • 7 ist ein schematisches Diagramm eines Layouts einer zweiten Gate-Metallschicht in 3;
    • 8 ist ein schematisches Diagramm eines Layouts einer ersten Source-Drain-Metallschicht in 3;
    • 9 ist ein schematisches Diagramm eines Layouts einer zweiten Source-Drain-Metallschicht in 3;
    • 10 ist ein schematisches Diagramm eines Layouts einer Anodenschicht in 3;
    • 11 ist ein schematisches Diagramm eines Layouts einer Öffnung, die in einer Pixeldefinitionsschicht in 3 gebildet ist;
    • 12 ist ein schematisches Diagramm eines Layouts der aktiven Schicht und der ersten Gate-Metallschicht in 3;
    • 13 ist ein schematisches Diagramm eines Layouts der aktiven Schicht, der ersten Gate-Metallschicht und der zweiten Gate-Metallschicht in 3;
    • 14 ist ein schematisches Diagramm eines Layouts durch Hinzufügen einer ersten Source-Drain-Metallschicht auf der Grundlage von 13;
    • 15 ist ein schematisches Diagramm eines Layouts durch Hinzufügen einer zweiten Source-Drain-Metallschicht auf der Grundlage von 14;
    • 16 ist ein schematisches Diagramm eines Layouts durch Hinzufügen einer Anodenschicht auf der Grundlage von 15;
    • 17 ist ein schematisches Diagramm eines Layouts der aktiven Schicht, der zweiten Gate-Metallschicht und der ersten Source-Drain-Metallschicht in 3;
    • 18 ist ein schematisches Diagramm eines Layouts der zweiten Gate-Metallschicht und der ersten Source-Drain-Metallschicht in 3;
    • 19 ist ein schematisches Diagramm eines Layouts der ersten Source-Drain-Metallschicht und der zweiten Source-Drain-Metallschicht in 3;
    • 20 ist ein schematisches Diagramm eines Layouts der zweiten Source-Drain-Metallschicht und der Anodenschicht in 3;
    • 21 ist eine schematische Querschnittsansicht eines ersten Durchgangslochs und eines zweiten Durchgangslochs, die durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt werden.
  • Detaillierte Beschreibung der Ausführungsformen
  • Um das Anzeigesubstrat und die Anzeigevorrichtung, die durch die Ausführungsbeispiele der vorliegenden Offenbarung bereitgestellt werden, weiter zu veranschaulichen, wird nachstehend eine detaillierte Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen gegeben.
  • Um die kundenspezifischen Anforderungen von speziell geformten OLED-Anzeigeprodukten besser zu erfüllen, kann es in Erwägung gezogen werden, die Gate-Treiberschaltung vom OLED-Anzeigeprodukt im Anzeigebereich vorzusehen, d. h. die GIA-Technologie (Gate Driver In AA) zu verwenden, aber auf diese Weise nimmt die Gate-Treiberschaltung einen Teil des Platzes im Anzeigebereich ein und beeinträchtigt die Auflösung des Anzeigeprodukts.
  • Unter Bezugnahme auf 1, 3, 15 und 16 stellt ein Ausführungsbeispiel der vorliegenden Offenbarung ein Anzeigesubstrat bereit, das eine Basis und mehrere auf der Basis vorgesehene Subpixel 20 umfasst, wobei die mehreren Subpixel 20 in einem Array verteilt sind;
    wobei das Subpixel eine Subpixel-Treiberschaltung 201 und ein lichtemittierendes Element EL umfasst, wobei die Subpixel-Treiberschaltung 201 eine Treiberteilschaltung und eine Lichtemissions-Steuerteilschaltung umfasst, die miteinander gekoppelt sind; und wobei das lichtemittierende Element EL ein Anodenmuster 80 umfasst;
    wobei die mehreren Subpixel in mehrere Gruppen von Subpixeln unterteilt sind, wobei jede Gruppe von Subpixeln A zwei Subpixel umfasst, die entlang einer ersten Richtung angeordnet sind, wobei zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen 201 dieselbe Lichtemissions-Steuerteilschaltung multiplexen, die dazu dient, jeweils die Treiberteilschaltungen in den zwei Subpixeln zu steuern, um ein Treibersignal in das Anodenmuster 80 zu schreiben;
    wobei das Subpixel ferner eine Datenleitung umfasst, die einen Teil umfasst, der sich entlang der ersten Richtung erstreckt.
  • Beispielhaft umfasst das Anzeigesubstrat einen Anzeigebereich und einen Randbereich, der den Anzeigebereich umgibt. Das Anzeigesubstrat umfasst mehrere Subpixel, die in einem Array im Anzeigebereich verteilt sind.
  • Beispielhaft umfasst das Subpixel eine Subpixel-Treiberschaltung 201 und ein lichtemittierendes Element, wobei die Subpixel-Treiberschaltung 201 mit dem lichtemittierenden Element gekoppelt und dazu dient, ein Treibersignal für das lichtemittierende Element bereitzustellen, um das Antreiben des lichtemittierenden Elements zur Lichtemission zu realisieren. Beispielhaft umfasst die Subpixel-Treiberschaltung 201 eine 5T1 C-Schaltungsstruktur, d. h. fünf Dünnfilmtransistoren und einen Speicherkondensator Cst. Beispielhaft umfasst das lichtemittierende Element ein Anodenmuster 80, eine lichtemittierende Funktionsschicht und eine Kathodenschicht, die nacheinander entlang einer von der Basis entfernten Richtung gestapelt sind; wobei die lichtemittierende Funktionsschicht eine Elektroneninjektionsschicht, eine Elektronentransportschicht, eine organische Leuchtstoffschicht, eine Lochtransportschicht und eine Lochinjektionsschicht umfasst, die gestapelt sind. Beispielhaft empfängt die Kathodenschicht ein negatives Stromversorgungssignal VSS.
  • Beispielhaft sind in den mehreren Subpixeln die in den einzelnen Subpixeln enthaltenen Elektroneninjektionsschichten als eine integrierte Struktur gebildet, die den gesamten Anzeigebereich abdecken kann; ebenfalls können auch die Elektronentransportschichten, die Lochtransportschichten und die Lochinjektionsschichten, die in den einzelnen Subpixeln enthalten sind, jeweils als eine integrierte Struktur gebildet sein, die den gesamten Anzeigebereich abdecken kann. Beispielhaft sind in den mehreren Subpixeln die in den einzelnen Subpixeln enthaltenen Kathodenschichten als eine integrierte Struktur gebildet, die den gesamten Anzeigebereich abdecken kann.
  • Beispielhaft sind die mehreren Subpixel in mehrere Gruppen von Subpixeln unterteilt, die in einem Array verteilt sind, wobei jedes Subpixel nur zu einer Gruppe von Subpixeln gehören kann. Beispielhaft umfasst jede Gruppe von Subpixeln zwei Subpixel, die entlang einer ersten Richtung angeordnet sind, wobei die erste Richtung eine vertikale Richtung umfasst. Beispielhaft umfassen zwei Subpixel, die entlang der ersten Richtung angeordnet sind: Die Layoutbereiche für zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen 201 sind entlang der ersten Richtung angeordnet; und/oder die Anodenmuster 80 in zwei in den zwei Subpixeln enthaltenen lichtemittierenden Elementen sind entlang der ersten Richtung angeordnet.
  • Beispielhaft umfasst jede Subpixel-Treiberschaltung 201 eine Treiberteilschaltung und eine Lichtemissions-Steuerteilschaltung, wobei die Lichtemissions-Steuerteilschaltung mit der Treiberteilschaltung gekoppelt ist und die Lichtemissions-Steuerteilschaltung dazu dient, die Treiberteilschaltung zu steuern, um ein Treibersignal in das Anodenmuster 80 zu schreiben, damit ist die Steuerung der Lichtemissionskondition des lichtemittierenden Elements realisiert.
  • Beispielhaft umfasst jede Gruppe von Subpixeln zwei Subpixel, die entlang der ersten Richtung angeordnet sind, und die zwei in den zwei Subpixeln enthaltenen Subpixel-Treiberschaltungen 201 multiplexen dieselbe Lichtemissions-Steuerteilschaltung, das heißt, die gemultiplexte Lichtemissions-Steuerteilschaltung ist jeweils mit den zwei Treiberteilschaltungen in den zwei Subpixel-Treiberschaltungen 201 gekoppelt, und die gemultiplexte Lichtemissions-Steuerteilschaltung steuert jeweils die zwei Treiberteilschaltungen, um ein Treibersignal in das entsprechende Anodenmuster 80 zu schreiben.
  • Aus der spezifischen Konstruktion des oben beschriebenen Anzeigesubstrats ist ersichtlich, dass bei dem durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellten Anzeigesubstrat die Anzahl der Lichtemissions-Steuerteilschaltungen verringert und der von jeder Gruppe von Subpixeln eingenommene Layoutraum effektiv reduziert wird, indem die mehreren Subpixel in mehrere Gruppen von Subpixeln unterteilt sind, und zwei in jeder Gruppe von Subpixeln enthaltene Subpixel-Treiberschaltungen 201 so vorgesehen sind, dass sie dieselbe Lichtemissions-Steuerteilschaltung multiplexen. Daher wird bei dem durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellten Anzeigesubstrat das Layout von mehreren Subpixeln optimiert ausgestaltet, was nicht nur sicherstellt, dass das Anzeigesubstrat eine hochauflösende Anzeige erreichen kann, sondern auch besser mit GOA-Logikressourcen (Englisch: Gate On Array) kompatibel ist und eine technische Unterstützung für speziell geformte Anzeigeprodukte zum Erreichen einer hochauflösenden GIA-Anzeige bietet.
  • Wie in 1, 3, 6 und 16 gezeigt, umfasst das Subpixel in einigen Ausführungsbeispielen ferner:
    • eine Lichtemissions-Steuersignalleitung 44, die einen Teil umfasst, der sich entlang einer zweiten Richtung erstreckt, wobei sich die zweite Richtung mit der ersten Richtung schneidet;
    • wobei zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen 201 dieselbe Lichtemissions-Steuersignalleitung 44 multiplexen, die mit der Lichtemissions-Steuerteilschaltung gekoppelt und dazu dient, die Lichtemissions-Steuerteilschaltung zu steuern; wobei eine orthographische Projektion der Lichtemissions-Steuersignalleitung 44 auf der Basis zwischen orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster 80 auf der Basis liegt.
  • Beispielhaft umfasst die erste Richtung eine vertikale Richtung und die zweite Richtung umfasst eine horizontale Richtung.
  • Beispielhaft multiplexen zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen 201 dieselbe Lichtemissions-Steuersignalleitung 44, wobei die Lichtemissions-Steuersignalleitung 44 jeweils mit der Lichtemissions-Steuerteilschaltung und der entsprechenden Gate-Treiberschaltung gekoppelt ist und die Lichtemissions-Steuersignalleitung 44 dazu dient, das von der Gate-Treiberschaltung bereitgestellte Lichtemissions-Steuersignal EM an die Lichtemissions-Steuerteilschaltung zu übertragen, die dazu dient, unter der Steuerung des Lichtemissions-Steuersignals EM jeweils die zwei damit gekoppelten Treiberteilschaltungen zu steuern, um Treibersignale in die entsprechenden Anodenmuster 80 zu schreiben.
  • Das obige Vorsehen, dass die zwei in den zwei Subpixeln enthaltenen Subpixel-Treiberschaltungen 201 dieselbe Lichtemissions-Steuersignalleitung 44 multiplexen, verringert die Anzahl der Lichtemissions-Steuersignalleitungen 44 und reduziert effektiv den von jeder Gruppe von Subpixeln eingenommenen Layoutraum.
  • Indem eine orthographische Projektion der Lichtemissions-Steuersignalleitung 44 auf der Basis derart vorgesehen ist, dass sie zwischen orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster 80 auf der Basis liegt, befindet sich die Lichtemissions-Steuersignalleitung 44 ungefähr an einer Position zwischen den zwei Subpixeln, so wird dann die Lichtemissions-Steuerteilschaltung in der Nähe der Lichtemissions-Steuersignalleitung 44 angeordnet, was nicht nur eine gute Verbindungsleistung der Lichtemissions-Steuerteilschaltung und der Lichtemissions-Steuersignalleitung 44 sowie der zwei Treiberteilschaltungen gewährleistet, sondern auch die Layoutschwierigkeiten der Lichtemissions-Steuersignalleitung 44 und der Lichtemissions-Steuerteilschaltung effektiv reduziert.
  • Wie in 1, 3, 5, 6, 10 und 12 gezeigt, umfasst die Lichtemissions-Steuerteilschaltung in einigen Ausführungsbeispielen einen Lichtemissions-Steuertransistor T4, wobei ein Gate des Lichtemissions-Steuertransistors T4 mit der Lichtemissions-Steuersignalleitung 44 gekoppelt ist und ein zweiter Pol des Lichtemissions-Steuertransistors T4 mit der Treiberteilschaltung gekoppelt ist;
    wobei der Lichtemissions-Steuertransistor T4 eine aktive Lichtemissions-Steuerschicht 34 umfasst, wobei die aktive Lichtemissions-Steuerschicht 34 einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt, wobei eine orthographische Projektion der aktiven Lichtemissions-Steuerschicht 34 auf der Basis zwischen den orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster 80 auf der Basis liegt.
  • Beispielhaft wird der Lichtemissions-Steuertransistor T4 eingeschaltet, wenn das von der Lichtemissions-Steuersignalleitung 44 bereitgestellte Lichtemissions-Steuersignal EM einen gültigen Pegel ist, und wird der Lichtemissions-Steuertransistor T4 ausgeschaltet, wenn das von der Lichtemissions-Steuersignalleitung 44 bereitgestellte Lichtemissions-Steuersignal EM einen ungültigen Pegel ist.
  • Beispielhaft sind das Gate des Lichtemissions-Steuertransistors T4 und die damit gekoppelte Lichtemissions-Steuersignalleitung 44 als eine integrierte Struktur gebildet. Beispielhaft ist der zweite Pol des Lichtemissions-Steuertransistors T4 über ein erstes leitendes Muster 64 mit der Treiberteilschaltung gekoppelt. Wie in 3, 8 und 12 gezeigt, ist beispielhaft in einer Gruppe von Subpixeln der zweite Pol des Lichtemissions-Steuertransistors T4 über das erste leitende Muster 64 jeweils mit zwei Treiberteilschaltungen in dieser Gruppe von Subpixeln gekoppelt. Beispielhaft umfasst das erste leitende Muster 64 einen Teil, der sich entlang der ersten Richtung erstreckt. Beispielhaft ist das erste leitende Muster 64 mit Datenleitungen im Anzeigesubstrat auf derselben Schicht vorgesehen und besteht aus demselben Material. Beispielhaft überlappt sich eine orthographische Projektion des ersten leitenden Musters 64 auf der Basis teilweise mit der orthographischen Projektion der Lichtemissions-Steuersignalleitung 44 auf der Basis.
  • Beispielhaft umfasst die aktive Lichtemissions-Steuerschicht 34 einen Teil, der sich entlang der zweiten Richtung erstreckt. Beispielhaft ist eine Breite von zwei Endabschnitten der aktiven Lichtemissions-Steuerschicht 34 in der ersten Richtung größer als eine Breite eines mittleren Abschnitts der aktiven Lichtemissions-Steuerschicht 34 zwischen den zwei Endabschnitten in der ersten Richtung. Beispielhaft überlappt sich die orthographische Projektion des mittleren Abschnitts der aktiven Lichtemissions-Steuerschicht 34 auf der Basis zumindest teilweise mit der orthographischen Projektion des Gates des Lichtemissions-Steuertransistors T4 auf der Basis, wobei der mittlere Abschnitt der aktiven Lichtemissions-Steuerschicht 34 dazu dient, einen Kanalbereich des Lichtemissions-Steuertransistors T4 zu bilden.
  • Durch das obige Vorsehen, dass die orthographische Projektion der aktiven Lichtemissions-Steuerschicht 34 auf der Basis zwischen orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster 80 auf der Basis liegt, befindet sich der Lichtemissions-Steuertransistor T4 als Ganzes an einer Position zwischen den zwei Subpixeln in einer Gruppe von Subpixeln, was nicht nur eine gute Verbindungsleistung des Lichtemissions-Steuertransistors T4 und der Lichtemissions-Steuersignalleitung 44 sowie der zwei Treiberteilschaltungen gewährleistet, sondern auch die Layoutschwierigkeiten der Lichtemissions-Steuersignalleitung 44 und des Lichtemissions-Steuertransistors T4 effektiv reduziert.
  • Wie in 3, 8 und 12 gezeigt, umfasst das Subpixel in einigen Ausführungsbeispielen ferner:
    • eine Stromversorgungsleitung VDD, wobei die Stromversorgungsleitung VDD einen Teil umfasst, der sich entlang der ersten Richtung erstreckt, wobei die in den zwei Subpixeln enthaltenen Stromversorgungsleitungen VDD miteinander gekoppelt sind;
    • wobei ein erster Pol des Lichtemissions-Steuertransistors T4 mit der Stromversorgungsleitung VDD gekoppelt ist, und der Lichtemissions-Steuertransistor T4 dazu dient, unter der Steuerung der Lichtemissions-Steuersignalleitung 44 die Verbindung zwischen der Stromversorgungsleitung VDD und den Treiberteilschaltungen in den zwei Subpixeln einzuschalten oder auszuschalten.
  • Beispielhaft sind in derselben Gruppe von Subpixeln die in den zwei Subpixeln enthaltenen Stromversorgungsleitungen VDD miteinander gekoppelt und als eine integrierte Struktur gebildet.
  • Beispielhaft sind im Anzeigesubstrat die Stromversorgungsleitungen VDD in allen Subpixeln, die sich in derselben Spalte entlang der ersten Richtung befinden, nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet.
  • Beispielhaft umfasst die Stromversorgungsleitung VDD eine positive Stromversorgungsleitung, die zum Bereitstellen eines positiven Stromversorgungssignals Vd dient. Der Lichtemissions-Steuertransistor T4 wird unter der Steuerung des von der Lichtemissions-Steuersignalleitung 44 bereitgestellten Lichtemissions-Steuersignals EM ein- oder ausgeschaltet, um zu steuern, ob das von der Stromversorgungsleitung VDD bereitgestellte Stromversorgungssignal Vd an die Treiberteilschaltung übertragen wird.
  • Wie in 3, 6, 8, 12 und 15 gezeigt, umfasst das Subpixel in einigen Ausführungsbeispielen ferner einen Stromversorgungsverbindungsabschnitt 45, wobei der Stromversorgungsverbindungsabschnitt 45 einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen 201 denselben Stromversorgungsverbindungsabschnitt 45 multiplexen; wobei eine orthographische Projektion der Stromversorgungsleitung VDD auf der Basis entlang der zweiten Richtung auf einer Seite einer orthographischen Projektion der aktiven Lichtemissions-Steuerschicht 34 auf der Basis liegt, und der erste Pol des Lichtemissions-Steuertransistors T4 über den Stromversorgungsverbindungsabschnitt 45 mit der Stromversorgungsleitung VDD gekoppelt ist.
  • Beispielhaft sind der Stromversorgungsverbindungsabschnitt 45 und die aktive Lichtemissions-Steuerschicht 34 auf unterschiedlichen Schichten vorgesehen, der Stromversorgungsverbindungsabschnitt 45 und die Stromversorgungsleitung VDD sind auf unterschiedlichen Schichten vorgesehen, der Stromversorgungsverbindungsabschnitt 45 ist über ein zweites leitendes Muster 65 mit dem ersten Pol des Lichtemissions-Steuertransistors T4 gekoppelt, der Stromversorgungsverbindungsabschnitt 45 ist über ein Durchgangsloch mit der Stromversorgungsleitung VDD gekoppelt, wobei das Durchgangsloch eine Isolierschicht zwischen dem Stromversorgungsverbindungsabschnitt 45 und der Stromversorgungsleitung VDD durchdringt.
  • Beispielhaft sind der Stromversorgungsverbindungsabschnitt 45 und die Lichtemissions-Steuersignalleitung 44 entlang der ersten Richtung angeordnet.
  • Durch das obige Vorsehen, dass der erste Pol des Lichtemissions-Steuertransistors T4 über den Stromversorgungsverbindungsabschnitt 45 mit der Stromversorgungsleitung VDD gekoppelt ist, wird nicht nur die Verbindungsleistung zwischen dem Lichtemissions-Steuertransistor T4 und der Stromversorgungsleitung VDD gewährleistet und den Kurzschluss zwischen dem Lichtemissions-Steuertransistor T4 und anderen leitenden Strukturen zum Erreichen der Verbindung mit der Stromversorgungsleitung VDD vermeidet, sondern auch die Layoutschwierigkeiten des Lichtemissions-Steuertransistors T4 effektiv reduziert.
  • Wie in 6 gezeigt, sind in einigen Ausführungsbeispielen der Stromversorgungsverbindungsabschnitt 45 und die Lichtemissions-Steuersignalleitung 44 auf derselben Schicht vorgesehen und bestehen aus demselben Material.
  • Die obige Vorsehensweise ermöglicht, dass der Stromversorgungsverbindungsabschnitt 45 mit die Lichtemissions-Steuersignalleitung 44 in demselben Strukturierungsprozess gebildet wird, was den Herstellungsprozess des Anzeigesubstrats effektiv vereinfacht und die Herstellungskosten des Anzeigesubstrats verringert.
  • Wie in 3, 6 und 14 gezeigt, sind in einigen Ausführungsbeispielen die mehreren Subpixel in mehrere Pixeleinheiten B unterteilt, wobei die Pixeleinheit B mindestens zwei Subpixel umfasst, die entlang der zweiten Richtung angeordnet sind; wobei die mindestens zwei Subpixel dieselbe Stromversorgungsleitung VDD multiplexen und die in den mindestens zwei Subpixeln enthaltenen Stromversorgungsverbindungsabschnitte 45 nacheinander miteinander gekoppelt sind.
  • Beispielhaft sind die mehreren Subpixel in mehrere Pixeleinheiten B unterteilt, wobei die mehreren Pixeleinheiten B in einem Array verteilt sind.
  • Beispielhaft umfasst die Pixeleinheit B mindestens zwei Subpixel, die entlang der zweiten Richtung angeordnet sind; wobei die mindestens zwei Subpixel dieselbe Stromversorgungsleitung VDD multiplexen und sich die Stromversorgungsleitung VDD auf einer Seite der mindestens zwei Subpixel entlang der zweiten Richtung befindet.
  • Beispielhaft sind die in den mindestens zwei Subpixeln enthaltenen Stromversorgungsverbindungsabschnitte 45 nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet. Beispielhaft sind in den Pixeleinheiten B, die sich in derselben Reihe entlang der zweiten Richtung befinden, die Stromversorgungsverbindungsabschnitte 45 in den einzelnen Pixeleinheiten B nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet.
  • Das obige Vorsehen, dass die mindestens zwei Subpixel dieselbe Stromversorgungsleitung VDD multiplexen und die in den mindestens zwei Subpixeln enthaltenen Stromversorgungsverbindungsabschnitte 45 nacheinander miteinander gekoppelt sind, realisiert nicht nur, dass jedes Subpixel mit der gemultiplexten Stromversorgungsleitung VDD über den Stromversorgungsverbindungsabschnitt 45 gekoppelt sein kann, sondern auch spart den von jedem Subpixel eingenommene Layoutraum effektiv, was vorteilhaft für die Verbesserung der Auflösung des Anzeigesubstrats ist.
  • Darüber hinaus sind in den Pixeleinheiten B, die sich in derselben Reihe entlang der zweiten Richtung befinden, die Stromversorgungsverbindungsabschnitte 45 in den einzelnen Pixeleinheiten B nacheinander miteinander gekoppelt, so dass die Stromversorgungsleitungen VDD und der Stromversorgungsverbindungsabschnitte 45 im Anzeigesubstrat eine Maschenstruktur bilden können, was vorteilhaft für die Gesamtgleichmäßigkeit des Stromversorgungssignals Vd ist.
  • Wie in 1, 3, 5, 8 und 12 gezeigt, umfasst die Treiberteilschaltung in einigen Ausführungsbeispielen einen Treibertransistor T5, wobei ein erster Pol des Treibertransistors T5 mit dem zweiten Pol des Lichtemissions-Steuertransistors T4 gekoppelt ist und ein zweiter Pol des Treibertransistors T5 mit dem Anodenmuster 80 des lichtemittierenden Elements gekoppelt ist;
    wobei der Treibertransistor T5 eine aktive Treiberschicht 35 umfasst; wobei in den zwei Subpixel-Treiberschaltungen 201 die in den zwei Treibertransistoren T5 enthaltenen aktiven Treiberschichten 35 achsensymmetrisch vorgesehen sind, wobei sich die Symmetrieachse C entlang der zweiten Richtung erstreckt und eine orthographische Projektion der Symmetrieachse C auf der Basis zwischen den orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster 80 auf der Basis liegt.
  • Beispielhaft ist der erste Pol des Treibertransistors T5 über das erste leitende Muster 64 mit dem zweiten Pol des Lichtemissions-Steuertransistors T4 gekoppelt, und der zweite Pol des Treibertransistors T5 ist mit der zweiten Polplatte Cst2 des Speicherkondensators Cst gekoppelt und realisiert über die zweite Polplatte Cst2 die Kopplung mit dem Anodenmuster 80. Beispielhaft sind der zweite Pol des Treibertransistors T5 und die zweite Polplatte Cst2 des Speicherkondensators Cst auf unterschiedlichen Schichten vorgesehen, und der zweite Pol des Treibertransistors T5 ist über ein drittes leitendes Muster 66 mit der zweiten Polplatte Cst2 gekoppelt.
  • Beispielhaft umfasst die aktive Treiberschicht 35 einen U-förmigen Abschnitt und zwei Endabschnitte, die sich jeweils von zwei Enden des U-förmigen Abschnitts erstrecken. Beispielhaft dient der U-förmige Abschnitt zum Bilden des Kanalbereichs des Treibertransistors T5, wobei die zwei Endabschnitte als erster Pol und zweiter Pol des Treibertransistors T5 dienen.
  • Beispielhaft sind in den zwei Subpixel-Treiberschaltungen 201, die in derselben Gruppe von Subpixeln enthalten sind, die in den zwei Treibertransistoren T5 enthaltenen Gates symmetrisch in Bezug auf die Symmetrieachse C vorgesehen.
  • Beispielhaft sind die zwei aktiven Treiberschichten 35, die in den zwei benachbarten Subpixeln entlang der zweiten Richtung enthalten sind, symmetrisch in Bezug auf eine Längsachse, wobei sich die Längsachse zwischen den zwei aktiven Treiberschichten 35 befindet und sich die Längsachse entlang der ersten Richtung erstreckt; und die Gates der zwei Treibertransistoren T5, die in den zwei benachbarten Subpixeln entlang der zweiten Richtung enthalten sind, sind symmetrisch in Bezug auf die Längsachse.
  • Die oben erwähnte symmetrische Vorsehensweise reduziert effektiv den von den Subpixeln eingenommenen Layoutraum, was für das Anzeigesubstrat von Vorteil ist, um eine hohe Anzeigeauflösung zu erreichen.
  • Wie in 3 und 5 gezeigt, überlappt in einigen Ausführungsbeispielen die orthographische Projektion der Symmetrieachse C auf der Basis mit der orthographischen Projektion der aktiven Lichtemissions-Steuerschicht 34 auf der Basis.
  • Durch die obige Vorsehensweise befindet sich der Lichtemissions-Steuertransistor T4 an der Mittelposition einer Gruppe von Subpixeln entlang der ersten Richtung, was nicht nur eine gute Verbindungsleistung des Lichtemissions-Steuertransistors T4 und der Lichtemissions-Steuersignalleitung 44 sowie der zwei Treiberteilschaltungen gewährleistet und die Layoutschwierigkeiten der Lichtemissions-Steuersignalleitung 44 und des Lichtemissions-Steuertransistors T4 effektiv reduziert, sondern auch dafür von Vorteil ist, den von den Subpixeln eingenommenen Layoutraum zu reduzieren, und für das Anzeigesubstrat von Vorteil ist, um eine hohe Anzeigeauflösung zu erreichen.
  • Wie in 1, 3, 5, 6 und 12 gezeigt, umfasst das Subpixel in einigen Ausführungsbeispielen ferner eine Datenleitung 62 und eine erste Abtastleitung 41, wobei die Datenleitung 62 einen Teil umfasst, der sich entlang der ersten Richtung erstreckt, und die erste Abtastleitung 41 einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt;
    wobei die Subpixel-Treiberschaltung 201 ferner einen ersten Transistor T1 umfasst, wobei ein Gate des ersten Transistors T1 mit der ersten Abtastleitung 41 gekoppelt ist, ein erster Pol des ersten Transistors T1 mit der Datenleitung 62 gekoppelt ist, und ein zweiter Pol des ersten Transistors T1 mit dem Gate des Treibertransistors T5 gekoppelt ist;
    wobei der erste Transistor T1 eine erste aktive Schicht 31 umfasst, wobei die erste aktive Schicht 31 einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei in demselben Subpixel die erste aktive Schicht 31, die aktive Treiberschicht 35 und die aktive Lichtemissions-Steuerschicht 34 nacheinander entlang der ersten Richtung angeordnet sind.
  • Beispielhaft sind die Datenleitungen, die in den Subpixeln enthalten sind, die sich in derselben Spalte entlang der ersten Richtung befinden, nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet. Die ersten Abtastleitungen 41, die in den Subpixeln enthalten sind, die sich in derselben Reihe entlang der zweiten Richtung befinden, sind nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet.
  • Beispielhaft empfängt die Datenleitung ein Datensignal, das von einem Treiberchip im Anzeigesubstrat bereitgestellt wird.
  • Beispielhaft ist die erste Abtastleitung 41 mit der entsprechenden Gate-Treiberschaltung gekoppelt und empfängt ein erstes Abtastsignal, das von der entsprechenden Gate-Treiberschaltung bereitgestellt wird.
  • Beispielhaft wird der erste Transistor T1 unter der Steuerung des ersten Abtastsignals, das von der ersten Abtastleitung 41 übertragen wird, ein- oder ausgeschaltet, um zu realisieren, dass die Verbindung zwischen der Datenleitung und dem Gate des Treibertransistors T5 eingeschaltet oder ausgeschaltet wird.
  • Beispielhaft umfasst die erste aktive Schicht 31 einen Teil, der sich entlang der zweiten Richtung erstreckt. Beispielhaft ist die Breite der zwei Endabschnitte der ersten aktiven Schicht 31 in der ersten Richtung größer als die Breite des mittleren Abschnitts der ersten aktiven Schicht 31 zwischen den zwei Endabschnitten in der ersten Richtung. Beispielhaft überlappt sich die orthographische Projektion des mittleren Abschnitts der ersten aktiven Schicht 31 auf der Basis zumindest teilweise mit der orthographischen Projektion des Gates des ersten Transistors T1 auf der Basis, wobei der mittlere Abschnitt der ersten aktiven Schicht 31 dazu dient, einen Kanalbereich des ersten Transistors T1 zu bilden.
  • Beispielhaft sind die erste aktive Schicht 31 und die Datenleitung auf unterschiedlichen Schichten vorgesehen, und die erste aktive Schicht 31 und das Gate des Treibertransistors T5 sind auf unterschiedlichen Schichten vorgesehen. Der erste Pol des ersten Transistors T1 ist über ein Durchgangsloch mit der Datenleitung gekoppelt, wobei das Durchgangsloch eine Isolierschicht zwischen dem ersten Pol des ersten Transistors T1 und der Datenleitung durchdringt, und der zweite Pol des ersten Transistors T1 ist über einen sechsten leitenden Verbindungsabschnitt jeweils mit dem Gate des Treibertransistors T5 und dem zweiten Pol des zweiten Transistors T2 gekoppelt.
  • Beispielhaft sind in einem Subpixel derselben Gruppe von Subpixeln die erste aktive Schicht 31, die aktive Treiberschicht 35 und die aktive Lichtemissions-Steuerschicht 34 nacheinander von oben nach unten entlang der ersten Richtung angeordnet; in einem anderen Subpixel derselben Gruppe von Subpixeln sind die erste aktive Schicht 31, die aktive Treiberschicht 35 und die aktive Lichtemissions-Steuerschicht 34 nacheinander von unten nach oben entlang der ersten Richtung angeordnet.
  • Wie in 12 gezeigt, ermöglicht die obige Layoutweise, dass der erste Transistor T1, der Treibertransistor T5 und der Lichtemissions-Steuertransistor T4 nacheinander entlang der zweiten Richtung angeordnet sind, was nicht nur vorteilhaft ist, um die Layoutschwierigkeit der Subpixel zu reduzieren, sondern auch vorteilhaft ist, um den von den Subpixeln eingenommenen Layoutraum zu reduzieren, was für das Anzeigesubstrat von Vorteil ist, um eine hohe Anzeigeauflösung zu erreichen.
  • Wie in 3, 5 und 13 gezeigt, sind in einigen Ausführungsbeispielen in den zwei Subpixel-Treiberschaltungen 201 die ersten aktiven Schichten 31, die in den zwei ersten Transistoren T1 enthalten sind, symmetrisch in Bezug auf die Symmetrieachse C vorgesehen.
  • Die obige Vorsehensweise reduzieren effektiv den von den Subpixeln eingenommenen Layoutraum, was für das Anzeigesubstrat von Vorteil ist, um eine hohe Anzeigeauflösung zu erreichen.
  • Wie in 3 und 16 gezeigt, sind in einigen Ausführungsbeispielen die mehreren Subpixel in mehrere Pixeleinheiten B unterteilt, wobei zumindest ein Teil der Pixeleinheiten B ein erstes Subpixel 202, ein zweites Subpixel 203 und ein drittes Subpixel 204 umfasst, die entlang der zweiten Richtung angeordnet sind, wobei das erste Subpixel 202 eine erste Datenleitung 621, das zweite Subpixel 203 eine zweite Datenleitung 622 und das dritte Subpixel 204 eine dritte Datenleitung 623 umfasst; wobei in einem ersten Teil der Pixeleinheiten B die erste Datenleitung 621 auf einer entlang der zweiten Richtung vom zweiten Subpixel 203 entfernten Seite des ersten Subpixels 202 liegt und sowohl die zweite Datenleitung 622 als auch die dritte Datenleitung 623 zwischen dem zweiten Subpixel 203 und dem dritten Subpixel 204 liegen; wobei zwischen dem ersten Subpixel 202 und dem zweiten Subpixel 203 ein erster Abstandsbereich besteht;
    wobei in einem zweiten Teil der Pixeleinheiten B sowohl die erste Datenleitung 621 als auch die zweite Datenleitung 622 zwischen dem ersten Subpixel 202 und dem zweiten Subpixel 203 liegen und die dritte Datenleitung 623 auf einer entlang der zweiten Richtung vom zweiten Subpixel 203 entfernten Seite des dritten Subpixels 204 liegt; wobei zwischen dem zweiten Subpixel 203 und dem dritten Subpixel 204 ein zweiter Abstandsbereich besteht.
  • Beispielhaft umfasst die Pixeleinheit B ein erstes Subpixel 202, ein zweites Subpixel 203 und ein drittes Subpixel 204, die entlang der zweiten Richtung angeordnet sind, wobei vier Pixeleinheiten B eine minimale Wiederholungseinheit in dem Anzeigesubstrat bilden. 3 zeigt schematisch die minimale Wiederholungseinheit in dem Anzeigesubstrat.
  • Beispielhaft unterscheiden sich die Farben des ersten Subpixels 202, des zweiten Subpixels 203 und des dritten Subpixels 204 voneinander. Beispielhaft umfasst das erste Subpixel 202 ein rotes Subpixel, das zweite Subpixel 203 ein grünes Subpixel und das dritte Subpixel 204 ein blaues Subpixel. Es ist zu beachten, dass 1 rote Datensignale DATAR1 und DATAR2, die von den roten Subpixeln empfangen werden, grüne Datensignale DATAG1 und DATAG2, die von den grünen Subpixeln empfangen werden, und blaue Datensignale DATAB1 und DATAB2, die von den blauen Subpixeln empfangen werden, schematisch zeigt.
  • Beispielhaft umfasst das erste Subpixel 202 eine erste Subpixel-Treiberschaltung, das zweite Subpixel 203 eine zweite Subpixel-Treiberschaltung und das dritte Subpixel 204 eine dritte Subpixel-Treiberschaltung.
  • Beispielhaft liegt im ersten Teil der Pixeleinheiten B die orthographische Projektion der ersten Datenleitung 621 auf der Basis auf einer entlang der zweiten Richtung von der orthographischen Projektion der zweiten Subpixel-Treiberschaltung auf der Basis entfernten Seite der orthographischen Projektion der ersten Subpixel-Treiberschaltung auf der Basis, und die orthographische Projektion der zweiten Datenleitung 622 auf der Basis und die orthographische Projektion der dritten Datenleitung 623 auf der Basis liegen jeweils zwischen der orthographischen Projektion der zweiten Subpixel-Treiberschaltung auf der Basis und der orthographischen Projektion der dritten Subpixel-Treiberschaltung auf der Basis.
  • Beispielhaft liegen im zweiten Teil der Pixeleinheiten B die orthographische Projektion der ersten Datenleitung 621 auf der Basis und die orthographische Projektion der zweiten Datenleitung 622 auf der Basis jeweils zwischen der orthographischen Projektion der ersten Subpixel-Treiberschaltung auf der Basis und der orthographischen Projektion der zweiten Subpixel-Treiberschaltung auf der Basis, und die orthographische Projektion der dritten Datenleitung 623 auf der Basis liegt auf einer entlang der zweiten Richtung von der orthographischen Projektion der zweiten Subpixel-Treiberschaltung auf der Basis entfernten Seite der orthographischen Projektion der dritten Subpixel-Treiberschaltung auf der Basis.
  • Beispielhaft liegt die orthographische Projektion des ersten Abstandsbereichs auf der Basis zwischen der orthographischen Projektion der ersten Subpixel-Treiberschaltung auf der Basis und der orthographischen Projektion der zweiten Subpixel-Treiberschaltung auf der Basis.
  • Beispielhaft liegt die orthographische Projektion des ersten Abstandsbereichs auf der Basis zwischen der orthographischen Projektion des im ersten Subpixel 202 enthaltenen Anodenmusters 80 auf der Basis und der orthographischen Projektion des im zweiten Subpixel 203 enthaltenen Anodenmusters 80 auf der Basis.
  • Beispielhaft liegt die orthographische Projektion des zweiten Abstandsbereichs auf der Basis zwischen der orthographischen Projektion der zweiten Subpixel-Treiberschaltung auf der Basis und der orthographischen Projektion der dritten Subpixel-Treiberschaltung auf der Basis.
  • Beispielhaft liegt die orthographische Projektion des zweiten Abstandsbereichs auf der Basis zwischen der orthographischen Projektion des im zweiten Subpixel 203 enthaltenen Anodenmusters 80 auf der Basis und der orthographischen Projektion des im dritten Subpixel 204 enthaltenen Anodenmusters 80 auf der Basis.
  • Die obige Layoutweise reduziert effektiv den von den Subpixeln eingenommenen Layoutraum, was für das Anzeigesubstrat von Vorteil ist, um eine hohe Anzeigeauflösung zu erreichen.
  • Wie in 3, 4 und 16 gezeigt, sind in einigen Ausführungsbeispielen die mehreren Gruppen von Subpixeln in mehrere Reihen von Subpixelgruppen unterteilt, die entlang der ersten Richtung angeordnet sind, wobei jede Reihe von Subpixelgruppen mehrere Gruppen von Subpixeln umfasst, die entlang der zweiten Richtung angeordnet sind;
    wobei das Anzeigesubstrat ferner mehrere Gate-Treiberschaltungs-Layoutbereiche 90 und mehrere Gate-Treiberverdrahtungs-Layoutbereiche 91 umfasst;
    wobei die mehreren Gate-Treiberschaltungs-Layoutbereiche 90 in einer Eins-zu-eins-Entsprechung mit den mehreren Reihen von Subpixelgruppen stehen, und jeder Gate-Treiberschaltungs-Layoutbereich 90 einen ersten Layoutbereich 901 und einen zweiten Layoutbereich 902 umfasst, wobei entlang der ersten Richtung der erste Layoutbereich 901 auf einer ersten Seite einer entsprechenden Reihe von Subpixelgruppen liegt und der zweite Layoutbereich 902 auf einer zweiten Seite der entsprechenden Reihe von Subpixelgruppen liegt;
    wobei die mehreren Gate-Treiberschaltungs-Layoutbereiche 90 in einer Eins-zu-Eins-Entsprechung mit den mehreren Gate-Treiberverdrahtungs-Layoutbereichen 91 stehen und der Gate-Treiberverdrahtungs-Layoutbereich 91 mindestens zwei dritte Layoutbereiche 910 umfasst, die entlang der zweiten Richtung angeordnet sind;
    wobei in den mindestens zwei dritten Layoutbereichen 910 mindestens ein dritter Layoutbereich 910 im ersten Abstandsbereich in der entsprechenden Reihe von Subpixelgruppen liegt und mindestens ein dritter Layoutbereich 910 im zweiten Abstandsbereich in der entsprechenden Reihe von Subpixelgruppen liegt.
  • Beispielhaft wird der Gate-Treiberschaltungs-Layoutbereich 90 zum Layout der Gate-Treiberschaltung verwendet, der Gate-Treiberverdrahtungs-Layoutbereich 91 wird zum Layout der Gate-Treiberverdrahtung verwendet, wobei die Gate-Treiberverdrahtung mit der entsprechenden Gate-Treiberschaltung gekoppelt ist und dazu dient, ein entsprechendes Signal für die Gate-Treiberschaltung bereitzustellen oder ein von der Gate-Treiberschaltung bereitgestelltes Signal an das Subpixel zu übertragen.
  • Beispielhaft erstrecken sich der erste Layoutbereich 901 und der zweite Layoutbereich 902 jeweils entlang der zweiten Richtung, und der dritte Layoutbereich 910 erstreckt sich entlang der ersten Richtung.
  • Beispielhaft befindet sich entlang der ersten Richtung der erste Layoutbereich 901 auf einer ersten Seite einer entsprechenden Reihe von Subpixelgruppen und der zweite Layoutbereich 902 befindet sich auf einer zweiten Seite der entsprechenden Reihe von Subpixelgruppen, wobei die erste Seite und die zweite Seite entlang der ersten Richtung gegenüberliegen.
  • Beispielhaft stehen die mehreren Gate-Treiberschaltungs-Layoutbereiche 90 in einer Eins-zu-eins-Entsprechung mit den mehreren Gate-Treiberverdrahtungs-Layoutbereichen 91, der Gate-Treiberverdrahtungs-Layoutbereich 91 umfasst mindestens zwei dritte Layoutbereiche 910, die entlang der zweiten Richtung angeordnet sind, wobei die mindestens zwei dritten Layoutbereiche 910 zwischen den entsprechenden ersten Layoutbereichen 901 und zweiten Layoutbereichen 902 liegen.
  • Die obige Vorsehensweise ermöglicht das Layout sowohl der Gate-Treiberschaltung als auch der Gate-Treiberverdrahtung im Anzeigebereich, optimiert das Layout der Gate-Treiberschaltung und der Gate-Treiberverdrahtung, ist sehr gut mit den GOA-Logikressourcen kompatibel und bietet die technische Unterstützung für speziell geformte Anzeigeprodukte zum Erreichen einer hochauflösenden GIA-Anzeige.
  • Wie in 1, 3, 5, 6 und 12 gezeigt, umfasst das Subpixel in einigen Ausführungsbeispielen ferner eine Referenzsignalleitung 63 und eine zweite Abtastleitung 42, wobei die Referenzsignalleitung 63 einen Teil umfasst, der sich entlang der ersten Richtung erstreckt, und die zweite Abtastleitung 42 einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt;
    wobei die Subpixel-Treiberschaltung 201 ferner einen zweiten Transistor T2 umfasst, wobei ein Gate des zweiten Transistors T2 mit der zweiten Abtastleitung 42 gekoppelt ist, ein erster Pol des zweiten Transistors T2 mit der Referenzsignalleitung 63 gekoppelt ist und ein zweiter Pol des zweiten Transistors T2 mit dem Gate des Treibertransistors T5 gekoppelt ist;
    wobei der zweite Transistor T2 eine zweite aktive Schicht 32 umfasst, wobei die zweite aktive Schicht 32 einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei in demselben Subpixel die zweite aktive Schicht 32, die erste aktive Schicht 31 und die aktive Lichtemissions-Steuerschicht 34 nacheinander entlang der ersten Richtung angeordnet sind.
  • Beispielhaft sind die Referenzsignalleitungen 63, die in den Subpixeln enthalten sind, die sich in derselben Spalte entlang der ersten Richtung befinden, nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet. Die zweiten Abtastleitungen 42, die in den Subpixeln enthalten sind, die sich in derselben Reihe entlang der zweiten Richtung befinden, sind nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet.
  • Beispielhaft wird die Referenzsignalleitung 63 verwendet, um ein Referenzsignal Vref bereitzustellen.
  • Beispielhaft ist die zweite Abtastleitung 42 mit einer entsprechenden Gate-Treiberschaltung gekoppelt und empfängt ein zweites Abtastsignal, das von der entsprechenden Gate-Treiberschaltung bereitgestellt wird.
  • Beispielhaft wird der zweite Transistor T2 unter der Steuerung des zweiten Abtastsignals, das von der zweiten Abtastleitung 42 übertragen wird, ein- oder ausgeschaltet, um zu realisieren, dass die Verbindung zwischen der Referenzsignalleitung 63 und dem Gate des Treibertransistors T5 eingeschaltet oder ausgeschaltet wird.
  • Beispielhaft umfasst die zweite aktive Schicht 32 einen Teil, der sich entlang der zweiten Richtung erstreckt. Beispielhaft ist die Breite der zwei Endabschnitte der zweiten aktiven Schicht 32 in der ersten Richtung größer als die Breite des mittleren Abschnitts der zweiten aktiven Schicht 32 zwischen den zwei Endabschnitten in der ersten Richtung. Beispielhaft überlappt sich die orthographische Projektion des mittleren Abschnitts der zweiten aktiven Schicht 32 auf der Basis zumindest teilweise mit der orthographischen Projektion des Gates des zweiten Transistors T2 auf der Basis, wobei der mittlere Abschnitt der zweiten aktiven Schicht 32 dazu dient, einen Kanalbereich des zweiten Transistors T2 zu bilden.
  • Beispielhaft sind in einem Subpixel derselben Gruppe von Subpixeln die zweite aktive Schicht 32, die erste aktive Schicht 31 und die aktive Lichtemissions-Steuerschicht 34 nacheinander von oben nach unten entlang der ersten Richtung angeordnet; in einem anderen Subpixel derselben Gruppe von Subpixeln sind die zweite aktive Schicht 32, die erste aktive Schicht 31 und die aktive Lichtemissions-Steuerschicht 34 nacheinander von unten nach oben entlang der ersten Richtung angeordnet.
  • Die obige Layoutweise ermöglicht, dass der zweite Transistor T2, der erste Transistor T1 und der Lichtemissions-Steuertransistor T4 nacheinander entlang der zweiten Richtung angeordnet sind, was nicht nur vorteilhaft ist, um die Layoutschwierigkeit der Subpixel zu verringern, sondern auch vorteilhaft ist, um den von den Subpixeln eingenommenen Layoutraum zu reduzieren, was für das Anzeigesubstrat von Vorteil ist, um eine hohe Anzeigeauflösung zu erreichen.
  • Wie in 3 und 5 gezeigt, sind in einigen Ausführungsbeispielen in den zwei Subpixel-Treiberschaltungen 201 die zweiten aktiven Schichten 32, die in den zwei zweiten Transistoren T2 enthalten sind, symmetrisch in Bezug auf die Symmetrieachse C vorgesehen.
  • Die obige Vorsehensweise reduziert effektiv den von den Subpixeln eingenommenen Layoutraum, was für das Anzeigesubstrat von Vorteil ist, um eine hohe Anzeigeauflösung zu erreichen.
  • Wie in 5, 12 und 14 gezeigt, umfasst das Subpixel in einigen Ausführungsbeispielen ferner einen Referenzverbindungsabschnitt 36, wobei der Referenzverbindungsabschnitt 36 einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; und wobei ein erster Pol des zweiten Transistors T2 über den Referenzverbindungsabschnitt 36 mit der Referenzsignalleitung 63 gekoppelt ist.
  • Beispielhaft sind der Referenzverbindungsabschnitt 36 und die zweite aktive Schicht 32 auf derselben Schicht vorgesehen und bestehen aus demselben Material, der Referenzverbindungsabschnitt 36 und die Referenzsignalleitung 63 sind auf unterschiedlichen Schichten vorgesehen, der Referenzverbindungsabschnitt 36 ist über ein viertes leitendes Muster 67 mit dem ersten Pol des zweiten Transistors T2 gekoppelt, und der Referenzverbindungsabschnitt 36 ist über ein Durchgangsloch mit der Referenzsignalleitung 63 gekoppelt, wobei das Durchgangsloch eine Isolierschicht zwischen dem Referenzverbindungsabschnitt 36 und der Referenzsignalleitung 63 durchdringt.
  • Beispielhaft sind in derselben Gruppe von Subpixeln die zwei in den zwei Subpixeln enthaltenen Referenzverbindungsabschnitte 36 symmetrisch in Bezug auf die Symmetrieachse C.
  • Das obige Vorsehen, dass der erste Pol des zweiten Transistors T2 über den Referenzverbindungsabschnitt 36 mit der Referenzsignalleitung 63 gekoppelt ist, gewährleistet nicht nur die Verbindungsleistung zwischen dem zweiten Transistor T2 und der Referenzsignalleitung 63 und vermeidet den Kurzschluss zwischen dem zweiten Transistor T2 und anderen leitenden Strukturen zum Erreichen der Verbindung mit der Referenzsignalleitung 63, sondern auch die Layoutschwierigkeiten des zweiten Transistors T2 effektiv reduziert.
  • Wie in 5, 12, 14 und 17 gezeigt, sind in einigen Ausführungsbeispielen die mehreren Subpixel in mehrere Pixeleinheiten B unterteilt, wobei die Pixeleinheit B mindestens zwei Subpixel umfasst, die entlang der zweiten Richtung angeordnet sind; wobei die einzelnen Subpixel, die in zwei benachbarten Pixeleinheiten B enthalten sind, die entlang der zweiten Richtung angeordnet sind, eine Referenzsignalleitung 63 multiplexen, wobei die Referenzsignalleitung 63 zwischen den zwei benachbarten Pixeleinheiten B liegt und die in den einzelnen Subpixeln enthaltenen Referenzverbindungsabschnitte 36 nacheinander miteinander gekoppelt sind.
  • Beispielhaft überlappt sich die orthographische Projektion der Referenzsignalleitung 63 auf der Basis mit der orthographischen Projektion eines in einer benachbarten Pixeleinheit B enthaltenen Anodenmusters 80 auf der Basis und überlappt sich nicht mit der orthographischen Projektion eines in einer benachbarten anderen Pixeleinheit B enthaltenen beliebigen Anodenmusters 80 auf der Basis.
  • Beispielhaft sind die in den einzelnen Subpixeln enthaltenen Referenzverbindungsabschnitte 36 nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet. Beispielhaft sind in den Pixeleinheiten B, die sich in derselben Reihe entlang der zweiten Richtung befinden, die Stromversorgungsverbindungsabschnitte 45 in den einzelnen Pixeleinheiten B nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet.
  • Das obige Vorsehen, dass die einzelnen Subpixel, die in zwei benachbarten Pixeleinheiten B enthalten sind, die entlang der zweiten Richtung angeordnet sind, eine Referenzsignalleitung 63 multiplexen und die in den einzelnen Subpixeln enthaltenen Referenzverbindungsabschnitte 36 nacheinander miteinander gekoppelt sind, realisiert nicht nur, dass jedes Subpixel mit der gemultiplexten Referenzsignalleitung 63 über den Referenzverbindungsabschnitt 36 gekoppelt sein kann, spart sondern auch den von jedem Subpixel eingenommenen Layoutraum effektiv, was vorteilhaft für die Verbesserung der Auflösung des Anzeigesubstrats ist.
  • Außerdem sind in den Pixeleinheiten B, die sich in derselben Reihe entlang der zweiten Richtung befinden, die Referenzverbindungsabschnitte 36 in den einzelnen Pixeleinheiten B nacheinander miteinander gekoppelt, so dass die Referenzsignalleitungen 63 und der Referenzverbindungsabschnitte 36 im Anzeigesubstrat eine Maschenstruktur bilden können, was vorteilhaft für die Gesamtgleichmäßigkeit des Referenzsignals Vref ist.
  • Wie in 12 gezeigt, sind in einigen Ausführungsbeispielen in demselben Subpixel eine orthographische Projektion des Referenzverbindungsabschnitts 36 auf der Basis, eine orthographische Projektion der zweiten Abtastleitung 42 auf der Basis, eine orthographische Projektion der ersten Abtastleitung 41 auf der Basis und eine orthographische Projektion der Lichtemissions-Steuersignalleitung 44 auf der Basis nacheinander entlang der ersten Richtung angeordnet.
  • Die obige Vorsehensweise reduziert nicht nur effektiv den von den Subpixeln eingenommenen Layoutraum und ist für das Anzeigesubstrat von Vorteil, um eine hohe Anzeigeauflösung zu erreichen, sondern ist auch vorteilhaft, um die Layoutschwierigkeiten der Subpixel zu verringern.
  • Wie in 1, 3, 5, 6, 7, 10 und 18 gezeigt, umfasst das Subpixel in einigen Ausführungsbeispielen ferner eine Initialisierungssignalleitung 51 und eine dritte Abtastleitung 43, wobei die Initialisierungssignalleitung 51 und die dritte Abtastleitung 43 jeweils einen Teil umfassen, der sich entlang der zweiten Richtung erstreckt;
    wobei die Subpixel-Treiberschaltung 201 ferner einen dritten Transistor T3 umfasst, wobei ein Gate des dritten Transistors T3 mit der dritten Abtastleitung 43 gekoppelt ist, ein erster Pol des dritten Transistors T3 mit der Initialisierungssignalleitung 51 gekoppelt ist, und ein zweiter Pol des dritten Transistors T3 mit dem Anodenmuster 80 des lichtemittierenden Elements gekoppelt ist;
    wobei der dritte Transistor T3 eine dritte aktive Schicht 33 umfasst; wobei in demselben Subpixel die erste aktive Schicht 31, die dritte aktive Schicht 33 und die aktive Lichtemissions-Steuerschicht 34 nacheinander entlang der ersten Richtung angeordnet sind.
  • Beispielhaft umfasst die Initialisierungssignalleitung 51 einen Teil, der sich entlang der zweiten Richtung erstreckt, und die Initialisierungssignalleitungen 51, die in den Subpixeln enthalten sind, die sich in derselben Reihe entlang der zweiten Richtung befinden, sind nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet.
  • Beispielhaft wird die Initialisierungssignalleitung 51 verwendet, um ein Initialisierungssignal Vinit bereitzustellen.
  • Beispielhaft umfasst die dritte Abtastleitung 43 einen Teil, der sich entlang der zweiten Richtung erstreckt, und die dritten Abtastleitungen 43, die in den Subpixeln enthalten sind, die sich in derselben Reihe entlang der zweiten Richtung befinden, sind nacheinander miteinander gekoppelt und als eine integrierte Struktur gebildet.
  • Beispielhaft ist die dritte Abtastleitung 43 mit einer entsprechenden Gate-Treiberschaltung gekoppelt und empfängt ein drittes Abtastsignal, das von der entsprechenden Gate-Treiberschaltung bereitgestellt wird.
  • Beispielhaft wird der dritte Transistor T3 unter der Steuerung des dritten Abtastsignals, das von der dritten Abtastleitung 43 übertragen wird, ein- oder ausgeschaltet, um zu realisieren, dass die Verbindung zwischen der Initialisierungssignalleitung 51 und des ersten Pols des dritten Transistors T3 eingeschaltet oder ausgeschaltet wird.
  • Beispielhaft sind die dritte aktive Schicht 33 und die Initialisierungssignalleitung 51 auf unterschiedlichen Schichten vorgesehen, und die dritte aktive Schicht 33 und die dritte Abtastleitung 43 sind auf unterschiedlichen Schichten vorgesehen. Der erste Pol des dritten Transistors T3 ist über ein fünftes leitendes Muster 68 mit der Initialisierungssignalleitung 51 gekoppelt, und der zweite Pol des dritten Transistors T3 ist über den ersten leitenden Verbindungsabschnitt 60 mit der zweiten Polplatte Cst2 des Speicherkondensators Cst gekoppelt.
  • Das obige Vorsehen, dass in demselben Subpixel die erste aktive Schicht 31, die dritte aktive Schicht 33 und die aktive Lichtemissions-Steuerschicht 34 nacheinander entlang der ersten Richtung angeordnet sind, reduziert effektiv den vom Subpixel eingenommenen Layoutraum, was für das Anzeigesubstrat von Vorteil ist, um die hohe Anzeigeauflösung zu realisieren, und auch von Vorteil ist, die Layoutschwierigkeit der Subpixel zu verringern.
  • Wie in 3 und 5 gezeigt, sind in einigen Ausführungsbeispielen in den zwei Subpixel-Treiberschaltungen 201 die in den zwei dritten Transistoren T3 enthaltenen dritten aktiven Schichten 33 symmetrisch in Bezug auf die Symmetrieachse C vorgesehen.
  • Die obige Vorsehensweise reduziert effektiv den von den Subpixeln eingenommenen Layoutraum, was für das Anzeigesubstrat von Vorteil ist, um eine hohe Anzeigeauflösung zu erreichen.
  • Wie in 5, 6 und 12 gezeigt, umfasst in einigen Ausführungsbeispielen mindestens einer von dem ersten Transistor T1, dem zweiten Transistor T2 und dem dritten Transistor T3 eine Doppel-Gate-Struktur.
  • Beispielhaft sind der erste Transistor T1, der zweite Transistor T2, der dritte Transistor T3, der Lichtemissions-Steuertransistor T4 und der Treibertransistor T5 allesamt Niedertemperatur-Polysiliziumtransistoren vom N-Typ.
  • Das obige Vorsehen, dass der erste Transistor T1, der zweite Transistor T2 und der dritte Transistor T3 eine Doppel-Gate-Struktur umfassen, ist vorteilhaft, um den Leckstrom der Transistoren zu verringern und die Funktionskorrektheit und Betriebsstabilität der Subpixel-Treiberschaltung 201 sicherzustellen.
  • Wie in 1, 3, 6, 7, 10 und 16 gezeigt, umfasst in einigen Ausführungsbeispielen die Subpixel-Treiberschaltung 201 ferner einen Speicherkondensator Cst, wobei der Speicherkondensator Cst eine erste Polplatte Cst1 und eine zweite Polplatte Cst2 umfasst, die gegenüberliegend vorgesehen sind, wobei die erste Polplatte Cst1 zwischen der Basis und der zweiten Polplatte Cst2 liegt; die erste Polplatte Cst1 mit dem Gate des Treibertransistors T5 gekoppelt ist, und die zweite Polplatte Cst2 jeweils mit dem zweiten Pol des Treibertransistors T5 und dem Anodenmuster 80 des lichtemittierenden Elements gekoppelt ist; wobei in den zwei Subpixel-Treiberschaltungen 201 zwei erste Elektrodeplatten Cst1 symmetrisch in Bezug auf die Symmetrieachse C vorgesehen sind; und/oder zwei zweite Elektrodeplatten Cst2 symmetrisch in Bezug auf die Symmetrieachse C vorgesehen sind.
  • Beispielhaft wird die erste Polplatte Cst1 als Gate des Treibertransistors T5 gemultiplext.
  • Beispielhaft ist die zweite Polplatte Cst2 über das dritte leitende Muster 66 mit dem zweiten Pol des Treibertransistors T5 gekoppelt.
  • Beispielhaft überlappt sich die orthographische Projektion der zweiten Polplatte Cst2 auf der Basis zumindest teilweise mit der orthographischen Projektion der aktiven Treiberschicht 35 auf der Basis.
  • Beispielhaft liegt die orthographische Projektion der zweiten Polplatte Cst2 auf der Basis zwischen der orthographischen Projektion der ersten aktiven Schicht 31 auf der Basis und der orthographischen Projektion der dritten aktiven Schicht 33 auf der Basis.
  • Beispielhaft liegt die orthographische Projektion der ersten Polplatte Cst1 auf der Basis zwischen der orthographischen Projektion der ersten aktiven Schicht 31 auf der Basis und der orthographischen Projektion der dritten aktiven Schicht 33 auf der Basis.
  • Das obige Vorsehen, dass in den zwei Subpixel-Treiberschaltungen 201 die zwei ersten Elektrodeplatten Cst1 symmetrisch in Bezug auf die Symmetrieachse C vorgesehen sind; und/oder die zwei zweiten Elektrodeplatten Cst2 symmetrisch in Bezug auf die Symmetrieachse C vorgesehen sind, reduziert effektiv den von den Subpixeln eingenommenen Layoutraum und ist für das Anzeigesubstrat von Vorteil, um eine hohe Anzeigeauflösung zu erreichen.
  • Wie in 8, 9, 10, 12, 13, 18 bis 21 gezeigt, umfasst in einigen Ausführungsbeispielen das Subpixel ferner einen ersten leitenden Verbindungsabschnitt 60 und einen zweiten leitenden Verbindungsabschnitt 70, die auf unterschiedlichen Schichten vorgesehen sind, wobei der erste leitende Verbindungsabschnitt 60 zwischen der Basis und dem zweiten leitenden Verbindungsabschnitt 70 liegt, und das Anodenmuster 80 auf einer der Basis abgewandten Seite des zweiten leitenden Verbindungsabschnitts 70 liegt;
    wobei die zweite Polplatte Cst2 mit dem ersten leitenden Verbindungsabschnitt 60 gekoppelt ist;
    wobei zwischen einer orthographischen Projektion des zweiten leitenden Verbindungsabschnitts 70 auf der Basis 10 und einer orthographischen Projektion des ersten leitenden Verbindungsabschnitts 60 auf der Basis 10 ein erster Überlappungsbereich besteht, und zwischen der orthographischen Projektion des zweiten leitenden Verbindungsabschnitts 70 auf der Basis 10 und der orthographischen Projektion des Anodenmusters 80 auf der Basis 10 ein zweiter Überlappungsbereich besteht;
    wobei der zweite leitende Verbindungsabschnitt 70 über ein erstes Durchgangsloch Via1 mit dem ersten leitenden Verbindungsabschnitt 60 gekoppelt ist, wobei eine orthographische Projektion des ersten Durchgangslochs Via1 auf der Basis 10 im ersten Überlappungsbereich liegt, und der zweite leitende Verbindungsabschnitt 70 über ein zweites Durchgangsloch Via2 mit dem Anodenmuster 80 gekoppelt ist, wobei eine orthographische Projektion des zweiten Durchgangslochs Via2 auf der Basis 10 im zweiten Überlappungsbereich liegt.
  • Beispielhaft ist der erste leitende Verbindungsabschnitt 60 jeweils mit der zweiten Polplatte Cst2, dem zweiten Pol des dritten Transistors T3 und dem zweiten leitenden Verbindungsabschnitt 70 gekoppelt.
  • Beispielhaft durchdringt das erste Durchgangsloch Via1 eine Isolierschicht, die sich zwischen dem ersten leitenden Verbindungsabschnitt 60 und dem zweiten leitenden Verbindungsabschnitt 70 befindet, und das zweite Durchgangsloch Via2 durchdringt eine Isolierschicht, die sich zwischen dem zweiten leitenden Verbindungsabschnitt 70 und dem Anodenmuster 80 befindet.
  • Das obige Vorsehen, dass die zweite Polplatte Cst2 über den ersten leitenden Verbindungsabschnitt 60 und den zweiten leitenden Verbindungsabschnitt 70 mit dem Anodenmuster 80 gekoppelt ist, führt dazu, dass die Tiefen des ersten Durchgangslochs Via1 und des zweiten Durchgangslochs Via2 jeweils geringer sind und das erste Durchgangsloch Via1 und das zweite Durchgangsloch Via2 versetzt sein können, um ein abgestuftes Loch mit einer sanfteren Neigung zu bilden, was die Bildung eines tieferen Durchgangslochs zwischen der zweiten Polplatte Cst2 und dem Anodenmuster 80 vermeidet und das Risiko effektiv reduziert, dass das Anodenmuster 80 am zweiten Durchgangsloch Via2 bricht.
  • Wie in 5 und 17 gezeigt, ist es in einigen Ausführungsbeispielen vorgesehen, dass mindestens ein Teil der orthographischen Projektion des ersten leitenden Verbindungsabschnitts 60 auf der Basis zwischen der orthographischen Projektion des dritten aktiven Musters auf der Basis und der orthographischen Projektion der aktiven Treiberschicht 35 auf der Basis liegt.
  • Die obige Vorsehensweise reduziert effektiv den von den Subpixeln eingenommenen Layoutraum, ist vorteilhaft für die Reduzierung der Layoutschwierigkeiten der Subpixel und die Verbesserung der Auflösung des Anzeigesubstrats.
  • Wie in 5 gezeigt, umfasst in einigen Ausführungsbeispielen die dritte aktive Schicht 33 einen ersten Abschnitt 331 und einen zweiten Abschnitt 332, die miteinander gekoppelt sind, wobei der erste Abschnitt 331 einen Teil umfasst, der sich entlang der ersten Richtung erstreckt, der zweite Abschnitt 332 einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt, und der erste Abschnitt 331 und der zweite Abschnitt 332 eine L-förmige Struktur bilden; und wobei in demselben Subpixel die dritte aktive Schicht 33 und die aktive Treiberschicht 35 entlang einer dritten Richtung angeordnet sind, wobei sich die dritte Richtung sowohl mit der ersten Richtung als auch mit der zweiten Richtung schneidet; wobei ein 90-Grad-Winkel der L-förmigen Struktur der aktiven Treiberschicht 35 zugewandt ist.
  • Beispielhaft überlappen sich die orthographische Projektion des ersten Abschnitts 331 auf der Basis und die orthographische Projektion des zweiten Abschnitts 332 auf der Basis jeweils teilweise mit der orthographischen Projektion des Gates des dritten Transistors T3 auf der Basis, so dass der dritte Transistor T3 als eine Doppel-Gate-Struktur gebildet ist.
  • Beispielhaft ist die erste Richtung senkrecht zur zweiten Richtung und ein Winkel zwischen der dritten Richtung und der ersten Richtung beträgt zwischen einschließlich 30 Grad und 45 Grad.
  • Die obige Vorsehensweise reduziert effektiv den von den Subpixeln eingenommenen Layoutraum, ist vorteilhaft für die Reduzierung der Layoutschwierigkeiten der Subpixel und die Verbesserung der Auflösung des Anzeigesubstrats.
  • In einigen Ausführungsbeispielen umfasst das Anzeigesubstrat ferner eine auf der Basis vorgesehene Daten-Fan-Out-Leitung, wobei die Daten-Fan-Out-Leitung mit einer entsprechenden Datenleitung gekoppelt ist und die Daten-Fan-Out-Leitung und der zweite leitende Verbindungsabschnitt 70 auf derselben Schicht vorgesehen sind und aus demselben Material bestehen.
  • Beispielhaft umfasst das Anzeigesubstrat mehrere Daten-Fan-Out-Leitungen, wobei ein Ende der Daten-Fan-Out-Leitung mit der entsprechenden Datenleitung gekoppelt ist und das andere Ende der Daten-Fan-Out-Leitung mit einem entsprechenden Pin im Treiberchip gekoppelt ist, und wobei die Daten-Fan-Out-Leitung verwendet wird, um das vom Treiberchip bereitgestellte Datensignal an die entsprechende Datenleitung zu übertragen.
  • Beispielhaft umfasst das Anzeigesubstrat eine aktive Schicht, eine erste Gate-Isolierschicht, eine erste Gate-Metallschicht, eine zweite Gate-Isolierschicht, eine zweite Gate-Metallschicht, eine Zwischenisolierschicht, eine erste Source-Drain-Metallschicht, eine erste Passivierungsschicht PVX1, eine erste Planarisierungsschicht PLN1, eine zweite Source-Drain-Metallschicht, eine zweite Passivierungsschicht PVX2, eine zweite Planarisierungsschicht PLN2, eine Anodenschicht, eine Pixeldefinitionsschicht, eine lichtemittierende Funktionsschicht, eine Kathodenschicht und eine Verkapselungsstruktur, die nacheinander entlang einer vom Basissubstrat entfernten Richtung gestapelt sind. Beispielhaft kann das Anzeigesubstrat auch nicht die erste Passivierungsschicht PVX1 und/oder die zweite Passivierungsschicht PVX2 umfassen.
  • Beispielhaft umfasst die zweite Source-Drain-Metallschicht die Daten-Fan-Out-Leitung und den zweiten leitenden Verbindungsabschnitt 70.
  • Beispielhaft beträgt die Dicke der Daten-Fan-Out-Leitung etwa 5500 Angström.
  • Beispielhaft ist bei einem speziell geformten Anzeigesubstrat die Daten-Fan-Out-Leitung im Anzeigebereich vorgesehen, d. h. die FIA-Technologie (Fanout In AA) zu verwenden.
  • Das obige Vorsehen, dass die zweite Source-Drain-Metallschicht die Daten-Fan-Out-Leitung und den zweiten leitenden Verbindungsabschnitt 70 umfasst, führt dazu, dass die Daten-Fan-Out-Leitung zumindest durch die erste Passivierungsschicht PVX1 und die erste Planarisierungsschicht PLN1 von der darunter liegenden leitenden Struktur getrennt ist, wodurch die von der Daten-Fan-Out-Leitung erzeugte ohmsch-kapazitive Belastung (RC Loading) wirksam reduziert wird.
  • Genauer gesagt wird das Anzeigesubstrat durch zwölf Strukturierungsprozesse (Maskenprozess) gebildet, umfassend konkret einen Strukturierungsprozess der aktiven Schicht, einen Strukturierungsprozess der ersten Gate-Metallschicht, einen Strukturierungsprozess der zweiten Gate-Metallschicht, einen Strukturierungsprozess der Zwischenisolierschicht, einen Strukturierungsprozess der ersten Source-Drain-Metallschicht, einen Strukturierungsprozess der ersten Planarisierungsschicht PLN1, einen Strukturierungsprozess der ersten Passivierungsschicht PVX1, einen Strukturierungsprozess der zweiten Source-Drain-Metallschicht, einen Strukturierungsprozess der zweiten Planarisierungsschicht PLN2, einen Strukturierungsprozess der zweiten Passivierungsschicht PVX2, einen Strukturierungsprozess der Anodenschicht und einen Strukturierungsprozess der Pixeldefinitionsschicht.
  • Wie in 5 gezeigt, umfasst die aktive Schicht beispielhaft die aktive Treiberschicht 35, die aktive Lichtemissions-Steuerschicht 34, die erste aktive Schicht 31, die zweite aktive Schicht 32, die dritte aktive Schicht 33 und den Referenzverbindungsabschnitt 36.
  • Wie in 6 gezeigt, umfasst die erste Gate-Metallschicht beispielhaft das Gate des Treibertransistors T5, das Gate des Lichtemissions-Steuertransistors T4, das Gate des ersten Transistors T1, das Gate des zweiten Transistors T2, das Gate des dritten Transistors T3, die erste Abtastleitung 41, die zweite Abtastleitung 42, die dritte Abtastleitung 43, die Lichtemissions-Steuersignalleitung 44 und den Stromversorgungsverbindungsabschnitt 45.
  • Wie in 7 gezeigt, umfasst die zweite Gate-Metallschicht beispielhaft die zweite Polplatte Cst2 des Speicherkondensators Cst und die Initialisierungssignalleitung 51.
  • Wie in 8 gezeigt, umfasst die erste Source-Drain-Metallschicht beispielhaft eine Stromversorgungsleitung VDD, eine Datenleitung, eine Referenzsignalleitung 63, einen ersten leitenden Verbindungsabschnitt 60 und ein erstes leitendes Muster 64 bis zu einem sechsten leitenden Muster 69.
  • Wie in 9 gezeigt, umfasst die zweite Source-Drain-Metallschicht beispielhaft einen zweiten leitenden Verbindungsabschnitt 70 und eine Daten-Fan-Out-Leitung.
  • Wie in 10 gezeigt, umfasst die Anodenschicht beispielhaft ein Anodenmuster 80.
  • Wie in 11 gezeigt, bildet die Pixeldefinitionsschicht beispielhaft eine Pixelöffnung 81. Beispielhaft ist die Pixelöffnung 81 ein Bogendruckdesign mit gleichem Pitch, was die Druckrate bei der Herstellung eines organischen Leuchtstoffs und die Geräteleistung des Anzeigesubstrats verbessern kann.
  • Beispielhaft sind in derselben Gruppe von Subpixeln die zwei ersten leitenden Verbindungsabschnitte 60 symmetrisch in Bezug auf die Symmetrieachse C, die zwei ersten leitenden Muster 64 symmetrisch in Bezug auf die Symmetrieachse C, die zwei zweiten leitenden Muster 65 symmetrisch in Bezug auf die Symmetrieachse C, die zwei dritten leitenden Muster 66 symmetrisch in Bezug auf die Symmetrieachse C, die zwei vierten leitenden Muster 67 symmetrisch in Bezug auf die Symmetrieachse C, die zwei fünften leitenden Muster 68 symmetrisch in Bezug auf die Symmetrieachse C, die zwei sechsten leitenden Muster 69 symmetrisch in Bezug auf die Symmetrieachse C, die zwei zweiten leitenden Verbindungsabschnitte symmetrisch in Bezug auf die Symmetrieachse C, die zwei Anodenmuster symmetrisch in Bezug auf die Symmetrieachse C und die zwei Pixelöffnungen 81 symmetrisch in Bezug auf die Symmetrieachse C.
  • Beispielhaft sind in den zwei benachbarten Subpixeln entlang der zweiten Richtung die zwei ersten leitenden Verbindungsabschnitte 60 symmetrisch in Bezug auf die Längsachse, die zwei ersten leitenden Muster 64 symmetrisch in Bezug auf die Längsachse, die zwei zweiten leitenden Muster 65 symmetrisch in Bezug auf die Längsachse, die zwei dritten leitenden Muster 66 symmetrisch in Bezug auf die Längsachse, die zwei vierten leitenden Muster 67 symmetrisch in Bezug auf die Längsachse, die zwei fünften leitenden Muster 68 symmetrisch in Bezug auf die Längsachse, die zwei sechsten leitenden Muster 69 symmetrisch in Bezug auf die Längsachse, die zwei zweiten leitenden Verbindungsabschnitte symmetrisch in Bezug auf die Längsachse, die zwei Anodenmuster symmetrisch in Bezug auf die Längsachse, die zwei Pixelöffnungen 81 symmetrisch in Bezug auf die Längsachse, die zwei ersten Polplatten Cst1 symmetrisch in Bezug auf die Längsachse, die zwei zweiten Polplatten Cst2 symmetrisch in Bezug auf die Längsachse, die zwei ersten aktiven Schichten 31 symmetrisch in Bezug auf die Längsachse, die zwei zweiten aktiven Schichten 32 symmetrisch in Bezug auf die Längsachse, die zwei dritten aktiven Schichten 33 symmetrisch in Bezug auf die Längsachse, die zwei aktiven Lichtemissions-Steuerschichten 34 symmetrisch in Bezug auf die Längsachse und die zwei aktiven Treiberschichten 35 symmetrisch in Bezug auf die Längsachse.
  • Es ist zu beachten, dass die Längsachse zwischen zwei benachbarten Subpixeln entlang der zweiten Richtung liegt und sich die Längsachse entlang der ersten Richtung erstreckt.
  • Wie in 1 und 2 gezeigt, umfasst die Subpixel-Treiberschaltung 201 in dem durch die obigen Ausführungsbeispielen bereitgestellten Anzeigesubstrat einen Treibertransistor T5, einen Lichtemissions-Steuertransistor T4, einen ersten Transistor T1, einen zweiten Transistor T2, einen dritten Transistor T3 und einen Speicherkondensator Cst.
  • Die Arbeitsprozesse der Subpixel in der ersten Reihe und der Subpixel in der zweiten Reihe in jeder Gruppe von Subpixeln umfassen jeweils eine Rücksetzperiode P1, eine Kompensationsperiode P2, eine Datenschreibperiode P3 und eine Lichtemissionsperiode P4.
  • Die Rücksetzperioden der ersten Reihe von Subpixeln und der zweiten Reihe von Subpixeln sind versetzt, die Kompensationsperioden der ersten Reihe von Subpixeln und der zweiten Reihe von Subpixeln sind teilweise versetzt und die Datenschreibperioden der ersten Reihe von Subpixeln und der zweiten Reihe von Subpixeln sind vollständig versetzt.
  • Es ist zu beachten, dass in den Datenschreibperioden der ersten Reihe von Subpixeln und der zweiten Reihe von Subpixeln 203 das Lichtemissions-Steuersignal EM auf einem ungültigen Pegel ist, wodurch vermieden werden kann, dass während des Prozesses des Schreibens des Datensignals durch das zweite Subpixel 203 die ersten Pole der Treibertransistoren T5 der ersten Reihe von Subpixeln kontinuierlich das Stromversorgungssignal Vd empfangen, wodurch vermieden wird, dass die Gate-Source-Spannung der Treibertransistoren T5 der ersten Reihe von Subpixeln abfällt, was auf den Kompensationseffekt für die Subpixel-Treiberschaltung 201 im ersten Subpixel 202 einwirkt.
  • 2 zeigt schematisch in der ersten Reihe von Subpixeln das erste Abtastsignal G11, das von der ersten Abtastleitung 41 eingegeben wird, das zweite Abtastsignal G21, das von der zweiten Abtastleitung 42 eingegeben wird, und das dritte Abtastsignal G31, das von der dritten Abtastleitung 43 eingegeben wird. 2 zeigt schematisch auch in der zweiten Reihe von Subpixeln das erste Abtastsignal G12, das von der ersten Abtastleitung 41 eingegeben wird, das zweite Abtastsignal G22, das von der zweiten Abtastleitung 42 eingegeben wird, und das dritte Abtastsignal G32, das von der dritten Abtastleitung 43 eingegeben wird. 2 zeigt schematisch auch das Lichtemissions-Steuersignal EM.
  • Wie in 3, 5 und 11 gezeigt, umfasst in einigen Ausführungsbeispielen das Anzeigesubstrat ferner eine Pixeldefinitionsschicht, wobei die Pixeldefinitionsschicht mehrere Pixelöffnungen 81 definiert und die mehreren Pixelöffnungen 81 in einer Eins-zu-eins-Entsprechung mit den mehreren im Anzeigesubstrat enthaltenen Subpixeln stehen;
    wobei eine orthographische Projektion der ersten aktiven Schicht 31 auf der Basis innerhalb einer orthographischen Projektion einer entsprechenden Pixelöffnung 81 auf der Basis liegt;
    wobei eine orthographische Projektion der zweiten aktiven Schicht 32 auf der Basis innerhalb einer orthographischen Projektion einer entsprechenden Pixelöffnung 81 auf der Basis liegt;
    wobei eine orthographische Projektion der dritten aktiven Schicht 33 auf der Basis innerhalb einer orthographischen Projektion der Pixeldefinitionsschicht auf der Basis liegt;
    wobei eine orthographische Projektion der aktiven Lichtemissions-Steuerschicht 34 auf der Basis innerhalb der orthographischen Projektion der Pixeldefinitionsschicht auf der Basis liegt;
    wobei eine orthographische Projektion der aktiven Treiberschicht 35 auf der Basis jeweils teilweise mit der orthographischen Projektion der Pixeldefinitionsschicht auf der Basis und einer orthographischen Projektion einer entsprechenden Pixelöffnung auf der Basis überlappt.
  • Die obige Vorsehensweise reduziert effektiv den von den Subpixeln eingenommenen Layoutraum, ist vorteilhaft für die Verringerung der Layoutschwierigkeiten der Subpixel und die Verbesserung der Auflösung des Anzeigesubstrats.
  • Ein Ausführungsbeispiel der vorliegenden Offenbarung stellt ferner eine Anzeigevorrichtung bereit, die das durch die oben genannten Ausführungsbeispiele bereitgestellte Anzeigesubstrat umfasst.
  • Bei dem durch die obigen Ausführungsbeispiele bereitgestellten Anzeigesubstrat wird der von jeder Gruppe von Subpixeln eingenommene Layoutraum effektiv reduziert, indem die mehreren Subpixel in mehrere Gruppen von Subpixeln unterteilt sind, und es vorgeshen ist, dass zwei in jeder Gruppe von Subpixeln enthaltene Subpixel-Treiberschaltungen 201 dieselbe Lichtemissions-Steuerteilschaltung multiplexen. Daher wird bei dem durch die obigen Ausführungsbeispiele bereitgestellten Anzeigesubstrat das Layout von mehreren Subpixeln optimiert ausgestaltet, was nicht nur sicherstellt, dass das Anzeigesubstrat eine hochauflösende Anzeige erreichen kann, sondern auch besser mit GOA-Logikressourcen (Englisch: Gate On Array) kompatibel ist und eine technische Unterstützung für speziell geformte Anzeigeprodukte zum Erreichen einer hochauflösenden GIA-Anzeige bietet.
  • Wenn die durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellte Anzeigevorrichtung das oben erwähnte Anzeigesubstrat umfasst, hat sie ebenfalls die oben erwähnten günstigen Wirkungen, die hier nicht mehr wiederholt werden.
  • Es ist zu beachten, dass die Anzeigevorrichtung jedes Produkt oder jede Komponente mit einer Anzeigefunktion sein kann, wie etwa ein Fernseher, ein Display, ein digitaler Bilderrahmen, ein Mobiltelefon, ein Tablet-Computer usw., wobei die Anzeigevorrichtung ferner eine flexible Leiterplatte, eine Platine, eine Rückplatte usw. umfasst.
  • Es ist zu beachten, dass sich „dieselbe Schicht“ in den Ausführungsbeispielen der vorliegenden Offenbarung auf eine Filmschicht auf derselben Strukturschicht beziehen kann. Oder die Filmschichten auf derselben Schicht können beispielsweise eine Schichtstruktur sein, die durch Verwendung desselben Filmbildungsprozesses zur Bildung einer Filmschicht mit einem spezifischen Muster und anschließende Verwendung derselben Maske zum Strukturieren der Filmschicht durch einen Strukturierungsprozess gebildet wird. Abhängig vom spezifischen Muster kann ein Strukturierungsprozess mehrere Belichtungs-, Entwicklungs- oder Ätzprozesse umfassen und das spezifische Muster in der gebildeten Schichtstruktur kann kontinuierlich oder diskontinuierlich sein. Diese spezifischen Muster können auch auf unterschiedliche Höhen sein oder unterschiedliche Dicken aufweisen.
  • In den einzelnen Verfahrensausführungsbeispielen der vorliegenden Offenbarung können die Sequenznummern der einzelnen Schritte nicht dazu verwendet werden, die Reihenfolge der einzelnen Schritte einzuschränken. Für den Durchschnittsfachmann kann die Reihenfolge der einzelnen Schritte ohne kreatives Zutun geändert werden, was ebenfalls in den Schutzbereich der vorliegenden Offenbarung fällt.
  • Es ist zu beachten, dass jedes Ausführungsbeispiel in dieser Beschreibung fortschreitend beschrieben wird und gleiche und ähnliche Teile zwischen den einzelnen Ausführungsbeispielen aufeinander verwiesen werden können und jedes Ausführungsbeispiel sich auf die Unterschiede zu anderen Ausführungsbeispielen konzentriert. Insbesondere für ein Verfahrensausführungsbeispiel ist die Beschreibung relativ einfach, da sie grundsätzlich dem Produktausführungsbeispiel ähnelt, und der relevante Teil kann auf den Teil der Beschreibung des Produktausführungsbeispiels verwiesen werden.
  • Sofern nicht anders definiert, haben die in der vorliegenden Offenbarung verwendeten technischen oder wissenschaftlichen Begriffe die übliche Bedeutung, die der Durchschnittsfachmann auf dem Gebiet, zu dem die vorliegende Offenbarung gehört, versteht. Die in der vorliegenden Offenbarung verwendeten Wörter „erst“, „zweit“ und ähnliche Wörter bezeichnen keine Reihenfolge, Menge oder Wichtigkeit, sondern werden lediglich zur Unterscheidung der verschiedenen Bestandteilen verwendet. Die Wörter „umfassen“ oder „enthalten“ und ähnliche Wörter bedeuten, dass die Elemente oder Gegenstände, die vor dem Wort erscheinen, die nach dem Wort genannten Elemente oder Gegenstände und deren Äquivalente umfassen, ohne andere Elemente oder Gegenstände auszuschließen. Die Wörter „verbinden“, „koppeln“ oder „verbunden“ und ähnliche Wörter beschränken sich nicht auf physische oder mechanische Verbindungen, sondern können elektrische Verbindungen umfassen, ob direkt oder indirekt. Die Wörter „oben“, „unten“, „links“, „rechts“ usw. werden nur zur Darstellung der relativen Positionsbeziehung verwendet. Wenn sich die absolute Position des beschriebenen Objekts ändert, kann sich auch die relative Positionsbeziehung entsprechend ändern.
  • Es versteht sich, dass, wenn ein Element wie eine Schicht, ein Film, ein Bereich oder ein Substrat als „auf“ oder „unter“ einem anderen Element bezeichnet wird, das Element sich „direkt“ „auf“ oder „unter“ dem anderen Element befinden kann oder ein Zwischenelement vorliegen kann.
  • In der Beschreibung der obigen Ausführungsformen können die konkreten Merkmale, Strukturen, Materialien oder Eigenschaften auf geeignete Weise in einem beliebigen Ausführungsbeispiel oder Beispiel oder mehreren beliebigen Ausführungsbeispielen oder Beispielen kombiniert werden.
  • Die obige Beschreibung stellt nur die konkreten Ausführungsformen der vorliegenden Offenbarung dar, aber der Schutzbereich der vorliegenden Offenbarung ist nicht darauf beschränkt. Alle Variationen oder Substitutionen, die jedem Fachmann, der mit dem technischen Gebiet vertraut ist, innerhalb des in der vorliegenden Offenbarung offenbarten technischen Bereichs ohne weiteres einfallen, sollen in den Schutzbereich der vorliegenden Offenbarung fallen. Daher soll der Schutzbereich der vorliegenden Offenbarung dem Schutzbereich der angegebenen Ansprüche unterliegen.

Claims (28)

  1. Anzeigesubstrat, umfassend eine Basis und mehrere auf der Basis vorgesehene Subpixel, wobei die mehreren Subpixel in einem Array verteilt sind; wobei das Subpixel eine Subpixel-Treiberschaltung und ein lichtemittierendes Element umfasst, wobei die Subpixel-Treiberschaltung eine Treiberteilschaltung und eine Lichtemissions-Steuerteilschaltung umfasst, die miteinander gekoppelt sind; und wobei das lichtemittierende Element ein Anodenmuster umfasst; wobei die mehreren Subpixel in mehrere Gruppen von Subpixeln unterteilt sind, wobei jede Gruppe von Subpixeln zwei Subpixel umfasst, die entlang einer ersten Richtung angeordnet sind, wobei zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen dieselbe Lichtemissions-Steuerteilschaltung multiplexen, die dazu dient, jeweils die Treiberteilschaltungen in den zwei Subpixeln zu steuern, um ein Treibersignal in das Anodenmuster zu schreiben; wobei das Subpixel ferner eine Datenleitung umfasst, die einen Teil umfasst, der sich entlang der ersten Richtung erstreckt.
  2. Anzeigesubstrat nach Anspruch 1, wobei das Subpixel ferner eine Lichtemissions-Steuersignalleitung umfasst, die einen Teil umfasst, der sich entlang einer zweiten Richtung erstreckt, die sich mit der ersten Richtung schneidet; und wobei zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen dieselbe Lichtemissions-Steuersignalleitung multiplexen, die mit der Lichtemissions-Steuerteilschaltung gekoppelt ist und dazu dient, die Lichtemissions-Steuerteilschaltung zu steuern; wobei eine orthographische Projektion der Lichtemissions-Steuersignalleitung auf der Basis zwischen orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster auf der Basis liegt.
  3. Anzeigesubstrat nach Anspruch 2, wobei die Lichtemissions-Steuerteilschaltung einen Lichtemissions-Steuertransistor umfasst, wobei ein Gate des Lichtemissions-Steuertransistors mit der Lichtemissions-Steuersignalleitung gekoppelt ist und ein zweiter Pol des Lichtemissions-Steuertransistors mit der Treiberteilschaltung gekoppelt ist; wobei der Lichtemissions-Steuertransistor eine aktive Lichtemissions-Steuerschicht umfasst, die einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt, wobei eine orthographische Projektion der aktiven Lichtemissions-Steuerschicht auf der Basis zwischen den orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster auf der Basis liegt.
  4. Anzeigesubstrat nach Anspruch 3, wobei das Subpixel ferner eine Stromversorgungsleitung umfasst, die einen Teil umfasst, der sich entlang der ersten Richtung erstreckt, wobei die in den zwei Subpixeln enthaltenen Stromversorgungsleitungen miteinander gekoppelt sind; wobei ein erster Pol des Lichtemissions-Steuertransistors mit der Stromversorgungsleitung gekoppelt ist, und der Lichtemissions-Steuertransistor dazu dient, unter der Steuerung der Lichtemissions-Steuersignalleitung die Verbindung zwischen der Stromversorgungsleitung und den Treiberteilschaltungen in den zwei Subpixeln einzuschalten oder auszuschalten.
  5. Anzeigesubstrat nach Anspruch 4, wobei das Subpixel ferner einen Stromversorgungsverbindungsabschnitt umfasst, der einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei zwei in den zwei Subpixeln enthaltene Subpixel-Treiberschaltungen denselben Stromversorgungsverbindungsabschnitt multiplexen; wobei eine orthographische Projektion der Stromversorgungsleitung auf der Basis entlang der zweiten Richtung auf einer Seite einer orthographischen Projektion der aktiven Lichtemissions-Steuerschicht auf der Basis liegt, und der erste Pol des Lichtemissions-Steuertransistors über den Stromversorgungsverbindungsabschnitt mit der Stromversorgungsleitung gekoppelt ist.
  6. Anzeigesubstrat nach Anspruch 5, wobei der Stromversorgungsverbindungsabschnitt und die Lichtemissions-Steuersignalleitung auf derselben Schicht vorgesehen sind und aus demselben Material bestehen.
  7. Anzeigesubstrat nach Anspruch 6, wobei die mehreren Subpixel in mehrere Pixeleinheiten unterteilt sind, wobei die Pixeleinheit mindestens zwei Subpixel umfasst, die entlang der zweiten Richtung angeordnet sind; wobei die mindestens zwei Subpixel dieselbe Stromversorgungsleitung multiplexen und die in den mindestens zwei Subpixeln enthaltenen Stromversorgungsverbindungsabschnitte nacheinander miteinander gekoppelt sind.
  8. Anzeigesubstrat nach Anspruch 3, wobei die Treiberteilschaltung einen Treibertransistor umfasst, wobei ein erster Pol des Treibertransistors mit dem zweiten Pol des Lichtemissions-Steuertransistors gekoppelt ist und ein zweiter Pol des Treibertransistors mit dem Anodenmuster des lichtemittierenden Elements gekoppelt ist; wobei der Treibertransistor eine aktive Treiberschicht umfasst; wobei in den zwei Subpixel-Treiberschaltungen die in den zwei Treibertransistoren enthaltenen aktiven Treiberschichten achsensymmetrisch vorgesehen sind, wobei sich die Symmetrieachse entlang der zweiten Richtung erstreckt und eine orthographische Projektion der Symmetrieachse auf der Basis zwischen den orthographischen Projektionen der zwei in den zwei Subpixeln enthaltenen Anodenmuster auf der Basis liegt.
  9. Anzeigesubstrat nach Anspruch 8, wobei sich die orthographische Projektion der Symmetrieachse auf der Basis mit der orthographischen Projektion der aktiven Lichtemissions-Steuerschicht auf der Basis überlappt.
  10. Anzeigesubstrat nach Anspruch 8, wobei das Subpixel ferner eine erste Abtastleitung umfasst, die einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei die Subpixel-Treiberschaltung ferner einen ersten Transistor umfasst, wobei ein Gate des ersten Transistors mit der ersten Abtastleitung gekoppelt ist, ein erster Pol des ersten Transistors mit der Datenleitung gekoppelt ist, und ein zweiter Pol des ersten Transistors mit dem Gate des Treibertransistors gekoppelt ist; wobei der erste Transistor eine erste aktive Schicht umfasst, die einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei in demselben Subpixel die erste aktive Schicht, die aktive Treiberschicht und die aktive Lichtemissions-Steuerschicht nacheinander entlang der ersten Richtung angeordnet sind.
  11. Anzeigesubstrat nach Anspruch 10, wobei in den zwei Subpixel-Treiberschaltungen die in den zwei ersten Transistoren enthaltenen ersten aktiven Schichten symmetrisch in Bezug auf die Symmetrieachse vorgesehen sind.
  12. Anzeigesubstrat nach Anspruch 10 oder 11, wobei die mehreren Subpixel in mehrere Pixeleinheiten unterteilt sind, wobei zumindest ein Teil der Pixeleinheiten ein erstes Subpixel, ein zweites Subpixel und ein drittes Subpixel umfasst, die entlang der zweiten Richtung angeordnet sind, wobei das erste Subpixel eine erste Datenleitung, das zweite Subpixel eine zweite Datenleitung und das dritte Subpixel eine dritte Datenleitung umfasst; wobei in einem ersten Teil der Pixeleinheiten die erste Datenleitung auf einer entlang der zweiten Richtung vom zweiten Subpixel entfernten Seite des ersten Subpixels liegt und sowohl die zweite Datenleitung als auch die dritte Datenleitung zwischen dem zweiten Subpixel und dem dritten Subpixel liegen; wobei zwischen dem ersten Subpixel und dem zweiten Subpixel ein erster Abstandsbereich besteht; wobei in einem zweiten Teil der Pixeleinheiten sowohl die erste Datenleitung als auch die zweite Datenleitung zwischen dem ersten Subpixel und dem zweiten Subpixel liegen und die dritte Datenleitung auf einer entlang der zweiten Richtung vom zweiten Subpixel entfernten Seite des dritten Subpixels liegt; wobei zwischen dem zweiten Subpixel und dem dritten Subpixel ein zweiter Abstandsbereich besteht.
  13. Anzeigesubstrat nach Anspruch 12, wobei die mehreren Gruppen von Subpixeln in mehrere Reihen von Subpixelgruppen unterteilt sind, die entlang der ersten Richtung angeordnet sind, wobei jede Reihe von Subpixelgruppen mehrere Gruppen von Subpixeln umfasst, die entlang der zweiten Richtung angeordnet sind; wobei das Anzeigesubstrat ferner mehrere Gate-Treiberschaltungs-Layoutbereiche und mehrere Gate-Treiberverdrahtungs-Layoutbereiche umfasst; wobei die mehreren Gate-Treiberschaltungs-Layoutbereiche in einer Eins-zu-eins-Entsprechung mit den mehreren Reihen von Subpixelgruppen stehen, und jeder Gate-Treiberschaltungs-Layoutbereich einen ersten Layoutbereich und einen zweiten Layoutbereich umfasst, wobei entlang der ersten Richtung der erste Layoutbereich auf einer ersten Seite einer entsprechenden Reihe von Subpixelgruppen liegt und der zweite Layoutbereich auf einer zweiten Seite der entsprechenden Reihe von Subpixelgruppen liegt; wobei die mehreren Gate-Treiberschaltungs-Layoutbereiche in einer Eins-zu-Eins-Entsprechung mit den mehreren Gate-Treiberverdrahtungs-Layoutbereichen stehen und der Gate-Treiberverdrahtungs-Layoutbereich mindestens zwei dritte Layoutbereiche umfasst, die entlang der zweiten Richtung angeordnet sind; wobei in den mindestens zwei dritten Layoutbereichen mindestens ein dritter Layoutbereich im ersten Abstandsbereich in einer entsprechenden Reihe von Subpixelgruppen liegt; mindestens ein dritter Layoutbereich im zweiten Abstandsbereich in einer entsprechenden Reihe von Subpixelgruppen liegt.
  14. Anzeigesubstrat nach Anspruch 10, wobei das Subpixel ferner eine Referenzsignalleitung und eine zweite Abtastleitung umfasst, wobei die Referenzsignalleitung einen Teil umfasst, der sich entlang der ersten Richtung erstreckt, und die zweite Abtastleitung einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei die Subpixel-Treiberschaltung ferner einen zweiten Transistor umfasst, wobei ein Gate des zweiten Transistors mit der zweiten Abtastleitung gekoppelt ist, ein erster Pol des zweiten Transistors mit der Referenzsignalleitung gekoppelt ist und ein zweiter Pol des zweiten Transistors mit dem Gate des Treibertransistors gekoppelt ist; wobei der zweite Transistor eine zweite aktive Schicht umfasst, die einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; wobei in demselben Subpixel die zweite aktive Schicht, die erste aktive Schicht und die aktive Lichtemissions-Steuerschicht nacheinander entlang der ersten Richtung angeordnet sind.
  15. Anzeigesubstrat nach Anspruch 14, wobei in den zwei Subpixel-Treiberschaltungen die in zwei zweiten Transistoren enthaltenen zweiten aktiven Schichten symmetrisch in Bezug auf die Symmetrieachse vorgesehen sind.
  16. Anzeigesubstrat nach Anspruch 15, wobei das Subpixel ferner einen Referenzverbindungsabschnitt umfasst, der einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt; und wobei ein erster Pol des zweiten Transistors über den Referenzverbindungsabschnitt mit der Referenzsignalleitung gekoppelt ist.
  17. Anzeigesubstrat nach Anspruch 16, wobei die mehreren Subpixel in mehrere Pixeleinheiten unterteilt sind, wobei die Pixeleinheit mindestens zwei Subpixel umfasst, die entlang der zweiten Richtung angeordnet sind; wobei die einzelnen Subpixel, die in zwei benachbarten Pixeleinheiten enthalten sind, die entlang der zweiten Richtung angeordnet sind, eine Referenzsignalleitung multiplexen, die zwischen den zwei benachbarten Pixeleinheiten liegt, und die in den einzelnen Subpixeln enthaltenen Referenzverbindungsabschnitte nacheinander miteinander gekoppelt sind.
  18. Anzeigesubstrat nach Anspruch 16, wobei in demselben Subpixel eine orthographische Projektion des Referenzverbindungsabschnitts auf der Basis, eine orthographische Projektion der zweiten Abtastleitung auf der Basis, eine orthographische Projektion der ersten Abtastleitung auf der Basis und eine orthographische Projektion der Lichtemissions-Steuersignalleitung auf der Basis nacheinander entlang der ersten Richtung angeordnet sind.
  19. Anzeigesubstrat nach Anspruch 14, wobei das Subpixel ferner eine Initialisierungssignalleitung und eine dritte Abtastleitung umfasst, wobei die Initialisierungssignalleitung und die dritte Abtastleitung jeweils einen Teil umfassen, der sich entlang der zweiten Richtung erstreckt; wobei die Subpixel-Treiberschaltung ferner einen dritten Transistor umfasst, wobei ein Gate des dritten Transistors mit der dritten Abtastleitung gekoppelt ist, ein erster Pol des dritten Transistors mit der Initialisierungssignalleitung gekoppelt ist, und ein zweiter Pol des dritten Transistors mit dem Anodenmuster des lichtemittierenden Elements gekoppelt ist; wobei der dritte Transistor eine dritte aktive Schicht umfasst; wobei in demselben Subpixel die erste aktive Schicht, die dritte aktive Schicht und die aktive Lichtemissions-Steuerschicht nacheinander entlang der ersten Richtung angeordnet sind.
  20. Anzeigesubstrat nach Anspruch 19, wobei in den zwei Subpixel-Treiberschaltungen die in zwei dritten Transistoren enthaltenen dritten aktiven Schichten symmetrisch in Bezug auf die Symmetrieachse vorgesehen sind.
  21. Anzeigesubstrat nach Anspruch 19, wobei mindestens einer von dem ersten Transistor, dem zweiten Transistor und dem dritten Transistor eine Doppel-Gate-Struktur umfasst.
  22. Anzeigesubstrat nach Anspruch 19, wobei die Subpixel-Treiberschaltung ferner einen Speicherkondensator umfasst, wobei der Speicherkondensator eine erste Polplatte und eine zweite Polplatte umfasst, die gegenüberliegend vorgesehen sind, wobei die erste Polplatte zwischen der Basis und der zweiten Polplatte liegt; die erste Polplatte mit dem Gate des Treibertransistors gekoppelt ist, und die zweite Polplatte jeweils mit dem zweiten Pol des Treibertransistors und dem Anodenmuster des lichtemittierenden Elements gekoppelt ist; wobei in den zwei Subpixel-Treiberschaltungen zwei erste Polplatten symmetrisch in Bezug auf die Symmetrieachse vorgesehen sind; und/oder zwei zweite Polplatten symmetrisch in Bezug auf die Symmetrieachse vorgesehen sind.
  23. Anzeigesubstrat nach Anspruch 22, wobei das Subpixel ferner einen ersten leitenden Verbindungsabschnitt und einen zweiten leitenden Verbindungsabschnitt umfasst, die auf unterschiedlichen Schichten vorgesehen sind, wobei der erste leitende Verbindungsabschnitt zwischen der Basis und dem zweiten leitenden Verbindungsabschnitt liegt, und das Anodenmuster auf einer der Basis abgewandten Seite des zweiten leitenden Verbindungsabschnitts liegt; wobei die zweite Polplatte mit dem ersten leitenden Verbindungsabschnitt gekoppelt ist; wobei zwischen einer orthographischen Projektion des zweiten leitenden Verbindungsabschnitts auf der Basis und einer orthographischen Projektion des ersten leitenden Verbindungsabschnitts auf der Basis ein erster Überlappungsbereich besteht, und zwischen der orthographischen Projektion des zweiten leitenden Verbindungsabschnitts auf der Basis und der orthographischen Projektion des Anodenmusters auf der Basis ein zweiter Überlappungsbereich besteht; wobei der zweite leitende Verbindungsabschnitt über ein erstes Durchgangsloch mit dem ersten leitenden Verbindungsabschnitt gekoppelt ist, wobei eine orthographische Projektion des ersten Durchgangslochs auf der Basis im ersten Überlappungsbereich liegt; und der zweite leitende Verbindungsabschnitt über ein zweites Durchgangsloch mit dem Anodenmuster gekoppelt ist, wobei eine orthographische Projektion des zweiten Durchgangslochs auf der Basis im zweiten Überlappungsbereich liegt.
  24. Anzeigesubstrat nach Anspruch 23, wobei mindestens ein Teil der orthographischen Projektion des ersten leitenden Verbindungsabschnitts auf der Basis zwischen der orthographischen Projektion des dritten aktiven Musters auf der Basis und der orthographischen Projektion der aktiven Treiberschicht auf der Basis liegt.
  25. Anzeigesubstrat nach Anspruch 24, wobei die dritte aktive Schicht einen ersten Abschnitt und einen zweiten Abschnitt umfasst, die miteinander gekoppelt sind, wobei der erste Abschnitt einen Teil umfasst, der sich entlang der ersten Richtung erstreckt, der zweite Abschnitt einen Teil umfasst, der sich entlang der zweiten Richtung erstreckt, und der erste Abschnitt und der zweite Abschnitt als eine L-förmige Struktur gebildet sind; und wobei in demselben Subpixel die dritte aktive Schicht und die aktive Treiberschicht entlang einer dritten Richtung angeordnet sind, die sich sowohl mit der ersten Richtung als auch mit der zweiten Richtung schneidet; wobei ein 90-Grad-Winkel der L-förmigen Struktur der aktiven Treiberschicht zugewandt ist.
  26. Anzeigesubstrat nach Anspruch 23, wobei das Anzeigesubstrat ferner eine auf der Basis vorgesehene Daten-Fan-Out-Leitung umfasst, die mit einer entsprechenden Datenleitung gekoppelt ist und die mit der zweiten leitenden Verbindungsabschnitt auf derselben Schicht vorgesehen ist und aus demselben Material besteht.
  27. Anzeigesubstrat nach Anspruch 19, wobei das Anzeigesubstrat ferner eine Pixeldefinitionsschicht umfasst, die mehrere Pixelöffnungen definiert, die in einer Eins-zu-eins-Entsprechung mit den mehreren im Anzeigesubstrat enthaltenen Subpixeln stehen; wobei eine orthographische Projektion der ersten aktiven Schicht auf der Basis innerhalb einer orthographischen Projektion einer entsprechenden Pixelöffnung auf der Basis liegt; wobei eine orthographische Projektion der zweiten aktiven Schicht auf der Basis innerhalb einer orthographischen Projektion einer entsprechenden Pixelöffnung auf der Basis liegt; wobei eine orthographische Projektion der dritten aktiven Schicht auf der Basis innerhalb einer orthographischen Projektion der Pixeldefinitionsschicht auf der Basis liegt; wobei eine orthographische Projektion der aktiven Lichtemissions-Steuerschicht auf der Basis innerhalb der orthographischen Projektion der Pixeldefinitionsschicht auf der Basis liegt; wobei eine orthographische Projektion der aktiven Treiberschicht auf der Basis jeweils teilweise mit der orthographischen Projektion der Pixeldefinitionsschicht auf der Basis und einer orthographischen Projektion einer entsprechenden Pixelöffnung auf der Basis überlappt.
  28. Anzeigevorrichtung, umfassend ein Anzeigesubstrat nach einem der Ansprüche 1 bis 27.
DE112021007946.8T 2021-07-09 2021-07-09 Anzeigesubstrat und Anzeigevorrichtung Pending DE112021007946T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/105495 WO2023279374A1 (zh) 2021-07-09 2021-07-09 显示基板和显示装置

Publications (1)

Publication Number Publication Date
DE112021007946T5 true DE112021007946T5 (de) 2024-06-20

Family

ID=84800263

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021007946.8T Pending DE112021007946T5 (de) 2021-07-09 2021-07-09 Anzeigesubstrat und Anzeigevorrichtung

Country Status (4)

Country Link
US (1) US20240179968A1 (de)
CN (1) CN115804262A (de)
DE (1) DE112021007946T5 (de)
WO (1) WO2023279374A1 (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413519B (zh) * 2013-07-18 2016-05-11 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板和显示装置
CN109004012B (zh) * 2018-08-03 2020-12-04 上海天马有机发光显示技术有限公司 显示面板及其显示装置
KR102583403B1 (ko) * 2018-10-11 2023-09-26 엘지디스플레이 주식회사 디스플레이 장치 및 디스플레이 패널
CN111816123B (zh) * 2020-07-21 2022-06-10 合肥京东方卓印科技有限公司 显示基板及显示装置
CN111968576B (zh) * 2020-08-21 2022-01-07 上海视涯技术有限公司 一种有机发光显示面板以及驱动方法

Also Published As

Publication number Publication date
CN115804262A (zh) 2023-03-14
WO2023279374A1 (zh) 2023-01-12
US20240179968A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
DE10159444B9 (de) Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselben
DE102015226690B4 (de) Matrixsubstrat und Anzeigefeld
DE102012107977B4 (de) Organische licht-emittierende anzeigevorrichtung
DE10361010B4 (de) Organische Elektrolumineszenz-Anzeigevorrichtung und Verfahren zu deren Herstellung
DE102016111982A1 (de) Organische Leuchtdiodenanzeigevorrichtung
DE102019128731A1 (de) Elektrolumineszierende Anzeigevorrichtung
DE102014116438A1 (de) Organische Leuchtdiodenanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE10357472A1 (de) Organisches Doppeltafel-Elektrolumineszenzdisplay und Verfahren zu dessen Herstellung
DE102022115320A1 (de) Anzeigefeld und anzeigevorrichtung
DE112021002769T5 (de) Pixelarray und anzeigevorrichtung
DE102014114778A1 (de) Pixel-elementstruktur, array-struktur und anzeigevorrichtung
DE112020005511T5 (de) Anzeigesubstrat und Anzeigevorrichtung
DE112020005545T5 (de) Anzeigesubstrat und Herstellungsverfahren dafür, Anzeigevorrichtung
DE102018131756B4 (de) Elektrolumineszente anzeigevorrichtung
DE112020007039T5 (de) Anzeigesubstrat, Verfahren zum Treiben eines Anzeigesubstrats und Anzeigevorrichtung
DE112021002459T5 (de) Arraysubstrat und anzeigevorrichtung
DE102021134453A1 (de) Transparente Anzeigevorrichtung
DE112020005612T5 (de) Anzeigesubstrat, Verfahren zur Herstellung eines Anzeigesubstrats und Anzeigevorrichtung
DE112021000234T5 (de) Anzeigesubstrat und Anzeigevorrichtung
DE102022132775A1 (de) Pixeltreiberschaltung, anzeigetafel, und anzeigevorrichtung
DE112021007946T5 (de) Anzeigesubstrat und Anzeigevorrichtung
DE102022133444A1 (de) Pixeltreiberschaltung, anzeigefeld und anzeigevorrichtung
DE112020005137B4 (de) Anzeigegerät
DE112021004417T5 (de) Anzeigepanel und anzeigevorrichtung
DE112021004938T5 (de) Pixelstruktur, Ansteuerungsverfahren dafür, Anzeigetafel und Anzeigevorrichtung