DE112021007534T5 - Leistungs-Halbleitervorrichtung - Google Patents

Leistungs-Halbleitervorrichtung Download PDF

Info

Publication number
DE112021007534T5
DE112021007534T5 DE112021007534.9T DE112021007534T DE112021007534T5 DE 112021007534 T5 DE112021007534 T5 DE 112021007534T5 DE 112021007534 T DE112021007534 T DE 112021007534T DE 112021007534 T5 DE112021007534 T5 DE 112021007534T5
Authority
DE
Germany
Prior art keywords
power semiconductor
lead frame
diode chip
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021007534.9T
Other languages
English (en)
Inventor
Rui Konishi
Naoki Yoshimatsu
Shintaro Araki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112021007534T5 publication Critical patent/DE112021007534T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Leistungs-Halbleitervorrichtung (100) umfasst einen Leistungs-Halbleiterchip (1), bei dem es sich um einen Chip eines Leistungs-Halbleiterelements handelt, einen Temperaturerfassungsdioden-Chip (4), bei dem es sich um einen Chip eines Temperaturerfassungsdioden-Elements handelt,, das in einem ersten Bereich auf einer Oberflächenelektrode (1a) montiert ist, die eine von Hauptelektroden des Leistungs-Halbleiterchips (1) ist, und einen Leiterrahmen (5), der mit einem zweiten Bereich auf der Oberflächenelektrode (1a) verbunden ist. Ein Isolierfilm (5a) ist auf einer dem Temperaturerfassungsdioden-Chip (4) zugewandten seitlichen Oberfläche des Leiterrahmens (5) angeordnet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf eine Leistungs-Halbleitervorrichtung und insbesondere auf eine Leistungs-Halbleitervorrichtung, die eine Temperaturerfassungsdiode enthält.
  • HINTERGRUNDTECHNIK
  • Als Leistungs-Halbleitervorrichtung, die in einem Inverter zum Steuern eines Motors eines Elektrofahrzeugs und eines elektrischen Zuges, einem Wandler zur Energierückgewinnung und dergleichen genutzt wird, ist beispielsweise eine Vorrichtung bekannt, die eine Temperaturerfassungsdiode zum Messen der Temperatur eines Leistungs-Halbleiterelements aufweist. Beispielsweise offenbart das nachstehende Patentdokument 1 eine Leistungs-Halbleitervorrichtung, in der ein Chip einer Temperaturerfassungsdiode zusammen mit einem Leiterrahmen auf einer Oberflächenelektrode eines Leistungs-Halbleiterelements montiert ist.
  • DOKUMENTE NACH DEM STAND DER TECHNIK
  • PATENTDOCUMENT(E)
  • [Patentdokument 1] offengelegte japanische Patentanmeldung Nr. 2019-186510
  • ZUSAMMENFASSUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDES PROBLEM
  • Wenn ein Temperaturerfassungsdioden-Chip zusammen mit einem Leiterrahmen auf einer Oberflächenelektrode eines Leistungs-Halbleiterelements montiert wird, besteht ein Problem darin, die Zuverlässigkeit der Isolierung zwischen dem Leiterrahmen und der Temperaturerfassungsdiode sicherzustellen.
  • Die vorliegende Offenbarung wurde gemacht, um das Problem zu lösen, und deren Ziel besteht darin, die Zuverlässigkeit der Isolierung zwischen dem Leiterrahmen und der auf der Oberflächenelektrode der Leistungs-Halbleitervorrichtung montierten Temperaturerfassungsdiode zu verbessern.
  • MITTEL ZUM LÖSEN DES PROBLEMS
  • Eine Leistungs-Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst einen Leistungs-Halbleiterchip, bei dem es sich um einen Chip eines Leistungs-Halbleiterelements handelt, einen Temperaturerfassungsdioden-Chip, bei dem es sich um einen Chip eines Temperaturerfassungsdioden-Elements handelt, das in einem ersten Bereich auf einer Oberflächenelektrode montiert ist, bei der es sich um eine von Hauptelektroden des Leistungs-Halbleiterchips handelt, einen Leiterrahmen, der mit einem zweiten Bereich auf der Oberflächenelektrode verbunden ist, und einen Isolierfilm, der auf einer dem Temperaturerfassungsdioden-Chip gegenüberliegenden bzw. zugewandten seitlichen Oberfläche des Leiterrahmens angeordnet ist.
  • EFFEKTE DER ERFINDUNG
  • Gemäß der vorliegenden Offenbarung verbessert das Anordnen des Isolierfilms auf den dem Temperaturerfassungsdioden-Chip zugewandten seitlichen Oberflächen des Leiterrahmens die Zuverlässigkeit der Isolierung zwischen dem Leiterrahmen und dem Temperaturerfassungsdioden-Chip.
  • Die Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung und den beiliegenden Zeichnungen ersichtlicher werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • [1] Eine Draufsicht einer Leistungs-Halbleitervorrichtung gemäß einer Ausführungsform 1.
    • [2] Eine Seitenansicht der Leistungs-Halbleitervorrichtung gemäß der Ausführungsform 1.
    • [3] Eine Draufsicht eines wesentlichen Teils der Leistungs-Halbleitervorrichtung gemäß der Ausführungsform 1.
    • [4] Eine Querschnittsansicht des wesentlichen Teils der Leistungs-Halbleitervorrichtung gemäß der Ausführungsform 1.
    • [5] Eine Draufsicht des wesentlichen Teils der Leistungs-Halbleitervorrichtung gemäß der Ausführungsform 1.
    • [6] Eine Draufsicht eines wesentlichen Teils einer Leistungs-Halbleitervorrichtung gemäß einer Ausführungsform 2.
    • [7] Eine Draufsicht des wesentlichen Teils der Leistungs-Halbleitervorrichtung gemäß der Ausführungsform 2.
    • [8] Eine Draufsicht eines wesentlichen Teils einer Leistungs-Halbleitervorrichtung gemäß einer Ausführungsform 3.
    • [9] Eine Draufsicht eines wesentlichen Teils einer Leistungs-Halbleitervorrichtung gemäß einer Ausführungsform 4.
    • [10] Eine Draufsicht eines wesentlichen Teils der Leistungs-Halbleitervorrichtung gemäß der Ausführungsform 4.
    • [11] Eine Querschnittansicht eines wesentlichen Teils einer Leistungs-Halbleitervorrichtung gemäß einer Ausführungsform 5.
    • [12] Eine Querschnittsansicht des wesentlichen Teils der Leistungs-Halbleitervorrichtung gemäß der Ausführungsform 5.
    • [13] Eine Querschnittsansicht des wesentlichen Teils der Leistungs-Halbleitervorrichtung gemäß der Ausführungsform 5.
    • [14] Eine Querschnittsansicht eines wesentlichen Teils einer Leistungs-Halbleitervorrichtung gemäß einer Ausführungsform 6.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORM(EN)
  • <Ausführungsform 1>
  • 1 und 2 sind eine Draufsicht und eine Seitenansicht einer Leistungs-Halbleitervorrichtung 100 gemäß einer Ausführungsform 1. 1 und 2 veranschaulichen die vordere Oberfläche der Leistungs-Halbleitervorrichtung 100 durch ein Formharz 20, das diese bedeckt, in transparenter Art und Weise (nur die Kontur des Formharzes 20 ist veranschaulicht). 3 und 4 sind ebenfalls eine Draufsicht und eine Querschnittsansicht eines wesentlichen Teils der Leistungs-Halbleitervorrichtung 100 (in der Nähe eines Leistungs-Halbleiterchips 1).
  • Wie in 1 und 2 veranschaulicht ist, ist in der Leistungs-Halbleitervorrichtung 100 der Leistungs-Halbleiterchip 1, bei dem es sich um einen Chip eines Leistungs-Halbleiterelements handelt, auf einem Wärmespreizer 2 montiert. Das heißt, die untere Oberfläche des Leistungs-Halbleiterchips 1 ist unter Verwendung eines Bonding-Elements 3 wie etwa eines Lötmetalls an die obere Oberfläche des Wärmespreizers 2 gebondet.
  • Wie in 3 veranschaulicht ist, ist eine Oberflächenelektrode 1a, bei der es sich um eine von Hauptelektroden handelt, auf der oberen Oberfläche des Leistungs-Halbleiterchips 1 ausgebildet und sind ein Temperaturerfassungsdioden-Chip 4, bei dem es sich um einen Chip eines Temperaturerfassungsdioden-Elements handelt, und ein Leiterrahmen 5 auf der Oberflächenelektrode 1a montiert. Wie in 2 veranschaulicht ist, sind die unteren Oberflächen des Temperaturerfassungsdioden-Chips 4 und des Leiterrahmens 5 unter Verwendung eines Bonding-Elements 6 an die obere Oberfläche der Oberflächenelektrode 1a gebondet.
  • In der Oberflächenelektrode 1a ist unter der Annahme, dass der Bereich, in dem der Temperaturerfassungsdioden-Chip 4 montiert ist, ein erster Bereich ist und der Bereich, in dem der Leiterrahmen 5 verbunden ist, ein zweiter Bereich ist, der erste Bereich im zentralen Teilbereich der Oberflächenelektrode 1a definiert und ist der zweite Bereich am äußeren Teilbereich (engl.: outside) der Oberflächenelektrode 1a in den Ausführungsformen definiert. Wie in 3 und 4 veranschaulicht ist, weist ferner der Leiterrahmen 5 eine Öffnung an einem dem ersten Bereich entsprechenden Teilbereich auf und ist der Temperaturerfassungsdioden-Chip 4 in der Öffnung des Leiterrahmens 5 angeordnet. Die Abmessungen der Öffnung sind vorzugsweise geringfügig größer als die Außenabmessungen des Temperaturerfassungsdioden-Chips 4 (annähernd 0,2 mm bis 2 mm).
  • Die dem Temperaturerfassungsdioden-Chip 4 zugewandten seitlichen Oberflächen des Leiterrahmens 5, das heißt die Seitenwände der Öffnung des Leiterrahmens 5, sind hier mit einem aus beispielsweise einem Harz bestehenden Isolierfilm 5a beschichtet. Indem man den Isolierfilm 5a auf den dem Temperaturerfassungsdioden-Chip 4 zugewandten seitlichen Oberflächen des Leiterrahmens 5 anordnet, wird der Effekt erhalten, dass die Zuverlässigkeit der Isolierung zwischen dem Leiterrahmen 5 und dem Temperaturerfassungsdioden-Chip 4 verbessert wird.
  • Der Leistungs-Halbleiterchip 1 kann jedes beliebige Element wie etwa ein Bipolartransistor mit isoliertem Gate (IGBT), ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), eine Schottky-Sperrschicht- bzw. Schottky-Barrieren-Diode, eine PN-Übergangsdiode oder dergleichen sein. Hier wird angenommen, dass es sich bei dem Leistungs-Halbleiterchip 1 um einen IGBT handelt. Konkret ist die Oberflächenelektrode 1a auf der oberen Oberfläche des Leistungs-Halbleiterchips 1 eine Emitterelektrode, und der damit verbundene Leiterrahmen 5 ist ein Emitteranschluss der Leistungs-Halbleitervorrichtung 100. Eine (nicht veranschaulichte) Kollektorelektrode ist auf der unteren Oberfläche de Leistungs-Halbleiterchips 1 ausgebildet, und die Kollektorelektrode ist über das Bonding-Element 3 mit dem aus einem leitfähigen Metall oder dergleichen bestehenden Wärmespreizer 2 elektrisch verbunden. Daher ist in der Ausführungsform 1 ein Leiterrahmen 7, der als der Kollektoranschluss der Leistungs-Halbleitervorrichtung 100 dient, wie in 1 veranschaulicht an den Wärmespreizer 2 gebondet. Ferner ist, wie in 3 veranschaulicht ist, ein mit der Gate-Elektrode des IGBT verbundenes Gate-Pad 1b auf der oberen Oberfläche des Leistungs-Halbleiterchips 1 angeordnet, und das Gate-Pad 1b ist über einen Gate-Draht 8w (zum Beispiel einen Aluminiumdraht), der ein Draht zum Anlegen einer Gate-Spannung ist, mit einem Gate-Anschluss 8 (1) der Leistungs-Halbleitervorrichtung 100 verbunden.
  • Ferner weist in der Ausführungsform 1 der Temperaturerfassungsdioden-Chip 4 eine Anodenelektrode 4a auf dessen oberer Oberfläche und eine (nicht veranschaulichte) Kathodenelektrode auf dessen unterer Oberfläche auf. Die Anodenelektrode 4a des Temperaturerfassungsdioden-Chips 4 ist über einen Anodendraht 9w (zum Beispiel einen Aluminiumdraht), der ein Draht für eine Spannungsmessung der Anodenelektrode ist, mit einem Anodenanschluss 9 (1) der Leistungs-Halbleitervorrichtung 100 verbunden. Eine Kathodenelektrode des Temperaturerfassungsdioden-Chips 4 ist über das Bonding-Element 6 mit der Oberflächenelektrode 1a des Leistungs-Halbleiterchips 1 verbunden. Wie in 3 veranschaulicht ist, ist ferner ein mit der Oberflächenelektrode 1a elektrisch verbundenes Kathoden-Pad 1c auf der oberen Oberfläche des Leistungs-Halbleiterchips 1 angeordnet und ist das Kathoden-Pad 1c über einen Kathodendraht 10w (zum Beispiel einen Aluminiumdraht), der ein Draht für eine Spannungsmessung der Kathodenelektrode ist, mit einem Kathodenanschluss 10 (1) der Leistungs-Halbleitervorrichtung 100 verbunden.
  • Über eine Isolierfolie 11 ist eine Metallfolie 12, die die Wärmeableitung des Wärmespreizers 2 verbessert, auf der unteren Oberfläche des Wärmespreizers 2 angeordnet.
  • Die Leistungs-Halbleitervorrichtung 100 wird durch Versiegeln der obigen Elemente mit einem Formharz 13 konfiguriert. Teilbereiche des Leiterrahmens 5, des Leiterrahmens 7, des Gate-Anschlusses 8, des Anodenanschlusses 9 und des Kathodenanschlusses 10 und die untere Oberfläche der Metallfolie 12 liegen jedoch aus dem Formharz 13 frei.
  • Als Nächstes werden Hauptschritte eines Verfahrens zum Herstellen der Leistungs-Halbleitervorrichtung 100 beschrieben. Die Leistungs-Halbleitervorrichtung 100 wird vorwiegend durch die folgenden Schritte gebildet, einen Schritt des Die-Bonding, einen Schritt des Frame- bzw. Rahmen-Bonding, einen Schritt des Draht-Bonding, einen Formungsschritt und einen Zuleitungsbearbeitungsschritt.
  • Im Schritt des Die-Bonding wird der Leistungs-Halbleiterchip 1 unter Verwendung des Bonding-Elements 3 auf dem Wärmespreizer 2 montiert.
  • Im Schritt des Rahmen-Bonding werden Signalanschlüsse wie etwa der Gate-Anschluss 8, der Anodenanschluss 9 und der Kathodenanschluss 10 und eine Struktur, in der Hauptanschlüsse wie etwa die Leiterrahmen 5 und 7 integriert sind (worauf hier im Folgenden als „Leiterrahmenstruktur“ verwiesen wird), und der Temperaturerfassungsdioden-Chip 4 unter Verwendung des Bonding-Materials 6 an den Wärmespreizer 2 und den darauf montierten Leistungs-Halbleiterchip 1 gebondet. An diesem Punkt wird der Temperaturerfassungsdioden-Chip 4 so positioniert, dass er in die Öffnung des Leiterrahmens 5 passt.
  • Im Schritt des Draht-Bonding werden Drähte (der Gate-Draht 8w, der Anodendraht 9w, der Kathodendraht 10w und dergleichen) mit Ultraschall an die Signalanschlüsse (den Gate-Anschluss 8, den Anodenanschluss 9, den Kathodenanschluss 10 und dergleichen) und die Elektroden des Leistungs-Halbleiterchips 1 und des Temperaturerfassungsdioden-Chips 4 (die Oberflächenelektrode 1a, das Gate-Pad 1b, das Kathoden-Pad 1c, die Anodenelektrode 4a und dergleichen) gebondet.
  • Im Formungsschritt werden zunächst der Leistungs-Halbleiterchip 1, der Wärmespreizer 2, der Temperaturerfassungsdioden-Chip 4, die Leiterrahmenstruktur und dergleichen, die den Schritt des Die-Bonding, den Schritt des Rahmen-Bonding und den Schritt des Draht-Bonding durchlaufen haben, zusammen mit der mit der Metallfolie 12 versehenen Isolierfolie 11 in einen Formhohlraum gesetzt und werden Harzpellets in einen Topf gelegt. Nachdem die Form auf eine hohe Temperatur erhitzt ist, wird dann das geschmolzene Harz aus dem Topf mit einem Kolben extrudiert und vom Anguss der Form durch einen Angusskanal in den Hohlraum gegossen und wird das Harz bei einer hohen Temperatur ausgehärtet, wodurch das Formharz 13 gebildet wird.
  • Im Zuleitungsverarbeitungsschritt wird die Leistungs-Halbleitervorrichtung 100 nach dem Formungsschritt aus der Form entnommen, wird der Anguss abgeschnitten und werden unnötige Teile wie etwa Verbindungsstege und Rahmen von der Leiterrahmenstruktur durch Pressen abgeschnitten, wodurch die Hauptanschlüsse (die Leiterrahmen 7, 8) und die Signalanschlüsse (der Gate-Anschluss 8, der Anodenanschluss 9, der Kathodenanschluss 10) der Leistungs-Halbleitervorrichtung 100 gebildet werden. Auch werden die Hauptanschlüsse und die Signalanschlüsse in eine vorgeschriebene Form gebogen, um die Leistungs-Halbleitervorrichtung 100 fertigzustellen.
  • Als Nächstes wird der Betrieb der Leistungs-Halbleitervorrichtung 100 beschrieben. Wenn eine Spannung gleich einem oder höher als ein Schwellenwert zwischen dem Gate-Anschluss 8 und dem Leiterrahmen 7 der Leistungs-Halbleitervorrichtung 100 angelegt wird, wird die Spannung zwischen dem Gate und dem Emitter des Leistungs-Halbleiterchips 1, bei dem es sich um einen IGBT handelt, angelegt, was wiederum den Leistungs-Halbleiterchip 1 einschaltet, und fließt ein Strom durch den Leiterrahmen 5, den Wärmespreizer 2, den Leistungs-Halbleiterchip 1 und den Leiterrahmen 7. Der Leistungs-Halbleiterchip 1 erzeugt, wenn Strom fließt, aufgrund einer internen Widerstandskomponente Wärme.
  • Der Temperaturerfassungsdioden-Chip 4 misst die Temperatur des Leistungs-Halbleiterchips 1, um zu verhindern, dass der Leistungs-Halbleiterchip 1 durch die Wärmeerzeugung beschädigt wird. Die Temperatur des Leistungs-Halbleiterchips 1 wird aus der Spannung zwischen der Anode und der Kathode des Temperaturerfassungsdioden-Chips 4, das heißt der Spannung zwischen dem Anodenanschluss 9 und dem Kathodenanschluss 10 der Leistungs-Halbleitervorrichtung 100, berechnet.
  • Obgleich es möglich ist, eine Temperaturerfassungsdiode innerhalb des Leistungs-Halbleiterchips 1 zu integrieren, ermöglicht das Vorsehen eines vom Leistungs-Halbleiterchip 1 separaten Chips einer Temperaturerfassungsdiode (des Temperaturerfassungsdioden-Chips 4), dass die Chip-Größe des Leistungs-Halbleiterchips 1 kleiner ist, und dies liefert einen größeren Kostensenkungseffekt, wenn der Leistungs-Halbleiterchip 1 unter Verwendung von SiC gebildet wird, was teurer als Si ist. Darüber hinaus ermöglicht das Bonden des Temperaturerfassungsdioden-Chips 4 in der Nähe der Mitte der Oberflächenelektrode 1a des Leistungs-Halbleiterchips 1, dass die Temperaturerfassungsdiode innerhalb des Betriebsbereichs des Leistungs-Halbleiterchips 1 angeordnet wird, was eine direkte Messung der Temperatur des Leistungs-Halbleiterchips 1 ermöglicht.
  • Wenn der Temperaturerfassungsdioden-Chip 4 im zentralen Teilbereich der Oberflächenelektrode 1a des Leistungs-Halbleiterchips 1 montiert ist und der Leiterrahmen 5 an die Oberflächenelektrode 1a gebondet werden soll, war es herkömmlicherweise schwierig, eine Isolierung zwischen dem Temperaturerfassungsdioden-Chip 4 und dem Leiterrahmen 5 sicherzustellen. In der Leistungs-Halbleitervorrichtung 100 gemäß der Ausführungsform 1 sind jedoch die dem Temperaturerfassungsdioden-Chip 4 zugewandten seitlichen Oberflächen des Leiterrahmens 5 mit dem Isolierfilm 5a beschichtet, was eine Isolierung zwischen dem Leiterrahmen 5 und dem Temperaturerfassungsdioden-Chip 4 sicherstellt.
  • Obgleich 3 und 4 die Konfiguration veranschaulichen, bei der der Leiterrahmen 5 eine Öffnung in dem Bereich, in dem Temperaturerfassungsdioden-Chip 4 angeordnet ist, (erster Bereich) aufweist, ist die Form des Leiterrahmens 5 nicht darauf beschränkt. Beispielsweise kann, wie in 5 veranschaulicht ist, der Leiterrahmen 5 einen U-förmigen Teilbereich aufweisen, in dem eine Kerbe (ein Schlitz) in dem Bereich ausgebildet ist, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist. Der Temperaturerfassungsdioden-Chip 4 ist innerhalb des U-förmigen Teilbereichs des Leiterrahmens 5, von dessen drei Seiten umgeben, angeordnet. Auch in diesem Fall stellt eine Beschichtung der dem Temperaturerfassungsdioden-Chip 4 zugewandten seitlichen Oberflächen des Leiterrahmens 5, das heißt der Seitenwände der Kerbe des U-förmigen Teilbereichs, mit dem Isolierfilm 5a eine Isolierung zwischen dem Leiterrahmen 5 und dem Temperaturerfassungsdioden-Chip 4 sicher.
  • <Ausführungsform 2>
  • 6 und 7 sind Draufsichten eines wesentlichen Teils (in der Nähe des Leistungs-Halbleiterchips 1) einer Leistungs-Halbleitervorrichtung 100 gemäß einer Ausführungsform 2. 6 veranschaulicht ein Konfigurationsbeispiel, bei dem der Leiterrahmen 5 eine Öffnung in einem Bereich, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist, (erster Bereich) aufweist, und 7 veranschaulicht ein Konfigurationsbeispiel, bei dem der Leiterrahmen 5 einen U-förmigen Teilbereich aufweist, in dem eine Kerbe (ein Schlitz) in dem Bereich ausgebildet ist, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist. 6 und 7 sind gleich, außer dass die Form des Leiterrahmens 5 unterschiedlich ist.
  • In der Ausführungsform 2 sind sowohl die Anodenelektrode 4a als auch die Kathodenelektrode 4c auf der oberen Oberfläche des Temperaturerfassungsdioden-Chips 4 angeordnet. Die Anodenelektrode 4a ist über den Anodendraht 9w mit dem Anodenanschluss 9 der Leistungs-Halbleitervorrichtung 100 verbunden, und die Kathodenelektrode 4c ist über den Kathodendraht 10w mit dem Kathodenanschluss 10 der Leistungs-Halbleitervorrichtung 100 verbunden.
  • Die Kathodenelektrode ist in der Ausführungsform 1 auf der unteren Oberfläche des Temperaturerfassungsdioden-Chips 4 angeordnet und wird mit der Emitterelektrode des Leistungs-Halbleiterchips 1 geteilt bzw. gemeinsam genutzt, wobei das Kathodenpotential des Temperaturerfassungsdioden-Chips 4 zusammen mit dem Emitterpotential des Leistungs-Halbleiterchips 1 fluktuiert bzw. schwankt, was Bedenken verursacht, dass die Potentialschwankungen Messergebnisse der Temperatur beeinflussen können. Im Gegensatz dazu ist in der Ausführungsform 2 die Kathodenelektrode 4c des Temperaturerfassungsdioden-Chips 4 unabhängig von der Emitterelektrode des Leistungs-Halbleiterchips 1 angeordnet; daher wird ein geringerer Einfluss von Potentialschwankungen aufgrund einer Erregung des Leistungs-Halbleiterchips 1 ausgeübt, was ermöglicht, dass der Temperaturerfassungsdioden-Chip 4 die Temperatur des Leistungs-Halbleiterchips 1 genauer misst.
  • <Ausführungsform 3>
  • 8 ist eine Draufsicht eines wesentlichen Teils (in der Nähe des Leistungs-Halbleiterchips 1) einer Leistungs-Halbleitervorrichtung 100 gemäß einer Ausführungsform 3. In 8 weist der Leiterrahmen 5 einen U-förmigen Teilbereich auf, in dem eine Kerbe (ein Schlitz) in dem Bereich ausgebildet ist, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist.
  • Wie in der Ausführungsform 1 ist die Kathodenelektrode des Temperaturerfassungsdioden-Chips 4 auf der unteren Oberfläche des Chips angeordnet und an die Oberflächenelektrode 1a des Leistungs-Halbleiterchips 1 gebondet, wobei die Kathodenelektrode mit der Emitterelektrode des Leistungs-Halbleiterchips 1 gemeinsam genutzt wird. In der Ausführungsform 3 ist, wie in 8 veranschaulicht ist, ein Kathoden-Pad 1c, an das ein Kathodendraht 10w gebondet ist, als ein dritter Bereich auf einem Teilbereich der Oberflächenelektrode 1 a angeordnet. Daher ist in der Oberflächenelektrode 1 a ein Bereich, an den der Leiterrahmen 5 gebondet ist, (zweiter Bereich) nicht zwischen dem Kathoden-Pad 1c, an das der Kathodendraht 10w gebondet ist, (dritter Bereich) und dem Bereich, an den der Temperaturerfassungsdioden-Chip 4 gebondet ist, (erster Bereich) angeordnet. Daher ist es weniger wahrscheinlich, dass das Potential des Kathodendrahts 10w durch Potentialschwankungen aufgrund einer Erregung des Leistungs-Halbleiterchips 1 beeinflusst wird; deshalb wird ermöglicht, dass wie in der Ausführungsform 2 der Temperaturerfassungsdioden-Chip 4 die Temperatur des Leistungs-Halbleiterchips 1 genauer misst.
  • Obgleich 8 das Konfigurationsbeispiel veranschaulicht, bei dem der Leiterrahmen 5 einen U-förmigen Teilbereich aufweist, ist in der Ausführungsform 3 auch eine Konfiguration verwendbar, bei der der Leiterrahmen 5 eine Öffnung in dem Bereich, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist, (erster Bereich) aufweist, und in diesem Fall können sowohl der erste Bereich als auch der dritte Bereich innerhalb der Öffnung angeordnet sein.
  • <Ausführungsform 4>
  • 9 und 10 sind Draufsichten eines wesentlichen Teils (in der Nähe des Leistungs-Halbleiterchips 1) einer Leistungs-Halbleitervorrichtung 100 gemäß einer Ausführungsform 4. 9 veranschaulicht ein Konfigurationsbeispiel, bei dem der Leiterrahmen 5 eine Öffnung in einem Bereich, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist, (erster Bereich) aufweist, und 10 veranschaulicht ein Konfigurationsbeispiel, bei dem der Leiterrahmen 5 einen U-förmigen Teilbereich aufweist, in dem eine Kerbe (ein Schlitz) in dem Bereich ausgebildet ist, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist. 9 und 10 sind gleich, außer dass die Form des Leiterrahmens 5 unterschiedlich ist.
  • In der Ausführungsform 4 ist die Richtung, in der sich der Leiterrahmen 5 von der Oberflächenelektrode 1a des Leistungs-Halbleiterchips 1 aus erstreckt, orthogonal zu der Richtung, in der sich der Kathodendraht 10w, bei dem es sich um einen Draht für eine Spannungsmessung der Kathodenelektrode des Temperaturerfassungsdioden-Chips 4 handelt, vom Kathoden-Pad 1c aus erstreckt. Bei der Konfiguration ist es weniger wahrscheinlich, dass der Kathodendraht 10w durch das Magnetfeld induziert wird, das erzeugt wird, wenn der Leistungs-Halbleiterchip 1 zwischen Ein (Erregung) und Aus (Nicht-Erregung) umgeschaltet wird, was ermöglicht, dass der Temperaturerfassungsdioden-Chip 4 die Temperatur des Leistungs-Halbleiterchips 1 genauer misst.
  • <Ausführungsform 5>
  • 11, 12 und 13 sind Querschnittsansichten eines wesentlichen Teils (in der Nähe des Leistungs-Halbleiterchips 1) einer Leistungs-Halbleitervorrichtung 100 gemäß einer Ausführungsform 5. 11, 12 und 13 sind gleich, außer dass die Form des Leiterrahmens 5 unterschiedlich ist. Obgleich diese Zeichnungen ein Konfigurationsbeispiel veranschaulichen, bei dem der Leiterrahmen 5 eine Öffnung in einem Bereich, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist, (erster Bereich) aufweist, kann auch eine Konfiguration übernommen werden, bei der der Leiterrahmen 5 einen U-förmigen Teilbereich aufweist, in dem eine Kerbe (ein Schlitz) in dem Bereich ausgebildet ist, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist.
  • In der Ausführungsform 5 ist der Leiterrahmen 5 so konfiguriert, dass die obere Oberfläche des Leiterrahmens 5 zumindest in einem dem Temperaturerfassungsdioden-Chip 4 zugewandten Bereich niedriger als die obere Oberfläche des Temperaturerfassungsdioden-Chips 4 ist.
  • 11 veranschaulicht ein Beispiel, bei dem die Gesamtdicke des Leiterrahmens 5 so reduziert ist, dass die Höhe der oberen Oberfläche des Leiterrahmens 5 niedriger ist als die Höhe der oberen Oberfläche des Temperaturerfassungsdioden-Chips 4. Der Leiterrahmen 5 kann gebildet werden, indem der Leiterrahmen 5 unter Verwendung einer Metallplatte (wie etwa einer Kupferplatte), die dünner als der Temperaturerfassungsdioden-Chip 4 ist, prozessiert wird.
  • 12 veranschaulicht ein Beispiel, bei dem eine Stufe auf der oberen Oberfläche des Leiterrahmens 5 so angeordnet ist, dass der dem Temperaturerfassungsdioden-Chip 4 zugewandte Teilbereich des Leiterrahmens 5 niedriger ist als die obere Oberfläche des Temperaturerfassungsdioden-Chips 4. Der Leiterrahmen 5 kann gebildet werden, indem der dem Temperaturerfassungsdioden-Chip 4 zugewandte Teilbereich des Leiterrahmens 5 gequetscht wird, um die Dicke dieses Teilbereichs dünner als die Dicke des Temperaturerfassungsdioden-Chips 4 zu machen.
  • 13 ist ein Beispiel, bei dem die obere Oberfläche des dem Temperaturerfassungsdioden-Chip 4 zugewandten Teilbereichs des Leiterrahmens 5 so geneigt ist, dass der Leiterrahmen 5 an der Seite des Endteilbereichs des Leiterrahmens 5 niedriger ist, wodurch der dem Temperaturerfassungsdioden-Chip 4 zugewandte Teilbereich des Leiterrahmens 5 niedriger eingerichtet ist als die obere Oberfläche des Temperaturerfassungsdioden-Chips 4. Der Leiterrahmen kann gebildet werden, indem ein dem Temperaturerfassungsdioden-Chip 4 zugewandter Teilbereich des Leiterrahmens 5 gefast bzw. angeschrägt und der angeschrägte Teilbereich dünner als die Dicke des Temperaturerfassungsdioden-Chips 4 gemacht wird.
  • In der Ausführungsform 5 ist die obere Oberfläche des Temperaturerfassungsdioden-Chips 4 höher als die obere Oberfläche des dem Temperaturerfassungsdioden-Chip 4 zugewandten Teilbereichs des Leiterrahmens 5; daher wird der Schritt, bei dem der Temperaturerfassungsdioden-Chip 4 zur gleichen Zeit wie der Leiterrahmen 5 auf der Oberflächenelektrode 1a des Leistungs-Halbleiterchips 1 montiert wird, erleichtert. Wenn der Anodendraht 9w an die Anodenelektrode 4 auf der oberen Oberfläche des Temperaturerfassungsdioden-Chips 4 gebondet wird, kann außerdem der Effekt erhalten werden, dass verhindert wird, dass das Bonding-Werkzeug mit dem Leiterrahmen 5 in Konflikt gerät.
  • Die Ausbildung des Leiterrahmens 5 in 11 erfordert ferner die Verwendung einer Metallplatte, die dünner als die des Temperaturerfassungsdioden-Chips 4 ist, wohingegen der Leiterrahmen 5 der 12 und 13 auch aus einer Metallplatte gebildet werden kann, die dicker als der Temperaturerfassungsdioden-Chip 4 ist, und dies hat den Vorteil, dass es eine größere Auswahl an Materialien für den Leiterrahmen 5 gibt.
  • <Ausführungsform 6>
  • 14 und 4 sind eine Querschnittsansicht eines wesentlichen Teils (in der Nähe des Leistungs-Halbleiterchips 1) einer Leistungs-Halbleitervorrichtung 100 gemäß einer Ausführungsform 6. 14 veranschaulicht ein Konfigurationsbeispiel, bei dem der Leiterrahmen 5 eine Öffnung in einem Bereich, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist, (erster Bereich) aufweist, wobei auch eine Konfiguration übernommen werden kann, bei der der Leiterrahmen 5 einen U-förmigen Teilbereich aufweist, in dem eine Kerbe (ein Schlitz) in dem Bereich ausgebildet ist, in dem der Temperaturerfassungsdioden-Chip 4 angeordnet ist.
  • In der Leistungs-Halbleitervorrichtung 100 der Ausführungsform 6 ist der Leiterrahmen 5 zwar unter Verwendung des aus einem Lötmetall bestehenden Bonding-Elements 6 an die Oberflächenelektrode 1a des Leistungs-Halbleiterchips 1 gebondet, wohingegen der Temperaturerfassungsdioden-Chip 4 unter Verwendung eines aus Silber (Ag) bestehenden Ag-Bonding-Elements 14 an die Oberflächenelektrode 1a des Leistungs-Halbleiterchips 1 gebondet ist.
  • Im Vergleich mit einem Lötmetall weist das Ag-Bonding-Element 14 einen geringeren Wärmewiderstand und eine geringere Hohlraumbildung auf; daher wird gemäß der Ausführungsform 6 die Wärme des Leistungs-Halbleiterchips 1 effizient zum Temperaturerfassungsdioden-Chip 4 übertragen, was ermöglicht, dass der Temperaturerfassungsdioden-Chip 4 die Temperatur des Leistungs-Halbleiterchips 1 genauer misst.
  • Die Ausführungsformen können kombiniert, geeignet modifiziert oder weggelassen werden.
  • Die vorhergehende Beschreibung ist in allen Aspekten veranschaulichend und nicht einschränkend, und es versteht sich daher, dass zahlreiche Modifikationen konzipiert werden können.
  • ERLÄUTERUNG DER BEZUGSZEICHEN
  • 100 Leistungs-Halbleitervorrichtung, 1 Leistungs-Halbleiterchip, 1a Oberflächenelektrode, 1b Gate-Pad, 1c Kathoden-Pad, 2 Wärmespreizer, 3 Bonding-Element, 4 Temperaturerfassungsdioden-Chip, 4a Anodenelektrode, 4c Kathodenelektrode, 5 Leiterrahmen, 5a Isolierfilm, 6 Bonding-Element, 7 Leiterrahmen, 8 Gate-Anschluss, 8w Gate-Draht, 9 Anodenanschluss, 9w Anodendraht, 10 Kathodenanschluss, 10w Kathodendraht, 11 Isolierfolie, 12 Metallfolie, 13 Formharz, 14 Ag-Bonding-Element.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2019186510 [0003]

Claims (11)

  1. Leistungs-Halbleitervorrichtung, aufweisend: einen Leistungs-Halbleiterchip, bei dem es sich um einen Chip eines Leistungs-Halbleiterelements handelt; einen Temperaturerfassungsdioden-Chip, bei dem es sich um einen Chip eines Temperaturerfassungsdioden-Elements handelt, das in einem ersten Bereich auf einer Oberflächenelektrode montiert ist, bei der es sich um eine von Hauptelektroden des Leistungs-Halbleiterchips handelt; einen Leiterrahmen, der mit einem zweiten Bereich auf der Oberflächenelektrode verbunden ist; und einen Isolierfilm, der auf einer dem Temperaturerfassungsdioden-Chip zugewandten seitlichen Oberfläche des Leiterrahmens angeordnet ist.
  2. Leistungs-Halbleitervorrichtung nach Anspruch 1, wobei der Temperaturerfassungsdioden-Chip auf einem zentralen Teilbereich der Oberflächenelektrode montiert ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Leiterrahmen eine Öffnung aufweist und der Temperaturerfassungsdioden-Chip innerhalb der Öffnung des Leiterrahmens angeordnet ist.
  4. Leistungs-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Leiterrahmen einen U-förmigen Teilbereich aufweist und der Temperaturerfassungsdioden-Chip innerhalb des U-förmigen Teilbereichs des Leiterrahmens, von dessen drei Seiten umgeben, angeordnet ist.
  5. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Temperaturerfassungsdioden-Chip mit sowohl einer Anodenelektrode als auch einer Kathodenelektrode auf seiner oberen Oberfläche versehen ist.
  6. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Temperaturerfassungsdioden-Chip mit einer mit der Oberflächenelektrode verbundenen Kathodenelektrode auf seiner unteren Oberfläche versehen ist, ein Draht für eine Spannungsmessung der Kathodenelektrode mit einem dritten Bereich auf der Oberflächenelektrode verbunden ist und der zweite Bereich nicht zwischen dem dritten Bereich und dem ersten Bereich angeordnet ist.
  7. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der Temperaturerfassungsdioden-Chip mit einer mit der Oberflächenelektrode verbundenen Kathodenelektrode auf seiner unteren Oberfläche versehen ist und eine Richtung, in der sich der Leiterrahmen von der Oberflächenelektrode aus erstreckt, zu einer Richtung orthogonal ist, in der sich der Draht für eine Spannungsmessung der Kathodenelektrode erstreckt.
  8. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei zumindest in einem dem Temperaturerfassungsdioden-Chip zugewandten Teilbereich des Leiterrahmens eine Höhe einer oberen Oberfläche des Leiterrahmens niedriger als eine Höhe der oberen Oberfläche des Temperaturerfassungsdioden-Chips ist.
  9. Leistungs-Halbleitervorrichtung nach Anspruch 8, wobei die obere Oberfläche des Leiterrahmens eine Stufe aufweist, so dass der dem Temperaturerfassungsdioden-Chip zuwandte Teilbereich abgesenkt ist.
  10. Leistungs-Halbleitervorrichtung nach Anspruch 8, wobei zumindest eine obere Oberfläche des dem Temperaturerfassungsdioden-Chip zugewandten Teilbereichs des Leiterrahmens so geneigt ist, dass der Leiterrahmen an seiner Seite des Endteilbereichs niedriger ist.
  11. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei der Temperaturerfassungsdioden-Chip unter Verwendung von Silber an die Oberflächenelektrode gebondet ist und der Leiterrahmen unter Verwendung eines Lötmetalls an die Oberflächenelektrode gebondet ist.
DE112021007534.9T 2021-04-20 2021-04-20 Leistungs-Halbleitervorrichtung Pending DE112021007534T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/016000 WO2022224340A1 (ja) 2021-04-20 2021-04-20 電力用半導体装置

Publications (1)

Publication Number Publication Date
DE112021007534T5 true DE112021007534T5 (de) 2024-02-15

Family

ID=83722040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021007534.9T Pending DE112021007534T5 (de) 2021-04-20 2021-04-20 Leistungs-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20240162196A1 (de)
JP (1) JP7422945B2 (de)
CN (1) CN117121197A (de)
DE (1) DE112021007534T5 (de)
WO (1) WO2022224340A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186510A (ja) 2018-03-30 2019-10-24 富士電機株式会社 半導体装置、半導体パッケージ、半導体モジュール、および半導体回路装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5598386B2 (ja) 2011-03-10 2014-10-01 株式会社デンソー 半導体装置
JP6177304B2 (ja) 2015-12-24 2017-08-09 Ｋｙｂ株式会社 転倒防止装置の把持部材及び転倒防止装置
CN110663110B (zh) 2017-05-30 2023-04-18 三菱电机株式会社 半导体功率模块
JP6381764B1 (ja) * 2017-10-20 2018-08-29 三菱電機株式会社 半導体パワーモジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186510A (ja) 2018-03-30 2019-10-24 富士電機株式会社 半導体装置、半導体パッケージ、半導体モジュール、および半導体回路装置

Also Published As

Publication number Publication date
JP7422945B2 (ja) 2024-01-26
WO2022224340A1 (ja) 2022-10-27
US20240162196A1 (en) 2024-05-16
JPWO2022224340A1 (de) 2022-10-27
CN117121197A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE102006009021B4 (de) Halbleiterbauelement mit Elektrodenteil
DE102014212376B4 (de) Halbleitervorrichtung
DE112014005415B4 (de) Leistungsmodul und Verfahren zum Herstellen eines Leistungsmoduls
DE102004064235B3 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE10149093A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014114808B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102015210603A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE102018217231B4 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE202021004369U1 (de) Halbleitermodul
DE202021004370U1 (de) HalbleitermoduL
DE202021004377U1 (de) Halbleitermodul
DE102020125705A1 (de) Leistungs-Halbleitervorrichtung
DE112021007534T5 (de) Leistungs-Halbleitervorrichtung
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE102021128100A1 (de) Halbleitervorrichtung, Leistungsmodul und Herstellungsverfahren der Halbleitervorrichtung
DE112021004935T5 (de) Halbleiterbauteil
DE212021000237U1 (de) Halbleitermodul
DE212021000165U1 (de) Halbleiterbauteil
DE112020007295T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen derselben, sowie stromrichtervorrichtung
DE112021007442T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed