DE112019005134T5 - Halbleitergerät und dieses verwendendes fahrzeugmontiertes elektronisches steuergerät - Google Patents

Halbleitergerät und dieses verwendendes fahrzeugmontiertes elektronisches steuergerät Download PDF

Info

Publication number
DE112019005134T5
DE112019005134T5 DE112019005134.2T DE112019005134T DE112019005134T5 DE 112019005134 T5 DE112019005134 T5 DE 112019005134T5 DE 112019005134 T DE112019005134 T DE 112019005134T DE 112019005134 T5 DE112019005134 T5 DE 112019005134T5
Authority
DE
Germany
Prior art keywords
wiring
semiconductor device
mos transistor
current mirror
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112019005134.2T
Other languages
English (en)
Inventor
Katsumi Ikegaya
Takayuki Oshima
Yoichiro Kobayashi
Masato Kita
Keishi KOMORIYAMA
Minoru MIGITA
Yu Kawagoe
Kiyotaka Kanno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of DE112019005134T5 publication Critical patent/DE112019005134T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

In einem mit einer Stromspiegelschaltung ausgestatteten Halbleitergerät ist ein hoch-zuverlässiges Halbleitergerät vorgesehen, das in der Lage ist, zeitliche Änderungen im Spiegelverhältnis der Stromspiegelschaltung zu unterdrücken. Vorgesehen sind eine Stromspiegelschaltung, die mindestens einen ersten MOS-Transistor und mehrere mit diesem gepaarte MOS-Transistoren sowie mehrere auf einer oberen Schicht des MOS-Transistors ausgebildete Verdrahtungslagen aufweist. Die mehreren Verdrahtungslagen sind so angeordnet, dass Verdrahtungsmuster innerhalb eines vorgegebenen Bereichs von einem Ende eines Kanalbereichs sowohl des ersten MOS-Transistors als auch der mehreren MOS-Transistoren die gleiche Form haben.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft den Aufbau eines unter Verwendung einer Mehrschichtverdrahtungstechnik konfigurierten Halbleitergerätes und speziell eine bei Anwendung auf ein Halbleitergerät mit einer Stromspiegelschaltung effektive Technik.
  • Stand der Technik
  • Die Stromspiegelschaltung, die häufig in integrierten Analogschaltungen verwendet wird, wandelt den Eingangsstrom entsprechend der Größe der MOS-Transistoren an der Eingangsseite und an der Ausgangsseite auf eine gewünschte Vergrößerung (Spiegelverhältnis) um und gibt den Strom aus. Um das mit der Stromspiegelschaltung arbeitende Halbleiterschaltungsgerät mit hoher Genauigkeit zu betreiben, ist es erforderlich, Schwankungen in den die Stromspiegelschaltung bildenden gepaarten Transistoren zu verringern und zeitliche Schwankungen in der Paarung zu unterdrücken.
  • In einem intergierten Halbleiterschaltungsgerät sind zum Verbinden von Bauelementen wie Transistoren, Dioden, Widerständen und Kondensatoren gewöhnlich Metallverdrahtungen auf diesen Bauelementen ausgebildet. Das Verdrahtungsmuster wird durch wiederholte Schichtbildung und Musterbildung aus Metall- und Isolierschichten erzeugt. Wegen der unterschiedlichen linearen Ausdehnungskoeffizienten zwischen den Metallschichten, den Isolierschichten und dem Halbleitersubstrat können in den Verdrahtungsmustern thermische Dehnungen auftreten, die zeitliche Änderungen in den Eigenschaften der auf dem Verdrahtungsmuster angeordneten Bauelemente bewirken können.
  • In PTL 1 ist ein Beispiel für eine Technik zur Verringerung von zeitlichen Änderungen der Bauelemente beschrieben. PTL 1 ist eine Technik zum Verringern des Einflusses einer Blindverdrahtung auf einen MOS-Transistor durch Definieren der Anordnung der Blindverdrahtung auf die obere Lage des MOS-Transistors.
  • In PTL 1 heißt es, dass „ein Halbleitergerät, bei dem auf einer oberen Lage eines Transistors eine Blindverdrahtung zum ausgleichenden mechanischen chemischen Polieren vorgesehen ist, wobei die Blindverdrahtung keinen der gepaarten Transistoren in der Draufsicht überlappt, oder so angeordnet ist, dass ein einen ersten Transistor und den zweiten Transistor überlappender Teil in dem ersten und dem zweiten Transistor äquivalent sind“.
  • Zitatenliste
  • Patentliteratur
  • PTL 1: JP 2003-100899 A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • In der analogen integrierten Schaltung wird der von einer Referenzstromquelle erzeugte Strom durch Verwendung der Stromspiegelschaltung auf jeden Schaltungsblock kopiert. Die Stromspiegelschaltung ist aus mehreren Transistoren aufgebaut, wobei eine solche Stromspiegelschaltung häufig in einer Matrix in einer integrierten Halbleiterschaltung ein- oder zweidimensional angelegt ist.
  • Um die analoge integrierte Schaltung mit hoher Genauigkeit zu steuern, ist es nötig, anfängliche Schwankungen der Paarbildung zu verringern und eine zeitliche Verschlechterung bei sämtlichen die Stromspiegelschaltung bildenden Transistoren zu unterdrücken.
  • Einer der Faktoren, die die Paarbildung des Transistors verschlechtern, ist die thermische Dehnung des Transistors infolge von thermischen Spannungen des Verdrahtungsmusters. Als Ergebnis einer Analyse des Einflusses der thermischen Dehnung des Verdrahtungsmusters durch Simulation und tatsächliche Messung haben die Erfinder der vorliegenden Erfindung betätigt, dass die Dehnungsänderung in der Nähe des Endes der Verdrahtung von etwa 5 µm bis 10 µm bei einer breiten Verdrahtung besonders groß ist. Bestätigt wurde auch, dass die Dehnungsänderung in der Nähe des Endes des Verdrahtungsbereichs bei dichter Anordnung mehrerer dünner Drähte ähnlich groß ist.
  • Mit anderen Worten wurde herausgefunden, dass es zur Verringerung von Schwankungen in der thermischen Dehnung erforderlich ist, die Anordnung der Transistoren und der Verdrahtung nicht nur direkt unter der Verdrahtung sondern auch in ihrem Randbereich zu berücksichtigen.
  • Die thermische Dehnung des oben genannten Verdrahtungsmusters ändert sich im Betrieb der integrierten Halbleiterschaltung aufgrund von wiederholten thermischen Spannungen bei hohen und niedrigen Temperaturen. Ist das Verdrahtungsmuster um die einzelnen, die Stromspiegelschaltung bildenden Transistoren unterschiedlich, ändert sich daher die Paarung der Transistoren mit der Zeit, und die Schaltungseigenschaften werden schlechter.
  • Insbesondere erfordert eine fahrzeugmontierte integrierte Halbleiterschaltung eine hochgenaue Steuerung von Leistungstransistoren, die Stellantriebe wie Elektromagnete antreiben. Da sie ferner in Umgebungen von -40 °C oder weniger bis zu 150 °C oder mehr eingesetzt werden, in denen große thermische Spannungen auftreten, können sich die Schaltungseigenschaften aufgrund des Einflusses von thermischen Dehnungen der genannten Verdrahtung verschlechtern.
  • Die oben genannte Druckschrift PTL 1 definiert ein Verdrahtungsmuster auf einem MOS-Transistor und beschreibt ein Verfahren zum Unterdrücken von Schwankungen und Alterungsverschlechterungen bei gepaarten MOS-Transistoren. Werden jedoch drei oder mehr MOS-Transistoren in einer Matrix angeordnet und wird auf jedem MOS-Transistor, wie in 4 und 5 gezeigt und weiter unten beschrieben, ein Verdrahtungsmuster angeordnet, so haben die MOS-Transistoren nahe der Mitte und die am Ende der Matrix unterschiedliche Verdrahtungsmuster diagonal oberhalb des MOS-Transistors. Daher ist der Einfluss von thermischer Dehnung der Verdrahtung nahe der Mitte anders als am Ende der MOS-Transistormatrix, und das anfängliche Paarungsverhältnis und das Paarungsverhältnis schwanken.
  • Ziel der Erfindung ist es daher, ein mit einer Stromspiegelschaltung arbeitendes Halbleitergerät anzugeben, das mit hoher Zuverlässigkeit in der Lage ist, zeitliche Änderungen im Spiegelverhältnis der Stromspiegelschaltung zu unterdrücken.
  • Insbesondere wird eine Technik vorgesehen, bei der in einer Stromspiegelschaltung mit drei oder mehr MOS-Transistoren die thermische Dehnung der MOS-Transistoren nahe der Mitte gleich der der MOS-Transistoren am Ende der Anordnung gemacht wird, um eine zeitliche Verschlechterung des Spiegelverhältnisses der Stromspiegelschaltung zu unterdrücken.
  • Problemlösung
  • Zur Lösung der obigen Probleme umfasst eine erfindungsgemäße Stromspiegelschaltung einen ersten MOS-Transistor und mehrere mit diesem gepaarte MOS-Transistoren sowie mehrere auf einer oberen Schicht des MOS-Transistors ausgebildete Verdrahtungslagen. Die mehreren Verdrahtungslagen sind so angeordnet, dass Verdrahtungslagen innerhalb eines vorgegebenen Bereichs von einem Ende eines Kanalbereichs sowohl des ersten MOS-Transistors als auch jedes der mehreren MOS-Transistoren die gleiche Form haben.
  • Vorteilhafte Wirkungen der Erfindung
  • Erfindungsgemäß lässt sich in einem mit der Stromspiegelschaltung ausgerüsteten Halbleitergerät ein hoch-zuverlässiges Halbleitergerät realisieren, das in der Lage ist, zeitliche Änderungen im Spiegelverhältnis der Stromspiegelschaltung zu unterdrücken.
  • Insbesondere werden thermische Spannungen, die die Verdrahtung von jedem die Stromspiegelschaltung bildenden MOS-Transistor aufnimmt, gleich, und durch Spannung verursachte zeitliche Änderungen in den MOS-Eigenschaften werden bei allen Transistoren gleich, so dass die Paarung der Transistoren gewährleistet ist und Schwankungen des Spiegelverhältnisses unterdrückt werden.
  • Über die obige Beschreibung hinausgehende Ziele, Konfigurationen und Effekte ergeben sich aus der Erläuterung der nachstehenden Ausführungsbeispiele.
  • Figurenliste
    • 1 ist eine Draufsicht auf ein Halbleitergerät gemäß einem ersten Ausführungsbeispiel der Erfindung.
    • 2 ist eine Draufsicht auf das Halbleitergerät gemäß dem ersten Ausführungsbeispiel der.
    • 3 ist ein Querschnitt längs der Linie A-A' in 1.
    • 4 ist eine Draufsicht auf ein herkömmliches Halbleitergerät.
    • 5 ist ein Querschnitt längs der Linie B-B' in 4.
    • 6A ist ein Diagramm zur Darstellung eines Simulationsmodells zur Größe der thermischen Dehnung der an Transistoroberfläche unter der Verdrahtung.
    • 6B ist ein Diagramm zur Darstellung eines Simulationsergebnisses zur Größe der thermischen Dehnung der Transistoroberfläche unter der Verdrahtung.
    • 7 ist eine Draufsicht auf ein Halbleitergerät gemäß einem zweiten Ausführungsbeispiel der Erfindung.
    • 8 ist ein Querschnitt längs der Linie C-C' in 7.
    • 9 ist eine Draufsicht auf ein Halbleitergerät gemäß einem dritten Ausführungsbeispiel der Erfindung.
    • 10 ist ein Querschnitt längs der Linie D-D' in 9.
    • 11A ist ein Diagramm zur Darstellung eines Simulationsmodells zur Größe der thermischen Dehnung der Transistoroberfläche unter der Verdrahtung und im Bereich ohne Verdrahtung.
    • 11B ist ein Diagramm zur Darstellung eines Simulationsergebnisses zur Größe der thermischen Dehnung der Transistoroberfläche unter der Verdrahtung und im Bereich ohne Verdrahtung.
    • 12 ist eine Draufsicht auf ein Halbleitergerät gemäß einem vierten Ausführungsbeispiel der Erfindung.
    • 13 ist eine Draufsicht auf ein Halbleitergerät gemäß einem fünften Ausführungsbeispiel der Erfindung.
    • 14 ist ein Querschnitt längs der Linie E-E' in 13.
    • 15 ist eine Draufsicht auf ein Halbleitergerät gemäß einem sechsten Ausführungsbeispiel der Erfindung.
    • 16 ist ein Querschnitt längs der Linie F-F' in 15.
    • 17 ist eine Draufsicht auf ein Halbleitergerät gemäß einem siebten Ausführungsbeispiel der Erfindung.
    • 18 ist eine Draufsicht auf ein Halbleitergerät gemäß einem achten Ausführungsbeispiel der Erfindung.
    • 19 ist ein Querschnitt längs der Linie G-G' in 18.
  • Beschreibung von Ausführungsbeispielen
  • Im Folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen beschrieben. In den Zeichnungen sind gleiche Gestaltungen mit gleichen Bezugszahlen bezeichnet. Eine detaillierte Beschreibung überlappender Teile wird weggelassen.
  • Erstes Ausführungsbeispiel
  • Anhand von 1 bis 6B wird ein Halbleitergerät gemäß einem ersten Ausführungsbeispiel beschrieben. 1 ist eine Draufsicht auf ein Halbleitergerät, bei dem die Erfindung angewandt ist. Vorgesehen sind eine Matrix vom MOS-Transistoren M11 bis M15, die eine Stromspiegelschaltung bilden, eine erste Verdrahtungslage 51 zum Anschluss an Source- und Drain-Elektroden, die in Gate-Breitenrichtung der MOS-Transistoren (in 1 in vertikaler Richtung) verlaufen, eine erste Verdrahtungslage 52 zum Anschluss der Gate-Elektroden und eine erste Verdrahtungslage 5d, die eine Blindverdrahtung um die MOS-Transistormatrix herum darstellt, und eine zweite Verdrahtungslage 71 in Gate-Längsrichtung. In 2 ist die zweite Verdrahtungslage 71 weggelassen, um die Form der der MOS-Transistoren M11 bis M15 der 1 und die ersten Drähte 51, 52 und 5d zu zeigen. 3 ist ferner eine Querschnittsdarstellung des Halbleitergerätes der 1, geschnitten an der Linie A-A'. Um den Aufbau leichter verständlich zu machen, sind das die MOS-Transistoren M11 bis M15 verbindende Kontaktmuster und die ersten Drähte 51, 52 und 5d in 1, 2 und 3 nicht gezeigt.
  • In 6A bis 6B sind Spannungssimulationen in dem Fall dargestellt, dass mehrere Verdrahtungsmuster, wie in 1 bis 3 gezeigt, in einer bestimmten Teilung angeordnet sind. 6A ist ein zweidimensionales Querschnittsmodell für die Simulation, während 6B die Verteilung der Dehnungsgröße an einer Transistorfläche 8 der 6A zeigt. Wie in 6A gezeigt, wurde die Spannungssimulation an einem Modell durchgeführt, bei dem 17 Al-Drähte in dem Bereich von -5 µm bis +5 µm auf einem Si-Substrat angeordnet sind und ein Al-Draht von einem Siliziumoxidfilm (SiO-Film) umgeben ist.
  • Wie in 6B gezeigt, beträgt die Dehnungsänderung (a) nahe der Mitte X = 0,0 µm des Verdrahtungsbereichs 0,02%, während die Dehnungsänderung (b) an den Enden des Verdrahtungsbereichs nahe X = -5,0 µm und X = +5,0 µm etwa 0,035% beträgt und die Dehnungsänderung nahe der Mitte des Verdrahtungsbereichs 1,75 mal größer ist als die Dehnungsänderung (a). Der Bereich, in dem sich die Dehnung am Ende des Verdrahtungsbereichs signifikant ändert, erstreckt sich bis etwa 2,5 µm (die mit dem Symbol 200 bezeichnete Entfernung) auf der Seite des Verdrahtungsbereichs. Beim Anordnen der Verdrahtung auf dem Transistor ist es daher, um den Einfluss der Dehnung zu unterdrücken, die der Transistor von dem Verdrahtungsmuster erfährt, erforderlich, den Transistor so anzuordnen, dass er vom Ende des Verdrahtungsbereichs in der Draufsicht um etwa 2,5 µm (den mit dem Symbol 200 bezeichneten Abstand) getrennt ist.
  • 4 und 5 zeigen herkömmliche Beispiele für Verdrahtungsmuster der die Stromspiegelschaltung bildenden MOS-Transistormatrix. 5 ist eine Querschnittsansicht längs der Linie B-B' in 4.
  • In 4 und 5 sind die direkt über jedem MOS-Transistor angeordneten Verdrahtungsmuster für die Transistoren M21 bis M25 gleich. Der Transistor M21 am linken Ende der 4 hat jedoch auf der linken Seite in der Draufsicht ein Verdrahtungsmuster nur bis zu dem mit dem Symbol 101 bezeichneten Abstand. Ist der Abstand 101 kürzer als der Abstand 200 in 6B, so ist das Verdrahtungsmuster zwischen R21 und R24 unterschiedlich in dem Bereich, in dem M21 am linken Ende und M24 nahe der Mitte von der auf der Verdrahtung beruhenden Dehnung beeinträchtigt werden.
  • Die MOS-Transistoren M21 und M24 weisen somit aufgrund von zeitlichen Dehnungsänderungen unterschiedliche Änderungen in den elektrischen Eigenschaften auf, so dass sich die Paarung der MOS-Transistoren M21 und M24 und das Spiegelverhältnis der Stromspiegelschaltung ändern können.
  • Bei dem Halbleitergerät dieses Ausführungsbeispiels ist daher, wie in 1 bis gezeigt, die Verdrahtung 5d, die eine Blindverdrahtung darstellt, vom Kanalbereich des Transistors M11 am linken Ende der MOS-Transistormatrix bis zu dem Abstand 100 an der in der Draufsicht linken Seite der Matrix hinzugefügt. Ähnlich ist die die Verdrahtung 5d, die eine Blindverdrahtung darstellt, vom Kanalbereich des Transistors M15 am rechten Ende der MOS-Transistormatrix bis zu dem Abstand 100 an der in der Draufsicht rechten Seite der Matrix hinzugefügt.
  • Dadurch, dass der Abstand 100 größer gemacht wird als der in 6B gezeigte Abstand 200 (2,5 µm), wird verhindert, dass der Bereich, in dem die Dehnungsänderung am Ende des Verdrahtungsbereichs groß wird, bei den Kanälen der MOS-Transistoren M11 und M15 auftritt.
  • Wie oben beschrieben, umfasst das Halbleitergerät dieses Ausführungsbeispiels einen ersten MOS-Transistor M11 (oder M15), eine Stromspiegelschaltung, die mit dem ersten MOS-Transistor M11 (oder M15) gepaart ist und mehrere MOS-Transistoren M12 bis M14 aufweist, sowie mehrere in der oberen Schicht der Stromspiegelschaltung (MOS-Transistoren M11 bis M15) ausgebildete Verdrahtungslagen (die ersten Verdrahtungslagen 51 und 5d und die zweiten Verdrahtungslage 71). Die mehreren Verdrahtungslagen (die ersten Verdrahtungslagen 51 und 5d und die zweite Verdrahtungslage 71) sind so angeordnet, dass die Verdrahtungsmuster in vorgegebenen Bereichen R11 und R14 vom Kanalbereich der MOS-Transistoren (des ersten MOS-Transistors M11 (oder M15) und der mehreren MOS-Transistoren M12 bis M14) jeweils gleiche Form haben.
  • Der vorgegebene Bereich ist dabei ein Bereich, in dem der Abstand vom Ende des Kanalbereichs jedes der MOS-Transistoren M11 bis M15 innerhalb von 5 µm liegt.
  • Die Verdrahtung 5d, bei der es sich um eine Blindverdrahtung handelt, ist innerhalb eines vorgegebenen Bereichs (innerhalb eines Abstands von 5 µm oder weniger) vom Ende des Kanalbereichs des MOS-Transistors M11 (oder M15) am Ende der Stromspiegelschaltung angeordnet.
  • Im Ergebnis haben die ersten Verdrahtungslagen 51, 52 und 5d und die zweiten Verdrahtungslage 71 die gleiche Form in den Bereichen R11 und R14, in denen der MOS-Transistor M11 am linken Ende und der MOS-Transistor M14 nahe der Mitte von 1 der Dehnung durch die Verdrahtung ausgesetzt sind. Die Größe der Dehnung des MOS-Transistors M11 ist daher die gleiche wie bei dem MOS-Transistor M14, und auch die Änderung in den elektrischen Eigenschaften aufgrund von zeitlichen Dehnungsänderungen ist gleich. Auf diese Weise lassen sich zeitliche Änderungen im Spiegelverhältnis unterdrücken. Das Gleiche gilt für den MOS-Transistor M15 am rechten Ende.
  • Wird das Halbleitergerät dieses Ausführungsbeispiels beispielsweise als fahrzeugmontiertes analoges integriertes Schaltungsgerät zur Stromsteuerung eingesetzt und die Stromspiegelschaltung zur Messung der Stromgröße verwendet, so lässt sich eine Anhäufung von Wärmedehnung aufgrund von wiederholter niedriger Temperatur (Stopp) und hoher Temperatur (Fahren) bei den die Stromspiegelschaltung bildenden MOS-Transistoren gleich machen. Daher lassen sich zeitliche Änderungen für jeden MOS-Transistor relativ eliminieren und Schwankungen im Spiegelverhältnis unterdrücken. Dies ergibt eine hochzuverlässige Stromsteuerung.
  • Zweites Ausführungsbeispiel
  • Anhand von 7 und 8 wird das Halbleitergerät gemäß einem zweiten Ausführungsbeispiel der Erfindung beschrieben. 7 ist eine Draufsicht auf ein Halbleitergerät, bei dem die Erfindung angewendet wird, wobei die Stromspiegelschaltung wie im ersten Ausführungsbeispiel (1) aus fünf MOS-Transistoren aufgebaut ist. 8 ist ein Querschnitt durch das Halbleitergerät längs der Linie C-C' in 7.
  • In diesem Ausführungsbeispiel ist die erste Verdrahtungslage 51 auf den MOS-Transistoren M31 bis M35 in Gate-Längsrichtung nur am Source-Anschluss und am Drain-Anschluss des MOS-Transistors angeordnet. Das heißt, dass die Muster der Verdrahtungslage direkt über den MOS-Transistoren M31 bis M35 nur in den vorgegebenen Bereichen R13 und R34 mit den Anschlüssen (Source-Anschluss und Drain-Anschluss) der MOS-Transistoren verbunden sind.
  • Eine zweite Verdrahtungslage 73 verläuft in der gleichen Richtung wie die erste Verdrahtungslage 51. Die Drähte 5d2 und 7d, die Blindverdrahtungen darstellen, sind so eingefügt, dass die Verdrahtungsmuster in R31 in dem Bereich vom Kanalende des MOS-Transistors M31 bis zu dem mit dem Symbol 102 bezeichneten Abstand in einer Ebene und in R34 in dem Bereich vom Kanalende von M34 bis zu dem Abstand 102 in einer Ebene dieselben werden und somit die durch die Verdrahtung auf den MOS-Transistor M31 ausgeübte Dehnung am linken Ende der MOS-Transistormatrix M31 bis M35 die gleiche ist wie die des MOS-Transistors M34 nahe der Mitte.
  • Dadurch, dass der Abstand 102 größer bemacht wird als der in 6B gezeigte Abstand 200 (2,5 µm), wird also verhindert, dass der Bereich, in dem die Dehnungsänderung am Ende des Verdrahtungsbereichs groß wird, an den Kanälen der MOS-Transistoren M31 und M35 auftritt.
  • Wie oben beschrieben, gehören in dem Halbleitergerät des vorliegenden Ausführungsbeispiels zu der Vielzahl von Verdrahtungslagen (erste Verdrahtungslage 51 und zweite Verdrahtungslage 73) die erste Verdrahtungslage 51, die in der Schicht angeordnet ist, die der Schicht, in der die MOS-Transistoren M31 bis M35 ausgebildet sind, am nächsten liegt, und die zweite Verdrahtungslage 73, die in der oberen Schicht der ersten Verdrahtungslage 51 in der Verdrahtungslage auf den MOS-Transistoren M31 bis M35 angeordnet ist. Die Blindverdrahtungen 5d2 und 7d sind auf beiden Seiten der ersten Verdrahtungslage 51 und der zweiten Verdrahtungslage 73 angeordnet.
  • Die zweite Verdrahtungslage 73 verläuft dabei in der gleichen Richtung wie die erste Verdrahtungslage 51.
  • Im Ergebnis wird der Einfluss von Dehnungen durch die Verdrahtung auf den MOS-Transistor M31 am linken Ende in 8 und den MOS-Transistor M34 nahe der Mitte gleich, und zeitliche Änderungen in den elektrischen Eigenschaften aufgrund der Dehnungsänderungen werden ebenfalls gleich, so dass sich zeitliche Änderungen im Spiegelverhältnis unterdrücken lassen. Das Gleiche gilt für M35 am rechten Ende der MOS- Transistormatrix.
  • Drittes Ausführungsbeispiel
  • Anhand von 9 bis 11B wird das Halbleitergerät gemäß dem dritten Ausführungsbeispiel der Erfindung beschrieben. 9 ist eine Draufsicht auf ein Halbleitergerät, bei dem die Erfindung angewandt ist, wobei die Stromspiegelschaltung wie in dem zweiten Ausführungsbeispiel (7 und 8) aus fünf MOS-Transistoren aufgebaut ist.
  • 10 ist ein Querschnitt durch das Halbleitergerät nach 9 längs der Linie D-D'.
  • Wie in 9 gezeigt, sind bei diesem Ausführungsbeispiel mehrere erste Verdrahtungslagen 53, die Blindverdrahtungen sind, an der rechten Seite der Stromspiegelschaltung des zweiten Ausführungsbeispiels (7) hinzugefügt. Der Einfachheit halber ist die zweite Verdrahtungslage 73 in 9 nicht dargestellt.
  • In 9 und 10 wird ähnlich wie in 7 und 8 der gesamte Bereich, der durch Kombination der Bereiche von jedem Kanal der MOS-Transistoren M31 bis M35 bis zu dem Abstand 102 in einer Ebene entsteht, als R3 definiert.
  • In dem Halbleitergerät des in 9 und 10 dargestellten Ausführungsbeispiels sind außerhalb der Grenzen des Bereichs R3 mehrere Drähte 53 vorhanden, die sich in Breite und Länge von der Verdrahtung 52 unterscheiden und die Source- und Drain-Anschlüssen der MOS-Transistoren in Intervallen an Stellen verbinden, die vom Kanalende des MOS-Transistors M35 am rechten Ende um einen Abstand 103 in einer Ebene entfernt sind. Dabei ist der Abstand 102 ≤ Abstand 103.
  • 11A und 11B zeigen Spannungssimulationen in dem Fall, dass eine Verdrahtung an einer von der MOS-Transistormatrix gemäß 9 entfernten Stelle gebildet wird. 11A ist ein zweidimensionales Querschnittsmodell für die Simulation, wobei angenommen ist, dass die MOS-Transistoren M31 bis M35 nach 9 in dem Bereich ohne Verdrahtung in 11A angeordnet sind. 11B zeigt die Verteilung der Größe der Dehnung an der Transistorfläche 8 nach 11A.
  • Wie in 11B gezeigt, ist die Dehnungsänderung im Bereich von etwa 5,0 µm (mit dem Symbol 201 bezeichneter Abstand) vom Ende des Verdrahtungsbereichs bis zu dem Bereich ohne Verdrahtung groß. Um den Einfluss von Dehnungen aufgrund von Spannungen der Verdrahtung zu vermeiden, ist es erforderlich, die die Stromspiegelschaltung bildende MOS-Transistormatrix an einer um den Abstand 201 oder mehr von dem Verdrahtungsbereich entfernten Stelle auszubilden.
  • Wie in 9 und 10 dargestellt, ist bei diesem Ausführungsbeispiel die Verdrahtung außerhalb des Bereichs von R3 so angeordnet, dass der Abstand 103 vom Kanalende des am rechten Ende der MOS-Transistormatrix angeordneten Transistors M35 gleich oder größer wird als der Abstand 201 (etwa 5,0 µm) in 11B.
  • Das bedeutet, dass mehrere Randdrähte 53 außerhalb des vorgegebenen Bereichs R3 angeordnet sind.
  • Ferner haben die das jeweilige Verdrahtungsmuster bildende Verdrahtung und die Verdrahtung zum Anschluss der Source- und Drain-Elektroden der MOS-Transistoren alle die gleiche Form.
  • Im Ergebnis wird der Einfluss von Dehnungen aufgrund der Transistor-Verdrahtung unterdrückt, und die Änderungen in den elektrischen Eigenschaften der einzelnen MOS-Transistoren werden gleich, so dass sich die zeitliche Änderung im Spiegelverhältnis unterdrücken lässt.
  • Viertes Ausführungsbeispiel
  • Anhand von 12 wird das Halbleitergerät gemäß einem vierten Ausführungsbeispiel der Erfindung beschrieben. 12 ist eine Draufsicht auf das Halbleitergerät, bei dem die Erfindung angewandt wird.
  • In diesem Ausführungsbeispiel sind, wie in 12 gezeigt, an der rechten Seite der Stromspiegelschaltung des zweiten Ausführungsbeispiels (7 und 8) ein dünner Draht 54 und ein dicker Draht 55 der ersten Verdrahtungslage hinzugefügt. Der Einfachheit halber ist die zweite Verdrahtungslage 73 in 12 nicht dargestellt.
  • Der Bereich R3 in 12 ist der gesamte Bereich, in dem die Bereiche vom jeweiligen Kanal der MOS-Transistoren M31 bis M35 bis zu dem Abstand 102 in einer Ebene in 7 und 8 zusammengefasst sind. Der Draht 54 mit geringer Breite ist außerhalb des Bereichs von R3 an einer vom Kanalende des MOS-Transistors M35 um einen Abstand 104 entfernten Stelle am rechten Ende in einer Ebene angeordnet, während der Draht 55 mit großer Breite an einer vom Kanalende des MOS-Transistors M35 um einen Abstand 105 entfernten Stelle am rechten Ende in einer Ebene angeordnet ist.
  • Ein dicker (breiter) Draht hat eine größere thermische Dehnung als ein dünner (schmaler) Draht, so dass der Abstand 105 vom Kanalende des MOS-Transistors M35 bis zu dem außerhalb des Bereichs R3 gebildeten dicken (breiten) Draht 55 länger ist als der Abstand 104 zu der außerhalb des Bereichs R3 gebildeten schmalen (dünnen) Draht 54; (Abstand 104 < Abstand 105) Dies bedeutet, dass die mehreren Randdrähte 54 und 55 außerhalb des vorgegebenen Bereichs R3 vorgesehen sind. Die mehreren Randdrähte 54 und 55 sind so angeordnet, dass der Randdraht umso breiter angeordnet ist, desto weiter er entfernt ist vom Ende des Kanalbereichs des am Ende der Stromspiegelschaltung liegenden MOS-Transistors M35.
  • Im Ergebnis lässt sich die Beanspruchung des MOS-Transistors M35 durch den dicken (breiten) Draht 55 unterdrücken, und die Änderungen in den elektrischen Eigenschaften der einzelnen MOS-Transistoren lassen sich gleich machen, so dass zeitliche Änderungen im Spiegelverhältnis unterdrückt werden.
  • Fünftes Ausführungsbeispiel
  • Anhand von 13 und 14 wird das Halbleitergerät gemäß einem fünften Ausführungsbeispiel der Erfindung beschrieben. 13 ist eine Draufsicht auf ein Halbleitergerät, bei dem die Erfindung angewandt ist, während 14 einen Querschnitt durch das Halbleitergerät längs der Linie E-E' zeigt.
  • Wie in 13 gezeigt, sind in diesem Ausführungsbeispiel eine erste Verdrahtungslage 56, eine zweite Verdrahtungslage 76 und eine dritte Verdrahtungslage 86 an der rechten Seite der Stromspiegelschaltung des zweiten Ausführungsbeispiels (7 und 8) hinzugefügt. Der Einfachheit halber ist die zweite Verdrahtungslage 73 des zweiten Ausführungsbeispiels (7 und 8) in 13 nicht dargestellt.
  • In 13 ist der Bereich R3 der gesamte Bereich, in dem die Bereiche vom jeweiligen Kanal der MOS-Transistoren M31 bis M35 bis zu dem Abstand 102 in 7 und 8 zusammengefasst sind. Wie in 14 gezeigt, überlappen der erste Verdrahtungsbereich 56, der zweite Verdrahtungsbereich 76 und der dritte Verdrahtungsbereich 86 einander in vertikaler Richtung teilweise.
  • Wie in 13 und 14 gezeigt, umfasst das Halbleitergerät dieses Ausführungsbeispiels mehrere Randdrähte 56, 76 und 86 außerhalb des vorgegebenen Bereichs R3. Die mehreren Randdrähte 56, 76 und 86 sind so angeordnet, dass sie in Draufsicht auf das Halbleitergerät einander überlappen. In der oberen Lage befindet sich die Randverdrahtung entfernt vom Ende des Kanalbereichs des am Ende der Stromspiegelschaltung angeordneten MOS-Transistors M35.
  • Sind mehrere Verdrahtungslagen überpappend angeordnet, so ist der Einfluss von Dehnung auf die Transistoroberfläche aufgrund der Verdrahtung umso größer, je größer die Anzahl von Verdrahtungslagen ist. Dabei erfüllen der Abstand 106 vom Kanalende des MOS-Transistors M35 am rechten Ende der MOS-Transistormatrix bis zu der ersten Verdrahtungslage 56, der Abstand 107 vom Kanalende des MOS-Transistors M35 bis zu der Stelle, an der zwei Lagen, nämlich die erste Verdrahtungslage 56 und die zweite Verdrahtungslage 76 einander überlappen, und der Abstand 108 vom Kanalende des MOS-Transistors M35 bis zu der Stelle, an der drei Lagen, nämlich die erste Verdrahtungslage 56, die zweite Verdrahtungslage 76 und die dritte Verdrahtungslage 86 einander Überlappen, die Bedingung: Abstand 106 < Abstand 107 < Abstand 108. Der Einfluss von Dehnung auf den MOS-Transistor wird unterdrückt, und die Änderungen in den elektrischen Eigenschaften der einzelnen MOS-Transistoren werden gleich, so dass sich die zeitlichen Änderungen im Spiegelverhältnis unterdrücken lassen.
  • Sechstes Ausführungsbeispiel
  • Anhand von 15 und 16 wird das Halbleitergerät eines sechsten Ausführungsbeispiels der Erfindung beschrieben. 15 ist eine Draufsicht auf ein Halbleitergerät, bei dem die Erfindung angewandt ist, während 16 einen Querschnitt durch das Halbleitergerät nach 15 längs der Linie F-F' zeigt.
  • 15 und 16 zeigen ein Ausführungsbeispiel, bei dem am Rand der Stromspiegelschaltung mehrere Verdrahtungslagen mit großer Breite wie im vierten und fünften Ausführungsbeispiel vorliegen und Energieversorgungsleitungen am Rand angeordnet sind.
  • Im Allgemeinen ist es in einem Halbleitergerät (einer integrierten Halbleiterschaltung) erwünscht, dass die Energieversorgungsleitung einen niedrigen Widerstand hat. Daher hat die Energieversorgungsleitung eine große Breite und wird von mehreren Verdrahtungslagen gebildet. Da jedoch, wie im vierten und fünften Ausführungsbeispiel gezeigt, die Dehnung der Verdrahtung mit großer Breite und Überlappung mehrerer Lagen einen größeren Einfluss auf die Transistorfläche hat, ist es erforderlich, die Verdrahtung von der Stromspiegelschaltung entfernt anzuordnen.
  • In diesem in 15 und 16 dargestellten Ausführungsbeispiel ist die Umgebung der die Stromspiegelschaltung bildenden MOS-Transistormatrix in einem Abstand 109 angeordnet, in dem nur die erste Verdrahtungslage 75 und die zweite Verdrahtungslage 77 in einem mit dem Symbol 111 bezeichneten Abstand (Breite) einander überlappen, und weiter entfernt von dem Bereich R3, so dass kein Dehnungseinfluss auf den MOS-Transistor auftritt.
  • Der überlappende Abschnitt der zweiten Verdrahtungslage 77 und einer dritten Verdrahtungslage 87 ist auf eine Breite (langer Abstand) 112 eingestellt, die größer ist als die Breite (Abstand) 111 (Abstand 111 < Abstand 112), damit der erforderliche niedrige Widerstand erhalten wird. Der Abstand 110 vom Kanalende des MOS-Transistors ist größer als der Abstand 109 (Abstand 109 < Abstand 110). Innerhalb des Bereichs R3 ist ferner der dünne Draht 58 der ersten Verdrahtung mit der Stromspiegelschaltung verbunden.
  • Das Halbleitergerät dieses Ausführungsbeispiels umfasst also eine Stromquellenverdrahtung, die aus mehreren Verdrahtungslagen 57, 77 und 87 außerhalb des vorgegebenen Bereichs R3 aufgebaut ist, wobei die Stromquellenverdrahtung entfernt vom Ende des Kanalbereichs des am Ende der Stromspiegelschaltung liegenden MOS-Transistors angeordnet ist, da die Stromquellenleitung in der oberen Lage liegt.
  • Dadurch wird die thermische Dehnung unterdrückt, die die Stromquellenleitung um die Stromspiegelschaltung an den die Stromspiegelschaltung bildenden MOS-Transistoren bewirkt, und Änderungen in den elektrischen Eigenschaften der einzelnen MOS-Transistoren werden gleich gemacht, so dass zeitliche Änderungen im Spiegelverhältnis unterdrückt werden.
  • Siebtes Ausführungsbeispiel
  • Anhand von 17 wird das Halbleitergerät gemäß dem siebten Ausführungsbeispiel der Erfindung beschrieben. 17 ist eine Draufsicht auf ein Halbleitergerät, bei dem die Erfindung angewandt ist.
  • In diesem Ausführungsbeispiel sind, wie in 17 gezeigt, an der rechten Seite der Stromspiegelschaltung des zweiten Ausführungsbeispiel (7 und 8) ein isolierter Draht 54 mit einer geringen Drahtbreite in der ersten Verdrahtungslage und mehrere Drähte 58, die mit engen Zwischenräumen zwischen den Drähten nebeneinander liegen, hinzugefügt. Im Folgenden wird eine Gruppe aus ein oder mehreren Drähten als Verdrahtungsbündel bezeichnet.
  • Der Einfachheit halber ist die zweite Verdrahtungslage 73 des zweiten Ausführungsbeispiels (7 und 8) in 17 nicht dargestellt.
  • Der Bereich R3 in 17 ist der gesamte Bereich, in dem die Bereiche vom jeweiligen Kanal der MOS-Transistoren M31 bis M35 bis zu dem Abstand 102 in einer Ebene in 7 und 8 zusammengefasst sind.
  • Wie oben in 11b beschrieben, ist die Änderung in der Dehnung am Ende des Verdrahtungsbereichs, in dem mehrere Drähte angeordnet sind, groß. Sind viele dünne Drähte in engen Abständen angeordnet, ist die thermische Dehnung am Ende des Verdrahtungsbereichs umso größer, je größer die Gesamtbreite der Verdrahtung ist. Der Abstand 113 vom Kanalende des MOS-Transistors bis zu dem aus einer Anzahl von Drähten außerhalb des Bereichs R3 gebildeten Verdrahtungsbündel 58 ist größer gemacht als der Abstand 102 und der oben beschriebene Abstand 104 (Abstand 102 < Abstand 104 < Abstand 113).
  • Das Halbleitergerät dieses Ausführungsbeispiels umfasst also außerhalb des vorgegebenen Bereichs R3 mehrere Randverdrahtungsbündel 54 bis 58 mit unterschiedlich vielen Drähten, die so angeordnet sind, dass das Randverdrahtungsbündel mit größerer (breiterer) Gesamtverdrahtungsbreite an der Stelle liegt, die vom Ende des Kanalbereichs des am Ende des Stromspiegelschaltung gelegenen MOS-Transistors weiter entfernt ist.
  • Im Ergebnis wird die Dehnung, die von der aus vielen Drähten aufgebauten Verdrahtung mit großer Gesamtverdrahtungsbreite an der MOS-Transistormatrix auftritt, unterdrückt, so dass die Änderungen in den elektrischen Eigenschaften der einzelnen MOS-Transistoren gleich werden und die zeitliche Änderung im Spiegelverhältnis sich unterdrücken lässt.
  • Achtes Ausführungsbeispiel
  • Anhand von 18 und 19 wird das Halbleitergerät gemäß dem achten Ausführungsbeispiel der Erfindung beschrieben. 18 ist eine Draufsicht auf ein Halbleitergerät, bei dem die Erfindung angewandt ist, während 19 einen Querschnitt durch das Halbleitergerät der 18 längs der Linie G-G' zeigt.
  • In diesem Ausführungsbeispiel ist die Stromspiegelschaltung, wie in 18 dargestellt, aus fünf MOS-Transistoren M41 bis M45 aufgebaut. In der ersten Verdrahtungslage auf den MOS-Transistoren M41 bis M45 ist zusätzlich zu der mit dem Source-Anschluss und dem Drain-Anschluss des MOS-Transistors verbundenen Verdrahtung 51 und der mit Gate-Elektrode jedes MOS-Transistors verbundenen Verdrahtung 52 ähnlich wie bei dem zweiten Ausführungsbeispiel (7) eine Verdrahtung 5d2 angeordnet, die eine Blindverdrahtung ist, um die von der Verdrahtung der jeweiligen MOS-Transistoren erfahrene Dehnung gleich zu machen. Eine zweite Verdrahtungslage 78 bedeckt den Bereich von den Kanalenden der MOS-Transistoren M41 und M45 bis dem mit dem Symbol 115 bezeichneten Abstand, so dass die durch die zweite Verdrahtungslage 78 von den MOS-Transistoren M41 und M45 an beiden Enden der Transistormatrix erfahrene thermische Dehnung zu der von den MOS-Transistoren M42 bis M44 nahe der Mitte der Matrix erfahrenen Dehnung äquivalent ist. Der Abstand 115 ist dabei auf eine Größe eingestellt, die größer ist als der Bereich, in dem die Änderung in der Dehnung am Verdrahtungsende groß ist.
  • In dem Halbleitergerät dieses Ausführungsbeispiels ist von den mehreren Verdrahtungslage 51 und 78 mindestens eine (hier die zweite Verdrahtungslage 78) so angeordnet, dass sie in der Draufsicht auf das Halbleitergerät die gesamte Fläche eines vorgegebenen Bereichs bedeckt.
  • Im Ergebnis wird bei der MOS-Transistormatrix die Dehnung, die von der Verdrahtung in der oberen Lage ausgeht, unterdrückt, und Änderungen in den elektrischen Eigenschaften der einzelnen MOS-Transistoren werden gleich gemacht, so das sich zeitliche Änderungen im Spiegelverhältnis unterdrücken lassen.
  • In den einzelnen obigen Ausführungsbeispielen wurde beschrieben, dass die Stromspiegelschaltung und die Verdrahtungsschicht im Randbereich zwei- oder dreilagig sind; der gleiche Effekt wie in jedem der obigen Ausführungsbeispiele lässt sich mit er gleichen Konfiguration aber auch dann erzielen, wenn in den einzelnen Ausführungsbeispielen mehr Verdrahtungslagen vorhanden sind oder wenn über der zweiten und der dritten Verdrahtungslage noch eine Verdrahtungslage vorgesehen ist.
  • In den einzelnen Ausführungsbeispielen ist eine „Blindverdrahtung“ vorgesehen, die dazu dient, die Größe der an einzelnen MOS-Transistoren der Stromspiegelschaltung auftretenden Dehnung auszugleichen, und die als eine mit keinem Element und keiner Verdrahtung verbundene isolierte Verdrahtung oder eine am Betrieb der Stromspiegelschaltung nicht teilnehmende Verdrahtung angenommen wird; die Erfindung ist aber darauf nicht beschränkt. Vielmehr lässt sich die Wirkung der Erfindung auch mit einer Verdrahtung erzielen, die am Betrieb der Stromspiegelschaltung teilnimmt, solange es sich nicht um ein „Verdrahtungsmuster“ handelt, „in dem jedes Verdrahtungsmuster so angeordnet ist, dass es innerhalb eines vorgegebenen Bereichs die gleiche Form hat“.
  • Ferner beschränkt sich die Erfindung nicht auf die obigen Ausführungsbeispiele, sondern umfasst verschiedene Varianten.
  • So wurden die obigen Ausführungsbeispiele zum einfachen Verständnis der Erfindung detailliert beschrieben; die Erfindung ist aber nicht notwendigerweise darauf beschränkt, dass sie alle beschriebenen Gestaltungen aufweist. Vielmehr kann die Gestaltung eines Ausführungsbeispiels teilweise durch die eines anderen Ausführungsbeispiels ersetzt oder die Gestaltung eines Ausführungsbeispiels zu der eines gegebenen Ausführungsbeispiels hinzugefügt werden. Auch ist es möglich, bei einem Teil der Gestaltung jedes Ausführungsbeispiels andere Gestaltungen hinzuzufügen, wegzulassen oder zu ersetzen.
  • Bezugszeichenliste
    • 8
    Transistoroberfläche (des Spannungssimulationsmodells)
    51 bis 58, 5d, 5d2
    erste Verdrahtungslage
    71 bis 78, 7d
    zweite Verdrahtungslage
    86, 87
    dritte Verdrahtungslage
    100 bis 115
    Abstand (Abstand zwischen Drähten, Verdrahtungsbreite, ausgehend vom Ende des MOS-Kanals)
    200, 201
    Abstand (ausgehend vom Verdrahtungsende im Spannungssimulationsergebnis)
    M11 bis M45
    MOS-Transistor (Teil der Stromspiegelschaltung)
    R3, R11 bis R34
    Bereich (der Verdrahtung)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2003100899 A [0006]

Claims (14)

  1. Halbleitergerät, umfassend: eine Stromspiegelschaltung, die einen ersten MOS-Transistor und mehrere mit diesem gepaarte MOS-Transistoren aufweist, und mehrere auf einer oberen Schicht des MOS-Transistors ausgebildete Verdrahtungslagen, wobei die mehreren Verdrahtungslagen so angeordnet sind, dass Verdrahtungsmuster innerhalb eines vorgegebenen Bereichs von einem Ende eines Kanalbereichs sowohl des ersten als auch jedes der mehreren MOS-Transistoren die gleiche Gestalt haben.
  2. Halbleitergerät nach Anspruch 1, wobei der vorgegebene Bereich ein Bereich ist, in dem der Abstand vom Ende des Kanalbereichs jedes MOS-Transistors innerhalb von 5 µm liegt.
  3. Halbleitergerät nach Anspruch 1, wobei innerhalb des vorgegebenen Bereichs vom Ende des Kanalbereichs des an einem Ende der Stromspiegelschaltung gelegenen MOS-Transistors eine Blindverdrahtung angeordnet ist.
  4. Halbleitergerät nach Anspruch 3, wobei zu den mehreren Verdrahtungslagen eine erste Verdrahtungslage, die in einer Schicht angeordnet ist, die einer Schicht, in der der MOS-Transistor ausgebildet ist, am nächsten liegt, und eine zweite Verdrahtungslage, die in einer oberen Lage der ersten von Verdrahtungslagen des MOS-Transistors angeordnet ist, gehören, und wobei die Blindverdrahtung in der ersten und der zweiten Verdrahtungslage angeordnet ist.
  5. Halbleitergerät nach Anspruch 4, wobei die zweite Verdrahtungslage in der gleichen Richtung verläuft wie die erste Verdrahtungslage.
  6. Halbleitergerät nach Anspruch 1, wobei eine das jeweilige Verdrahtungsmuster bildende Verdrahtung und eine Verdrahtung zum Verbinden von Source und Drain des MOS-Transistors alle die gleiche Form haben.
  7. Halbleitergerät nach Anspruch 3, mit mehreren Randverdrahtungen, die außerhalb des vorgegebenen Bereichs unterschiedliche Breiten haben, wobei die mehreren Randverdrahtungen so angeordnet sind, dass eine Randverdrahtung mit größerer Breite weiter entfernt vom Ende des Kanalbereichs des am Ende der Stromspiegelschaltung angeordneten MOS-Transistors angeordnet ist.
  8. Halbleitergerät nach Anspruch 3 mit mehreren Randverdrahtungslagen außerhalb des bestimmten Bereichs, wobei die mehreren Randverdrahtungslagen so angeordnet sind, dass sie in der Draufsicht auf das Halbleitergerät einander überlappen, und wobei die Randverdrahtung in einer oberen Schicht entfernt vom Ende des Kanalbereichs des am Ende der Stromspiegelschaltung angeordneten MOS-Transistors angeordnet ist.
  9. Halbleitergerät nach Anspruch 3 mit einer von mehreren Verdrahtungslagen außerhalb des vorgegebenen Bereichs gebildeten Stromquellenverdrahtung, wobei die Stromquellenverdrahtung entfernt vom Ende des Kanalbereichs des am Ende der Stromspiegelschaltung angeordneten MOS-Transistors in einer oberen Schicht angeordnet ist
  10. Halbleitergerät nach Anspruch 3, mit mehreren Randverdrahtungen, die außerhalb des vorgegebenen Bereichs unterschiedlich viele Drähte haben, wobei die mehreren Randverdrahtungsbündel so angeordnet sind, dass ein Randverdrahtungsbündel eine umso größere Gesamtverdrahtungsbreite hat, je weiter es vom Ende des Kanalbereichs des am Ende der Stromspiegelschaltung angeordneten MOS-Transistors entfernt ist.
  11. Halbleitergerät nach Anspruch 3, wobei von den mehreren Verdrahtungslagen in der Draufsicht auf das Halbleitergerät mindestens eine die gesamte Fläche des vorgegebenen Bereichs bedeckt.
  12. Halbleitergerät nach Anspruch 3, wobei die Blindverdrahtung eine mit keinem Element verbundene isolierte Verdrahtung oder eine nicht am Betrieb der Stromspiegelschaltung teilnehmende Verdrahtung ist.
  13. Halbleitergerät nach Anspruch 1, wobei das Halbleitergerät ein integriertes analoges Schaltungsgerät zur Stromsteuerung ist und die Stromspiegelschaltung zu Messung der Stromgröße dient.
  14. Fahrzeugmontiertes elektronisches Steuergerät mit dem Halbleitergerät nach einem der Ansprüche 1 bis 13.
DE112019005134.2T 2018-12-04 2019-11-27 Halbleitergerät und dieses verwendendes fahrzeugmontiertes elektronisches steuergerät Granted DE112019005134T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-227408 2018-12-04
JP2018227408 2018-12-04
PCT/JP2019/046273 WO2020116263A1 (ja) 2018-12-04 2019-11-27 半導体装置およびそれを用いた車載用電子制御装置

Publications (1)

Publication Number Publication Date
DE112019005134T5 true DE112019005134T5 (de) 2021-07-01

Family

ID=70973486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019005134.2T Granted DE112019005134T5 (de) 2018-12-04 2019-11-27 Halbleitergerät und dieses verwendendes fahrzeugmontiertes elektronisches steuergerät

Country Status (4)

Country Link
US (1) US20220020702A1 (de)
JP (1) JP7189233B2 (de)
DE (1) DE112019005134T5 (de)
WO (1) WO2020116263A1 (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2012481B (en) * 1978-01-09 1982-04-07 Rca Corp Egfet mirrors
JP2002151652A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd 半導体集積回路装置
JP5132891B2 (ja) * 2006-03-23 2013-01-30 新電元工業株式会社 半導体集積回路
JP2008198784A (ja) * 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 半導体装置
US8053346B2 (en) * 2007-04-30 2011-11-08 Hynix Semiconductor Inc. Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern
US8350339B2 (en) * 2010-06-07 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits having dummy gate electrodes and methods of forming the same
JP2012054502A (ja) * 2010-09-03 2012-03-15 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
US20220020702A1 (en) 2022-01-20
CN112997293A (zh) 2021-06-18
JP7189233B2 (ja) 2022-12-13
WO2020116263A1 (ja) 2020-06-11
JPWO2020116263A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
DE102016113828B4 (de) Halbleitervorrichtung
DE102004014472B4 (de) Anwendungsspezifischer integrierter Halbleiter-Schaltkreis
DE19959565B4 (de) Halbleiterbauelement und Entwurfsverfahren hierfür
DE2737763C2 (de)
DE102009008504B4 (de) Ein Halbleiterbauelement und Verfahren
DE102012219375B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE102006001665A1 (de) Halbleiterschaltung und Verfahren zu deren Herstellung
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE102008020452A1 (de) Verfahren zur Erzeugung eines Layouts, Verwendung eines Transistorlayouts und Halbleiterschaltung
DE2625989A1 (de) Halbleiterelement
EP1003218A1 (de) Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
DE112018002348B4 (de) Halbleitervorrichtung mit Ausgangs-MOS-Transistor und Erfassungs-MOS-Transistor
DE10247431A1 (de) Halbleitervorrichtung
DE112019005134T5 (de) Halbleitergerät und dieses verwendendes fahrzeugmontiertes elektronisches steuergerät
DE3714598A1 (de) Integrierte halbleiterschaltung
DE102019129109A1 (de) Halbleitervorrichtung
DE102019117795A1 (de) Vertikale Feldeffekttransistor(VFET)-Vorrichtungen umfassend Latches mit Überkreuzkopplungsstruktur
DE3917303C2 (de)
DE102011086761B4 (de) Halbleitervorrichtung
DE3628309C2 (de) Isolierter Gate-Feldeffekttransistor
DE102018216399A1 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE10238779A1 (de) Halbleitervorrichtung
DE2559361A1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division