DE112019004444T5 - Diode - Google Patents

Diode Download PDF

Info

Publication number
DE112019004444T5
DE112019004444T5 DE112019004444.3T DE112019004444T DE112019004444T5 DE 112019004444 T5 DE112019004444 T5 DE 112019004444T5 DE 112019004444 T DE112019004444 T DE 112019004444T DE 112019004444 T5 DE112019004444 T5 DE 112019004444T5
Authority
DE
Germany
Prior art keywords
diode
connection portion
stacked structure
channel
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019004444.3T
Other languages
English (en)
Inventor
Katsuhiko Fukasaku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112019004444T5 publication Critical patent/DE112019004444T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Abstract

Diese Diode 11A ist mit einer Schichtstruktur 20 sowie einem ersten Verbindungsabschnitt 31 und einem zweiten Verbindungsabschnitt 32 versehen, die an Enden der Schichtstruktur in der Längenrichtung vorgesehen sind. Die Schichtstruktur 20 wird durch abwechselndes Schichten in der Dickenrichtung der ersten Strukturen 21 und zweiten Strukturen 22 gebildet, die eine Nanodrahtstruktur oder eine Nanoblattstruktur aufweisen. Der erste Verbindungsabschnitt 31 ist ein erster Leitfähigkeitstyp; der zweite Verbindungsabschnitt 32 ist ein zweiter Leitfähigkeitstyp; ferner ist ein Steuerelektrodenabschnitt 23 vorgesehen, der sich mindestens von einem Spitzenabschnitt zu einer seitlichen Oberfläche der Schichtstruktur 20 spannt und so gebildet ist, dass er von dem ersten Verbindungsabschnitt 31 und dem zweiten Verbindungsabschnitt 32 getrennt ist; und der erste Verbindungsabschnitt 31 und der Steuerelektrodenabschnitt 23 oder der zweite Verbindungsabschnitt 32 und der Steuerelektrodenabschnitt 23 sind elektrisch verbunden.

Description

  • [Technisches Gebiet]
  • Die vorliegende Offenbarung betrifft eine Diode.
  • [Technischer Hintergrund]
  • Bei fortgeschrittenen CMOS-Technologien werden Vorrichtungen zunehmend miniaturisiert, um die Fläche und den Stromverbrauch jeder der Vorrichtungen zu reduzieren, und werden die Dicke und Kanallänge eines Gate-Isolierfilms reduziert. Mit einer reduzierten Kanallänge wirkt sich eine Potentialdifferenz zwischen einer Source-Region und einer Drain-Region übrigens stärker auf Transistorbetriebsvorgänge aus als eine von einer Gate-Elektrode angelegte Spannung, was unvorteilhafterweise zu einer verschlechterten Kurzkanalcharakteristik führt. Somit wurde für Maßnahmen gegen DIBL (Drain Induced Barrier Lowering), das sich auf eine durch die Drain-Region induzierte Abnahme des Potentials eines Kanalabschnitts bezieht, eine Struktur untersucht, die eine Spannung von der Gate-Elektrode effektiv an den Kanalabschnitt anlegen kann. Bei bekannten Transistoren ist die Gate-Elektrode über dem Kanalabschnitt gebildet und wird eine Gate-Spannung nur von über dem Kanalabschnitt angelegt. Im Gegensatz dazu wurde eine GAA(Gate All Around)-Struktur untersucht, bei der die Gate-Elektrode über einen Gate-Isolierfilm gebildet ist, so dass sie einen oberen Teil, eine seitliche Oberfläche und einen unteren Teil des Kanalabschnitts umgibt. Die GAA-Struktur wird zur Entleerung des Kanalabschnitts verwendet, um eine Unterdrückung des DIBL-Effekts und eine Verschlechterung der Kurzkanalcharakteristik zu ermöglichen. In einem Transistor mit der GAA-Struktur sind mehrere Kanalabschnitte mit jeweils einer Nanodrahtstruktur oder einer Nanoblattstruktur in der vertikalen Richtung nebeneinander angeordnet und sind äußere Umfangsteile der Kanalabschnitte über den Gate-Isolierfilm in die Gate-Elektrode eingebettet.
  • Eine Halbleitervorrichtung umfasst als Elemente, die Schaltungsfunktionen ausführen, Transistoren (Feldeffekttransistoren) oder Dioden, die aktiven Elementen mit einer Verstärkungs- und Gleichrichtungsfunktion entsprechen. Eine Diode mit einer der GAA-Struktur ähnlichen Struktur (nachstehend der Einfachheit halber als eine „GAA-ähnliche Struktur“ bezeichnet) wird z.B. in NPL 1, „ESD Diodes in a Bulk Si Gate-All-Around Vertically Stacked Horizontal Nanowire Technology“, S.-H. Chen, et al, International Electron Device Meeting Technical Digest, Jahr: 2016, S. 890 vorgestellt. In der Diode mit der GAA-ähnlichen Struktur umfasst ein Strompfad eine Mehrzahl von Nanodrahtstrukturen und ist ein Steuerelektrodenabschnitt um äußere Umfangsteile der Nanodrahtstrukturen herum vorgesehen.
  • [Liste der Entgegenhaltungen]
  • [Nicht-Patentliteratur]
  • [NPL 1]
  • „ESD Diodes in a Bulk Si Gate-All-Around Vertically Stacked Horizontal Nanowire Technology“, S.-H. Chen, et al, International Electron Device Meeting Technical Digest, Jahr: 2016, S.890
  • [Kurzdarstellung]
  • [Technische Probleme]
  • Der Feldeffekttransistor mit der GAA-Struktur kann bei niedriger Spannung arbeiten und gleichzeitig die Kurzkanalcharakteristik erzielen. Andererseits werden in der Diode mit der GAA-ähnlichen Struktur die für die Diode erforderlichen Stromcharakteristiken geopfert. Insbesondere wird in dem Feldeffekttransistor mit der GAA-Struktur die Dicke des Kanalabschnitts auf 10 nm oder weniger reduziert, um den Kanalabschnitt vollständig zu entleeren. Die Anwendung einer solchen GAA-Struktur auf die Diode begrenzt den Strompfad in der Diode auf 10 nm oder weniger. In einer bekannten Diode, die in ein Halbleitersubstrat eingebaut ist (als eine „Diode mit einer bekannten Struktur“ bezeichnet), kann der Strompfad in dem Halbleitersubstrat bis zu einer Tiefe von etwa 100 nm gebildet werden. Somit hat in der Diode mit der GAA-ähnlichen Struktur der Strompfad eine Querschnittsfläche von etwa einem Zehntel der Querschnittsfläche der Diode mit der bekannten Struktur, was zu einem reduzierten Stromfluss durch die Diode mit der GAA-ähnlichen Struktur führt. Außerdem erhöht sich in einem Fall, in dem der Feldeffekttransistor mit der GAA-ähnlichen Struktur und die Diode mit der bekannten Struktur in getrennten Schritten hergestellt werden, die Anzahl der Herstellungsschritte, was zu erhöhten Herstellungskosten führt.
  • Somit ist es eine Aufgabe der vorliegenden Offenbarung, eine Diode bereitzustellen, die eine Abnahme eines hin durchleitbaren Stroms maximal unterdrücken kann, wobei die Diode eine hohe Affinität für Fertigungsschritte für Feldeffekttransistoren aufweist.
  • [Lösung von Problemen]
  • Eine Diode gemäß einem ersten Modus und einem zweiten Modus der vorliegenden Offenbarung zum Erreichen der vorstehend beschriebenen Aufgabe umfasst:
    • eine gestapelte Struktur;
    • einen ersten Verbindungsabschnitt, der an einem Ende der gestapelten Struktur in einer Längenrichtung vorgesehen ist; und
    • einen zweiten Verbindungsabschnitt, der an dem anderen Ende der gestapelten Struktur in der Längenrichtung vorgesehen ist, wobei
    • die gestapelte Struktur eine erste Struktur mit einer Nanodrahtstruktur oder einer Nanoblattstruktur und eine zweite Struktur mit der Nanodrahtstruktur oder der Nanoblattstruktur, die ein Material umfasst, das sich von einem Material unterscheidet, das die erste Struktur bildet, umfasst, wobei die erste Struktur und die zweite Struktur in einer Dickenrichtung abwechselnd gestapelt sind,
    • der erste Verbindungsabschnitt einen ersten Leitfähigkeitstyp hat, und
    • der zweite Verbindungsabschnitt einen zweiten Leitfähigkeitstyp hat, der sich von dem ersten Leitfähigkeitstyp unterscheidet.
  • Die Diode gemäß dem ersten Modus der vorliegenden Offenbarung umfasst ferner einen Steuerelektrodenabschnitt, der so gebildet ist, dass er sich mindestens von einem oberen Teil zu einer seitlichen Oberfläche der gestapelten Struktur erstreckt und von dem ersten Verbindungsabschnitt und dem zweiten Verbindungsabschnitt beabstandet ist, und der erste Verbindungsabschnitt und der Steuerelektrodenabschnitt oder der zweite Verbindungsabschnitt und der Steuerelektrodenabschnitt sind elektrisch verbunden. Außerdem hat in einer Diode gemäß einem zweiten Modus der vorliegenden Offenbarung ein erster Teil der gestapelten Struktur in Kontakt mit dem ersten Verbindungsabschnitt den ersten Leitfähigkeitstyp und hat ein zweiter Teil der gestapelten Struktur in Kontakt mit dem zweiten Verbindungsabschnitt den zweiten Leitfähigkeitstyp.
  • Figurenliste
    • [1] 1A und 1B sind schematische Teilquerschnittsansichten einer Diode von Beispiel 1 entlang der Pfeile A-A und Pfeile B-B in 2A.
    • [2] 2A und 2B sind ein schematisches Anordnungsdiagramm einer gestapelten Struktur, eines ersten Verbindungsabschnitts und eines zweiten Verbindungsabschnitts der Diode von Beispiel 1 bzw. ein schematisches Anordnungsdiagramm eines Steuerelektrodenabschnitts, einer Isolierschicht, des ersten Verbindungsabschnitts und des zweiten Verbindungsabschnitts der Diode von Beispiel 1.
    • [3] 3A und 3B sind schematische Teilquerschnittsansichten der Diode von Beispiel 1 entlang der Pfeile C-C in 2A bzw. entlang der Pfeile D-D in 2B.
    • [4] 4A und 4B sind ein schematisches Anordnungsdiagramm eines Kanalabschnitts und einer Source-/Drain-Region eines Feldeffekttransistors in Beispiel 1 bzw. ein schematisches Anordnungsdiagramm einer Gate-Elektrode, einer Gate-Seitenwand und der Source-/Drain-Region des Feldeffekttransistors in Beispiel 1.
    • [5] 5A und 5B sind eine schematische Teilquerschnittsansicht eines p-Kanal-Feldeffekttransistors entlang der Pfeile A-A in 4A bzw. eine schematische Teilquerschnittsansicht des p-Kanal-Feldeffekttransistors entlang der Pfeile B-B in 4B.
    • [6] 6A und 6B sind eine schematische Teilquerschnittsansicht eines p-Kanal-Feldeffekttransistors entlang der Pfeile C-C in 4A bzw. eine schematische Teilquerschnittsansicht des p-Kanal-Feldeffekttransistors entlang der Pfeile D-D in 4B.
    • [7] 7A und 7B sind eine schematische Teilquerschnittsansicht eines n-Kanal-Feldeffekttransistors entlang der Pfeile A-A in 4A bzw. eine schematische Teilquerschnittsansicht des n-Kanal-Feldeffekttransistors entlang der Pfeile B-B in 4B.
    • [8] 8A und 8B sind eine schematische Teilquerschnittsansicht eines n-Kanal-Feldeffekttransistors entlang der Pfeile C-C in 4A bzw. eine schematische Teilquerschnittsansicht des n-Kanal-Feldeffekttransistors entlang der Pfeile D-D in 4B.
    • [9] 9A und 9B sind eine schematische Teilquerschnittsansicht eines modifizierten Beispiels 1 der Diode von Beispiel 1, wie in einem Fall entlang der Pfeile B-B in 2A bzw. eine schematische Teilquerschnittsansicht eines modifizierten Beispiels 2 der Diode von Beispiel 2, wie in einem Fall entlang der Pfeile A-A in 2A.
    • [10] 10A und 10B sind eine schematische Teilquerschnittsansicht eines modifizierten Beispiels 3 der Diode von Beispiel 1, wie in einem Fall entlang der Pfeile A-A in 2A bzw. eine schematische Teilquerschnittsansicht eines modifizierten Beispiels 4 der Diode von Beispiel 1, wie in einem Fall entlang der Pfeile A-A in 2A.
    • [11] 11A und 11B sind schematische Teilquerschnittsansichten eines modifizierten Beispiels 5 der Diode von Beispiel 1, wie in einem Fall entlang der Pfeile A-A in 2A bzw. entlang der Pfeile B-B in 2A.
    • [12] 12A und 12B sind schematische Teilquerschnittsansichten des modifizierten Beispiels 5 der Diode von Beispiel 1, wie in einem Fall entlang der Pfeile C-C in 2A bzw. entlang der Pfeile D-D in 2B.
    • [13] 13A und 13B sind schematische Teilquerschnittsansichten einer Diode von Beispiel 2, wie in einem Fall entlang der Pfeile C-C in 2A bzw. entlang der Pfeile D-D in 2B.
    • [14] 14 ist eine schematische Teilquerschnittsansicht des modifizierten Beispiels 5 der Diode von Beispiel 1, wie in einem Fall entlang der Pfeile C-C in 2A.
    • [15] 15 ist ein Diagramm, das einen Betriebsmechanismus der Diode von Beispiel 1 darstellt.
    • [16] 16 ist ein Diagramm, das einen Betriebsmechanismus einer in NPL 1 vorgeschlagenen Diode darstellt.
    • [17] 17A, 17B, 17C und 17D sind Diagramme, die eine Diode mit einer Struktur ähnlich der Struktur der Diode von Beispiel 1 und Ergebnisse der Simulation einer Potentialverteilung, einer Verteilung der elektrischen Feldstärke und einer Stromdichteverteilung in einer gestapelten Struktur der Diode darstellen.
    • [18] 18 ist ein Diagramm, das Ergebnisse der Simulation eines Impulsstroms darstellt, der fließt, wenn eine Impulsspannung in einer Diode mit einer Struktur ähnlich der Struktur der in 17A dargestellten Diode von Beispiel 1, einer Diode, die der in 17A dargestellten Diode von Beispiel 1 entspricht, wobei die gestapelte Struktur durch zwei Siliziumschichten ersetzt ist, und einer Diode, die der in 17A dargestellten Diode von Beispiel 1 entspricht, wobei die gestapelte Struktur durch zwei Silizium-Germanium-Schichten ersetzt ist, angelegt wird.
    • [19] (A), (B), (C), (D), (E), (F), (G), (H) und (J) von 19 sind Diagramme, die Ergebnisse der Simulation einer Potentialverteilung, einer Verteilung der elektrischen Feldstärke und einer Stromdichteverteilung in der gestapelten Struktur der Diode mit einer Struktur ähnlich der Struktur der in 17A dargestellten Diode, der Diode, die der in 17A dargestellten Diode von Beispiel 1 entspricht, wobei die gestapelte Struktur durch zwei Siliziumschichten ersetzt ist, und der Diode, die der in 17A dargestellten Diode von Beispiel 1 entspricht, wobei die gestapelte Struktur durch zwei Silizium-Germanium-Schichten ersetzt ist, darstellen.
    • [20] 20A, 20B und 20C sind schematische Teilquerschnittsansichten einer Basis und dergleichen zur Bereitstellung einer Übersicht über ein Verfahren zur Herstellung der Diode und des Feldeffekttransistors in Beispiel 1.
    • [21] 21A, 21B und 21C sind schematische Teilquerschnittsansichten einer Basis und dergleichen zur Bereitstellung einer Übersicht über ein Verfahren zur Herstellung der Diode und des Feldeffekttransistors in Beispiel 1.
    • [22] 22A, 22B und 22C sind schematische Teilquerschnittsansichten einer Basis und dergleichen zur Bereitstellung einer Übersicht über ein Verfahren zur Herstellung der Diode und des Feldeffekttransistors in Beispiel 1.
    • [23] 23A, 23B und 23C sind schematische Teilquerschnittsansichten einer Basis und dergleichen zur Bereitstellung einer Übersicht über ein Verfahren zur Herstellung der Diode und des Feldeffekttransistors in Beispiel 1.
    • [24] 24A, 24B und 24C sind schematische Teilquerschnittsansichten einer Basis und dergleichen zur Bereitstellung einer Übersicht über ein Verfahren zur Herstellung der Diode und des Feldeffekttransistors in Beispiel 1.
    • [25] 25A, 25B und 25C sind schematische Teilquerschnittsansichten einer Basis und dergleichen zur Bereitstellung einer Übersicht über ein Verfahren zur Herstellung der Diode und des Feldeffekttransistors in Beispiel 1.
  • [Beschreibung von Ausführungsformen]
  • Mit Bezugnahme auf die Zeichnungen wird die vorliegende Offenbarung auf Grundlage von Beispielen beschrieben. Die vorliegende Offenbarung ist jedoch nicht auf die Beispiele beschränkt und verschiedene Zahlenwerte und Materialien in den Beispielen sind beispielhaft. Es ist anzumerken, dass die Beschreibung in der nachstehenden Reihenfolge erfolgt.
    1. 1. Beschreibung der Dioden gemäß einem ersten und zweiten Modus der vorliegenden Offenbarung im Allgemeinen
    2. 2. Beispiel 1 (Diode gemäß einem ersten Modus der vorliegenden Offenbarung)
    3. 3. Beispiel 2 (Diode gemäß einem zweiten Modus der vorliegenden Offenbarung)
    4. 4. Andere
  • <Beschreibung von Dioden gemäß einem ersten und zweiten Modus der vorliegenden Offenbarung im Allgemeinen>
  • Dioden gemäß einem ersten und zweiten Modus der vorliegenden Offenbarung können so ausgelegt sein, dass eine gestapelte Struktur auf einer Basis vorgesehen ist. In einer solchen Konfiguration ist eine untere Oberfläche der gestapelten Struktur in Kontakt mit der Basis und ist somit ein Steuerelektrodenabschnitt nicht auf der unteren Oberfläche der gestapelten Struktur gebildet.
  • Alternativ können die Dioden gemäß einem ersten und zweiten Modus der vorliegenden Offenbarung so ausgelegt sein, dass der Steuerelektrodenabschnitt so gebildet ist, dass er die untere Oberfläche der gestapelten Struktur erreicht, und in diesem Fall ist die gestapelte Struktur über der Basis vorgesehen. In einer solchen Konfiguration ist die untere Oberfläche der gestapelten Struktur nicht in Kontakt mit der Basis und ist eine untere Oberfläche des Steuerelektrodenabschnitts in Kontakt mit der Basis. Alternativ befindet sich die untere Oberfläche des Steuerelektrodenabschnitts über der Basis und ist zwischen der unteren Oberfläche des Steuerelektrodenabschnitts und einer Oberfläche der Basis ein Spalt vorhanden.
  • Ferner können verschiedene vorstehend beschriebene bevorzugte Konfigurationen der Dioden gemäß dem ersten und dem zweiten Modus der vorliegenden Offenbarung so sein, dass die Basis ein Silizium-Halbleitersubstrat oder ein SOI(Si On Insulator)-Substrat umfasst oder ein GOI(Ge On Insulator)-Substrat oder ein SGOI(SiGe On Insulator)-Substrat umfasst.
  • Ferner können verschiedene vorstehend beschriebene bevorzugte Konfigurationen der Dioden gemäß dem ersten und dem zweiten Modus der vorliegenden Offenbarung so sein, dass ein erster Verbindungsabschnitt und ein zweiter Verbindungsabschnitt auf der Basis vorgesehen sind.
  • Ferner können verschiedene vorstehend beschriebene bevorzugte Konfigurationen der Diode gemäß dem ersten Modus der vorliegenden Offenbarung so sein, dass eine Region der Basis, auf der die Diode vorgesehen ist, einen zweiten Leitfähigkeitstyp hat und der erste Verbindungsabschnitt und der Steuerelektrodenabschnitt elektrisch verbunden sind.
  • Ferner können die Dioden gemäß dem ersten und dem zweiten Modus der vorliegenden Offenbarung, die verschiedene vorstehend beschriebene bevorzugte Konfigurationen umfasst, so ausgelegt sein, dass ein erster Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  • Ferner können die Dioden gemäß dem ersten und dem zweiten Modus der vorliegenden Offenbarung, die die vorstehend beschriebenen bevorzugten Formen und Konfigurationen umfassen, so ausgelegt sein, dass eine erste Struktur Silizium-Germanium (Si-Ge) umfasst und eine zweite Struktur Silizium (Si) umfasst. Alternativ kann die Konfiguration so sein, dass die erste Struktur Germanium (Ge) oder InGaAs umfasst, und so, dass die zweite Struktur Silizium (Si) umfasst.
  • Es ist ausreichend, dass der erste Verbindungsabschnitt ein Material umfasst, das die erste Struktur bildet, und der zweite Verbindungsabschnitt ein Material umfasst, das die zweite Struktur bildet.
  • Ferner kann die Diode gemäß dem ersten Modus der vorliegenden Offenbarung, die die vorstehend beschriebenen bevorzugten Formen und Konfigurationen umfasst, so ausgelegt sein, dass die gestapelte Struktur eine intrinsische Halbleiterregion (intrinsische Region) umfasst oder dass die gestapelte Struktur eine Störstellenkonzentration von 1 × 1018/cm3 oder weniger hat.
  • Ferner kann die Diode gemäß dem ersten Modus der vorliegenden Offenbarung, die die vorstehend beschriebenen bevorzugten Formen und Konfigurationen umfasst, so ausgelegt sein, dass eine Isolierschicht (Seitenwand) auf einer seitlichen Oberfläche des Steuerelektrodenabschnitts gebildet ist, die dem ersten Verbindungsabschnitt zugewandt ist, und auf einer seitlichen Oberfläche des Steuerelektrodenabschnitts gebildet ist, die dem zweiten Verbindungsabschnitt zugewandt ist.
  • Ferner kann die Diode gemäß dem ersten Modus der vorliegenden Offenbarung, die die vorstehend beschriebenen bevorzugten Formen und Konfigurationen umfasst, so ausgelegt sein, dass der Steuerelektrodenabschnitt TiN, TaN, Al, TiAl oder W umfasst.
  • Außerdem kann die Diode gemäß dem zweiten Modus der vorliegenden Offenbarung, die die vorstehend beschriebenen bevorzugten Ausführungsformen umfasst, so ausgelegt sein, dass ein erster Teil der gestapelten Struktur in Kontakt mit einem zweiten Teil der gestapelten Struktur ist.
  • In den Dioden gemäß dem ersten und zweiten Modus der vorliegenden Offenbarung, die die vorstehend beschriebenen bevorzugten Formen und Konfigurationen umfasst, kann die Anzahl von gestapelten Strukturen eine oder eine Mehrzahl von zwei oder mehr sein. Außerdem kann die Anzahl der ersten Strukturen eine oder eine Mehrzahl von zwei oder mehr sein und kann die Anzahl der zweiten Strukturen eine oder eine Mehrzahl von zwei oder mehr sein. Die Anzahl der ersten Strukturen kann gleich der oder verschieden von der Anzahl der zweiten Strukturen sein. Eine unterste Schicht der gestapelten Struktur kann die erste Struktur oder die zweite Struktur umfassen. In der Diode gemäß dem ersten Modus der vorliegenden Offenbarung kann in einem Fall, in dem die Anzahl der gestapelten Strukturen eine Mehrzahl von zwei oder mehr ist, ein Steuerelektrodenabschnitt für alle der gestapelten Strukturen oder für jede der gestapelten Strukturen vorgesehen sein.
  • Eine Halbleitervorrichtung kann die Diode gemäß dem ersten oder dem zweiten Modus der vorliegenden Offenbarung und einen Feldeffekttransistor mit einer GAA-Struktur umfassen. Hier umfasst der Feldeffekttransistor einen Kanalstrukturabschnitt, der mehrere Kanalabschnitte umfasst, die jeweils eine Nanodrahtstruktur oder eine Nanoblattstruktur haben, Gate-Isolierfilme, die jeweils einen entsprechenden der Kanalabschnitte umgeben, und Gate-Elektroden, die jeweils mindestens einen Teil eines entsprechenden der Gate-Isolierfilme umgeben. Mindestens zwei Kanalabschnitte sind in einer Dickenrichtung des Kanalstrukturabschnitts nebeneinander angeordnet und ein Kanalabschnitt als unterste Schicht ist auf oder über der Basis gebildet. Insbesondere sind die mehreren Kanalabschnitte in einer Dickenrichtung des Kanalstrukturabschnitts voneinander beabstandet und sind der Gate-Isolierfilm und die Gate-Elektrode zwischen den Kanalabschnitten eingebettet. Es ist ausreichend, wenn die Anzahl von Kanalabschnitten in einer Stapelrichtung des Kanalstrukturabschnitts des Feldeffekttransistors zwei oder mehr beträgt und die Anzahl der Kanalabschnitte in einer Richtung (Breitenrichtung des Kanalstrukturabschnitts) orthogonal zu der Dickenrichtung des Kanalstrukturabschnitts ein oder zwei oder mehr beträgt. Eine Gesamtzahl der Höhen der Kanalabschnitte ist die Gesamtzahl der Durchmesser oder Dicken von Materialien (z. B. Si oder Si-Ge, Ge oder InGaAs), die die Nanodrahtstrukturen oder Nanoblattstrukturen bilden, die die Kanalabschnitte bilden.
  • Die Konfiguration kann so sein, dass mindestens ein Teil des Kanalabschnitts als unterste Schicht, der den Feldeffekttransistor bildet, von der Gate-Elektrode umgeben ist, und die anderen Kanalabschnitte von der Gate-Elektrode umgeben sind. Insbesondere sind in dem Feldeffekttransistor der Gate-Isolierfilm, der den Kanalabschnitt umgibt, der sich unter dem Gate-Isolierfilm befindet (d. h. der Gate-Isolierfilm, der um einen äußeren Umfangsteil des Kanalabschnitts herum gebildet ist), und der Gate-Isolierfilm, der den Kanalabschnitt umgibt, der sich über dem Gate-Isolierfilm befindet, zwischen den Kanalabschnitten gebildet (d. h. der Gate-Isolierfilm, der um einen äußeren Umfangsteil des Kanalabschnitts herum gebildet ist), und ist die Gate-Elektrode ferner zwischen den Gate-Isolierfilmen gebildet.
  • Die Konfiguration kann so sein, dass der Kanalabschnitt eines n-Kanal-Feldeffekttransistors Silizium (Si) umfasst, und so, dass der Kanalabschnitt eines p-Kanal-Feldeffekttransistors Silizium-Germanium (Si-Ge), Germanium (Ge) oder InGaAs umfasst. Eine solche Einschränkung ist jedoch nicht beabsichtigt, und
    1. [a] die Konfiguration kann so sein, dass der Kanalabschnitt des n-Kanal-Feldeffekttransistors Silizium-Germanium (Si-Ge) umfasst, und so, dass der Kanalabschnitt des p-Kanal-Feldeffekttransistors Silizium (Si), Germanium (Ge) oder InGaAs umfasst,
    2. [b] die Konfiguration kann so sein, dass der Kanalabschnitt des n-Kanal-Feldeffekttransistors Germanium (Ge) umfasst, und so, dass der Kanalabschnitt des p-Kanal-Feldeffekttransistors Silizium (Si), Silizium-Germanium (Si-Ge) oder InGaAs umfasst, oder
    3. [c] die Konfiguration kann so sein, dass der Kanalabschnitt des n-Kanal-Feldeffekttransistors InGaAs umfasst, und so, dass der Kanalabschnitt des p-Kanal-Feldeffekttransistors Silizium (Si), Silizium-Germanium (Si-Ge) oder Germanium (Ge) umfasst.
  • Ob der Feldeffekttransistor vom n-Kanal-Typ oder vom p-Kanal-Typ ist, wird z. B. durch den Wert einer Arbeitsfunktion für ein Material bestimmt, das die Gate-Elektrode bildet. Insbesondere umfassen in einem Fall, in dem der Kanalabschnitt Si umfasst, Beispiele für das Material, das die Gate-Elektrode bildet, um einen n-Kanal-Feldeffekttransistor bereitzustellen, TiN, TaN, Al, TiAl und W. Andererseits umfassen in einem Fall, in dem der Kanalabschnitt Si-Ge umfasst, Beispiele für das Material, das die Gate-Elektrode bildet, um einen p-Kanal-Feldeffekttransistor bereitzustellen, TiN und W.
  • Die Konfiguration kann so sein, dass eine an die Gate-Elektrode des Feldeffekttransistors angelegte Spannung z. B. in einem Bereich von 0,5 bis 0,8 V liegt, aber eine solche Einschränkung ist nicht beabsichtigt.
  • Beispiele für ein Material, das die Isolierschicht und den Gate-Isolierfilm bildet, können SiON und SiO2 sein und ein hochdielektrisches Material (ein sogenanntes High-k-Material) für die Isolierschicht und den Gate-Isolierfilm kann z. B. HfO2, HfAlON oder Y2O3 sein.
  • Bei der Nanodrahtstruktur, die die gestapelte Struktur bildet, ist die Nanodrahtstruktur mit einem Durchmesser von z.B. 5 bis 10 nm, die z.B. Si, Si-Ge oder dergleichen umfasst, an den entsprechenden Enden der Nanodrahtstruktur mit dem ersten Verbindungsabschnitt und dem zweiten Verbindungsabschnitt in Kontakt. Bei der Nanoblattstruktur, die die gestapelte Struktur bildet, ist ein Material mit einer allgemein rechteckigen Querschnittsform, mit einer Breite × Dicke von z.B. (10 bis 50 nm) × (5 bis 10 nm), das z.B. Si, Si-Ge oder dergleichen umfasst, an den entsprechenden Enden des Materials mit dem ersten Verbindungsabschnitt und dem zweiten Verbindungsabschnitt in Kontakt. Bei der Nanodrahtstruktur, die den Kanalabschnitt des Feldeffekttransistors bildet, wird die Nanodrahtstruktur mit einem Durchmesser von z.B. 5 bis 10 nm, die z.B. Si, Si-Ge oder dergleichen umfasst, an beiden Enden der Nanodrahtstruktur von einer Source-/Drain-Region, die den Feldeffekttransistor bildet, getragen. Bei der Nanoblattstruktur, die den Kanalabschnitt des Feldeffekttransistors bildet, wird ein Material mit einer allgemein rechteckigen Querschnittsform, mit einer Breite × Dicke von z.B. (10 bis 50 nm) × (5 bis 10 nm), das z.B. Si, Si-Ge oder dergleichen umfasst, an beiden Enden der Nanodrahtstruktur von der Source-/Drain-Region, die den Feldeffekttransistor bildet, getragen. Ob die Nanodrahtstruktur oder die Nanoblattstruktur verwendet wird, hängt von der Dicke und Breite des Materials ab, das die Struktur bildet.
  • Wie vorstehend beschrieben, umfassen Beispiele für die Basis ein Silizium-Halbleitersubstrat, ein SOI-Substrat, ein GOI-Substrat und ein SGOI-Substrat. Die gestapelte Struktur und der Kanalabschnitt haben vorzugsweise Kristallinität, können aber auch ein polykristallines Material oder optional ein amorphes Material umfassen. Beispiele für ein Verfahren zum Bilden der gestapelten Struktur oder des Kanalabschnitts umfassen ein Epitaxial-CVD-Verfahren, ein Plasma-CVD-Verfahren und ein Atomlagenabscheidungsverfahren (ALD-Verfahren).
  • Wie Dioden und Feldeffekttransistoren angeordnet sind, hängt von den erforderlichen Spezifikationen einer Halbleiterschaltung ab und kann nicht kategorisch definiert werden. Beispielsweise können digitale Schaltungen wie eine Logikschaltung, eine SRAM-Schaltung und eine CMOS-Schaltung Dioden oder Feldeffekttransistoren umfassen und können eine Logikschaltung, die eine Bildaufnahmevorrichtung steuert, und eine Ansteuerungsschaltung für Bildaufnahmeelemente (Lichtempfangselemente), die die Bildaufnahmevorrichtung bilden, Dioden oder Feldeffekttransistoren umfassen und können eine CPU, eine GPU und dergleichen Dioden oder Feldeffekttransistoren umfassen. Eine solche Einschränkung ist jedoch nicht beabsichtigt.
  • Beispiel 1
  • Beispiel 1 bezieht sich auf eine Diode gemäß einem ersten Modus der vorliegenden Offenbarung. 2A stellt ein schematisches Anordnungsdiagramm einer gestapelten Struktur, eines ersten Verbindungsabschnitts und eines zweiten Verbindungsabschnitts einer Diode von Beispiel 1 dar und 2B stellt ein schematisches Anordnungsdiagramm eines Steuerelektrodenabschnitts, einer Isolierschicht, des ersten Verbindungsabschnitts und des zweiten Verbindungsabschnitts der Diode von Beispiel 1 dar. 1A stellt eine schematische Teilquerschnittsansicht der Diode von Beispiel 1 entlang der Pfeile A-A in 2A dar und 1B stellt eine schematische Teilquerschnittsansicht der Diode von Beispiel 1 entlang der Pfeile B-B in 2A dar. 3A stellt eine schematische Teilquerschnittsansicht der Diode von Beispiel 1 entlang der Pfeile C-C in 2A dar und 3B stellt eine schematische Teilquerschnittsansicht der Diode von Beispiel 1 entlang der Pfeile D-D in 2B dar. Außerdem stellt 4A ein schematisches Anordnungsdiagramm eines Kanalabschnitts und einer Source-Drain-Region eines Feldeffekttransistors in Beispiel 1 dar und stellt 4B ein schematisches Anordnungsdiagramm einer Gate-Elektrode, einer Gate-Seitenwand und der Source-Drain-Region des Feldeffekttransistors in Beispiel 1 dar. 5A und 7A stellen schematische Teilquerschnittsansichten eines p-Kanal- und eines n-Kanal-Feldeffekttransistors entlang der Pfeile A-A in 4A dar und 5B und 7B stellen schematische Teilquerschnittsansichten des p-Kanal- und des n-Kanal-Feldeffekttransistors entlang der Pfeile B-B in 4B dar. 6A und 8A stellen schematische Teilquerschnittsansichten des p-Kanal- und des n-Kanal-Feldeffekttransistors entlang der Pfeile C-C in 4A dar und 6B und 8B stellen schematische Teilquerschnittsansichten des p-Kanal- und des n-Kanal-Feldeffekttransistors entlang der Pfeile D-D in 4B dar.
  • Die nachstehend beschriebene Diode von Beispiel 1 oder Beispiel 2 umfasst:
    • eine gestapelte Struktur 20 oder 25;
    • einen ersten Verbindungsabschnitt 31, der an einem Ende der gestapelten Struktur 20 oder 25 in einer Längenrichtung vorgesehen ist; und
    • einen zweiten Verbindungsabschnitt 32, der an dem anderen Ende der gestapelten Struktur in der Längenrichtung vorgesehen ist.
  • Die gestapelte Struktur 20 oder 25 umfasst eine erste Struktur 21 oder 26 mit einer Nanodrahtstruktur oder einer Nanoblattstruktur (insbesondere einer Nanodrahtstruktur) und eine zweite Struktur 22 oder 27 mit einer Nanodrahtstruktur oder einer Nanoblattstruktur (insbesondere einer Nanodrahtstruktur), die ein Material umfasst, das sich von einem Material unterscheidet, das die erste Struktur 21 oder 26 bildet, wobei die erste Struktur und die zweite Struktur in einer Dickenrichtung abwechselnd gestapelt sind.
  • Der erste Verbindungsabschnitt 31 hat einen ersten Leitfähigkeitstyp (insbesondere z. B. einen p-Typ) .
  • Der zweite Verbindungsabschnitt 32 hat einen zweiten Leitfähigkeitstyp (insbesondere z. B. einen n-Typ), der sich von dem ersten Leitfähigkeitstyp unterscheidet.
  • Die Diode von Beispiel 1 umfasst ferner einen Steuerelektrodenabschnitt 23, der so gebildet ist, dass er sich mindestens von einem oberen Teil zu einer seitlichen Oberfläche der gestapelten Struktur 20 erstreckt und von dem ersten Verbindungsabschnitt 31 und dem zweiten Verbindungsabschnitt 32 beabstandet ist, und der erste Verbindungsabschnitt 31 und der Steuerelektrodenabschnitt 23 oder der zweite Verbindungsabschnitt 32 und der Steuerelektrodenabschnitt 23 sind elektrisch verbunden. Insbesondere umfasst eine Diode 11A von Beispiel 1 ferner den Steuerelektrodenabschnitt 23, der so gebildet ist, dass er sich mindestens von dem oberen Teil zu der seitlichen Oberfläche der gestapelten Struktur 20 erstreckt und von dem ersten Verbindungsabschnitt 31 und dem zweiten Verbindungsabschnitt 32 beabstandet ist, und sind der erste Verbindungsabschnitt 31 und der Steuerelektrodenabschnitt 23 elektrisch verbunden. Mit anderen Worten hat die Diode von Beispiel 1 eine sogenannte MOS-Diodenstruktur.
  • In der nachstehend beschriebenen Diode von Beispiel 1 oder Beispiel 2 ist die gestapelte Struktur 20 oder 25 auf einer Basis 70 vorgesehen. In einer solchen Konfiguration ist eine untere Oberfläche der gestapelten Struktur 20 oder 25 in Kontakt mit der Basis 70. In der Diode 11A von Beispiel 1 ist der Steuerelektrodenabschnitt 23 nicht auf der unteren Oberfläche der gestapelten Struktur 20 gebildet. In der nachstehend beschriebenen Diode von Beispiel 1 oder Beispiel 2 umfasst die gestapelte Struktur 20 oder 25 außerdem insbesondere zwei erste Strukturen 21A und 21B oder 26A und 26B und zwei zweite Strukturen 22A und 22B oder 27A und 27B, die in der Dickenrichtung abwechselnd gestapelt sind, und hat eine vierschichtige Konfiguration. Jede der Strukturen hat z. B. eine Dicke von 8 nm (Dicke jeder Schicht) und eine Breite von 8 nm. Die gestapelte Struktur 20 oder 25 ist an dem einen Ende der gestapelten Struktur 20 oder 25 in der Längenrichtung mit dem ersten Verbindungsabschnitt 31 und an dem anderen Ende der gestapelten Struktur 20 oder 25 in der Längenrichtung mit dem zweiten Verbindungsabschnitt 32 in Kontakt. Die unterste Schicht der gestapelten Struktur 20 oder 25 kann die erste Struktur 21A oder 26A oder die zweite Struktur 22A oder 27A umfassen. In dem dargestellten Beispiel umfasst die unterste Schicht die erste Struktur 21A oder 26A.
  • In der Diode von nachstehend beschriebenem Beispiel 1 oder Beispiel 2 umfasst die Basis 70 ein Silizium-Halbleitersubstrat. Außerdem sind in der Diode von nachstehend beschriebenem Beispiel 1 oder Beispiel 2 der erste Verbindungsabschnitt 31 und der zweite Verbindungsabschnitt 32 auf der Basis 70 vorgesehen. Ferner umfassen in der Diode von nachstehend beschriebenem Beispiel 1 oder Beispiel 2 die erste Struktur 21 und der erste Verbindungsabschnitt 31 Silizium-Germanium (Si-Ge) und umfassen die zweite Struktur 22 und der zweite Verbindungsabschnitt 32 Silizium (Si). Außerdem umfasst die Diode 11A von Beispiel 1 eine Isolierschicht (Seitenwand) 24, die auf einer seitlichen Oberfläche des Steuerelektrodenabschnitts 23 gebildet ist, die dem ersten Verbindungsabschnitt 31 zugewandt ist, und auf einer seitlichen Oberfläche des Steuerelektrodenabschnitts 23 gebildet ist, die dem zweiten Verbindungsabschnitt 32 zugewandt ist, wobei die Isolierschicht 24 z.B. HfO2 umfasst. Der Steuerelektrodenabschnitt 23 umfasst TiN, TaN, Al, TiAl oder W, insbesondere z. B. TiN. Die Länge des Steuerelektrodenabschnitts 23 beträgt z. B. 0,1 µm und der Abstand zwischen dem ersten Verbindungsabschnitt 31 und dem zweiten Verbindungsabschnitt 32 beträgt 0,14 µm.
  • Ferner umfasst in der Diode 11A von Beispiel 1 die gestapelte Struktur 20 eine intrinsische Halbleiterregion (intrinsische Region) oder hat eine Störstellenkonzentration von 1 × 1018/cm3 oder weniger. Insbesondere umfassen die erste Struktur 21 und die zweite Struktur 22 eine intrinsische Halbleiterregion oder haben eine Störstellenkonzentration von 1 × 1018/cm3 oder weniger.
  • In Beispiel 1 oder Beispiel 2, die nachstehend beschrieben werden, umfasst eine Halbleitervorrichtung die Diode von Beispiel 1 oder Beispiel 2 und einen Feldeffekttransistor 42 mit einer GAA-Struktur (die Gate-Elektrode umgibt übergangslos und kontinuierlich einen äußeren Umfangsteil des Kanalabschnitts) und einen Feldeffekttransistor 41 mit einer sogenannten Omega-(Ω)-Struktur (die Gate-Elektrode umgibt den äußeren Umfangsteil des Kanalabschnitts, umgibt den äußeren Umfangsteil jedoch teilweise diskontinuierlich).
  • Der p-Kanal-Feldeffekttransistor 41 umfasst einen Kanalstrukturabschnitt 50A, der mehrere Kanalabschnitte 51 (51A und 51B) mit jeweils einer Nanodrahtstruktur oder einer Nanoblattstruktur, Gate-Isolierfilme 55, die jeweils einen entsprechenden der Kanalabschnitte 51 (51A und 51B) umgeben, und eine Gate-Elektrode 53, die mindestens einen Teil jeder der Gate-Isolierfilme 55 umgibt, umfasst. Andererseits umfasst der n-Kanal-Feldeffekttransistor 42 einen Kanalstrukturabschnitt 50B, der mehrere Kanalabschnitte 52 (52A und 52B) mit jeweils einer Nanodrahtstruktur oder einer Nanoblattstruktur, die Gate-Isolierfilme 55, die jeweils einen entsprechenden der Kanalabschnitte 52 (52A und 52B) umgeben, und eine Gate-Elektrode 53, die mindestens einen Teil jedes der Gate-Isolierfilme 55 umgibt, umfasst. Mindestens zwei Kanalabschnitte 51 oder 52 sind in der Dickenrichtung des Kanalstrukturabschnitts 50 gebildet und der Kanalabschnitt 51 oder 52 als unterste Schicht ist auf oder über der Basis 70 gebildet. In dem dargestellten Beispiel sind zwei Kanalabschnitte 51 (51A und 51B) in der Dickenrichtung des Kanalstrukturabschnitts 50A gebildet und ist der Kanalabschnitt 51A als unterste Schicht auf der Basis 70 gebildet. Die Gate-Elektrode 53 ist zwischen dem Kanalabschnitt 51A als unterste Schicht und der Basis 70 gebildet (Ω-Struktur). Andererseits sind zwei Kanalabschnitte 52 (52A und 52B) in der Dickenrichtung des Kanalstrukturabschnitts 50B gebildet und ist der Kanalabschnitt 52A als unterste Schicht über der Basis 70 gebildet. Die Gate-Elektrode 53 ist zwischen dem Kanalabschnitt 52A als unterste Schicht und der Basis 70 gebildet (GAA-Struktur). Mehrere Kanalabschnitte 51 und 52 sind in der Dickenrichtung des Kanalstrukturabschnitts 50A oder 50B voneinander beabstandet und der Gate-Isolierfilm 55 und die Gate-Elektrode 53 sind zwischen dem Kanalabschnitt 51 oder 52 und dem Kanalabschnitt 51 oder 52 eingebettet. Ein Ende des Kanalabschnitts 51 oder 52 ist in Kontakt mit einer Source-/Drain-Region 61 und das andere Ende des Kanalabschnitts 51 oder 52 ist in Kontakt mit der anderen Source-/Drain-Region 62. Eine Gate-Seitenwand 54, die z. B. HfO2 umfasst, ist auf einer seitlichen Oberfläche der Gate-Elektrode 53 gebildet, die jeweils der Source-/Drain-Region 61 und 62 zugewandt ist.
  • Wie vorstehend beschrieben, ist mindestens ein Teil des Kanalabschnitts als unterste Schicht, der den Feldeffekttransistor bildet, von der Gate-Elektrode umgeben und sind die anderen Kanalabschnitte von der Gate-Elektrode umgeben. In dem dargestellten Beispiel ist ein Teil des äußeren Umfangsteils des Kanalabschnitts 51A als unterste Schicht, der den Feldeffekttransistor 41 bildet, nicht von der Gate-Elektrode 53 umgeben. Andererseits ist ein Teil des äußeren Umfangsteils des untersten Kanalabschnitts 52A, der den Feldeffekttransistor 42 bildet, von der Gate-Elektrode 53 umgeben.
  • Die Kanalabschnitte 51 (51A und 51B) des Feldeffekttransistors 41 von Beispiel 1 umfassen Silizium-Germanium (Si-Ge) und die Kanalabschnitte 52 (52A und 52B) des Feldeffekttransistors 42 umfassen Silizium (Si). Außerdem ist ein Material, das verwendet wird, um die Gate-Elektrode 53 des Feldeffekttransistors 41 oder 42 zu bilden, TiN und hat der Gate-Isolierfilm 55 eine gestapelte Struktur aus SiON und HfO2.
  • 15 ist ein Diagramm zur Beschreibung eines Betriebsmechanismus der Diode 11A von Beispiel 1 und 16 stellt ein Diagramm zur Beschreibung eines Betriebsmechanismus einer Diode mit einer GAA-Struktur dar, die in vorstehend beschriebener NPL 1 vorgeschlagen wird. Es ist anzumerken, dass die obersten Diagramme in 15 und 16 schematische Querschnittsansichten ähnlich wie in 1A sind. „(1) Position“ in 15 ist ein Diagramm, das Änderungen des Potentials der zweiten Struktur 22B darstellt, und „(2) Position“ in 15 ist ein Diagramm, das Änderungen des Potentials der ersten Struktur 21B darstellt. Außerdem gibt „V = 0“ ein Potential an, das erlangt wird, wenn 0 V an den ersten Verbindungsabschnitt 31 und den Steuerelektrodenabschnitt 23 angelegt wird, wobei der zweite Verbindungsabschnitt 32 masseverbunden ist (0 V wird an den zweiten Verbindungsabschnitt 32 angelegt). „V > Vbi“ gibt ein Potential an, das erlangt wird, wenn eine Spannung (z. B. +1,0 V), die höher als eine Substratvorspannung Vbi (insbesondere 0 V) ist, an den ersten Verbindungsabschnitt 31 und den Steuerelektrodenabschnitt 23 angelegt wird, wobei der zweite Verbindungsabschnitt 32 masseverbunden ist (0 V wird an den zweiten Verbindungsabschnitt 32 angelegt).
  • Mit Bezugnahme auf 20A, 20B, 20C, 21A, 21B, 21C, 22A, 22B, 22C, 23A, 23B, 23C, 24A, 24B, 24C, 25A, 25B und 25C wird eine Übersicht über die Diode und den Feldeffekttransistor in Beispiel 1 bereitgestellt. Es ist anzumerken, dass 20A, 20B, 20C, 21A, 21B, 21C, 22A, 22B, 22C, 23A, 23B, 23C, 24A, 24B und 24C schematische Teilquerschnittsansichten der Basis und dergleichen sind, wie in einem Fall entlang der Pfeile C-C in 2A und 4A, und 25A, 25B und 25C schematische Teilquerschnittsansichten der Basis und dergleichen sind, wie in einem Fall entlang der Pfeile A-A in 2A und 4A.
  • [Schritt-100]
  • Zunächst wird auf einer erwünschten Region der Basis 70 eine Elementtrennregion (nicht dargestellt) für die Diode und den Feldeffekttransistor gebildet und dann werden nacheinander, z. B. auf Grundlage eines Epitaxial-CVD-Verfahrens, gebildet: eine erste Halbleiterschicht 81, die Si-Ge umfasst (Halbleiterschicht, die die erste Struktur 21A und den Kanalabschnitt 51A des p-Kanal-Feldeffekttransistors 41 bildet), eine zweite Halbleiterschicht 82, die Si umfasst (Halbleiterschicht, die die zweite Struktur 22A und den Kanalabschnitt 52A des n-Kanal-Feldeffekttransistors 42 bildet), eine dritte Halbleiterschicht 83, die Si-Ge umfasst (Halbleiterschicht, die die erste Struktur 21B und den Kanalabschnitt 51B des p-Kanal-Feldeffekttransistors 41 bildet), und eine vierte Halbleiterschicht 84, die Si umfasst (Halbleiterschicht, die die zweite Struktur 22B und den Kanalabschnitt 52B des n-Kanal-Feldeffekttransistors 42 bildet). Die erste Halbleiterschicht 81, die zweite Halbleiterschicht 82, die dritte Halbleiterschicht 83 und die vierte Halbleiterschicht 84 umfassen jeweils einen intrinsischen Halbleiter oder haben eine Störstellenkonzentration von 1 × 1018/cm3 oder weniger.
  • [Schritt-110]
  • Dann werden die gestapelte Struktur 20 und die gestapelten Strukturen 20' und 20", die die erste Halbleiterschicht 81, die zweite Halbleiterschicht 82, die dritte Halbleiterschicht 83 und die vierte Halbleiterschicht 84 umfassen (gestapelte Strukturen zum Bilden der Kanalstrukturabschnitte 50A und 50B), jeweils auf der Basis 70, auf der die Diode 11A gebildet werden soll, und auf der Basis 70, auf der der Feldeffekttransistor gebildet werden soll, auf Grundlage der gut bekannten Lithografietechnik und Ätztechnik gebildet. Dadurch können die in 20A, 20B und 20C dargestellten Strukturen erlangt werden.
  • [Schritt-120A]
  • Anschließend werden die gestapelte Struktur 20 und die gestapelte Struktur 20" zum Bilden des Kanalstrukturabschnitts 50B des n-Kanal-Feldeffekttransistors 42 mit einer geeigneten Maskenschicht bedeckt, wobei die gestapelte Struktur 20' freigelegt wird, wobei die gestapelte Struktur 20' zum Bilden des Kanalstrukturabschnitts 50A des p-Kanal-Feldeffekttransistors 41 verwendet wird. Dann wird ein Ätzlack 91 mit einem erwünschten Photolackmuster gebildet (siehe 21A) und werden die vierte Halbleiterschicht 84, die dritte Halbleiterschicht 83, die zweite Halbleiterschicht 82 und die erste Halbleiterschicht 81 strukturiert. Abhängig von der Breite des Ätzlacks 91 wird eine Nanoblattstruktur erlangt oder eine Nanoblattstruktur erlangt. Folglich kann eine in 21B dargestellte Struktur erlangt werden.
  • [Schritt-120B]
  • Dann werden die zweite Halbleiterschicht 82 und die vierte Halbleiterschicht 84, die Si umfassen, durch Verwenden eines Ätzmittels mit einer Ätzselektivität für das Material (Si-Ge) entfernt, das die erste Halbleiterschicht 81 und die dritte Halbleiterschicht 83 bildet. Der Kanalabschnitt 52, der die Nanodrahtstruktur umfasst, wird an beiden Enden des Kanalabschnitts 52 von einem Trägerabschnitt getragen, der die gestapelte Struktur 20' umfasst. Anschließend wird der Ätzlack 91 entfernt. Folglich kann eine in 21C dargestellte Struktur erlangt werden.
  • [Schritt-130A]
  • Anschließend werden die Komponenten des Kanalstrukturabschnitts 50A des p-Kanal-Feldeffekttransistors 41 mit einer Maskenschicht bedeckt, wobei die gestapelte Struktur 20" freigelegt wird, wobei die gestapelte Struktur 20" zum Bilden des Kanalstrukturabschnitts 50B des n-Kanal-Feldeffekttransistors 42 verwendet wird. Dann wird ein Ätzlack 92 mit einem erwünschten Photolackmuster gebildet (siehe 22A) und werden die vierte Halbleiterschicht 84, die dritte Halbleiterschicht 83, die zweite Halbleiterschicht 82 und die erste Halbleiterschicht 81 strukturiert. Abhängig von der Breite des Ätzlacks 92 wird eine Nanodrahtstruktur erlangt oder eine Nanoblattstruktur erlangt. Folglich können die in 22B und 23C dargestellten Strukturen erlangt werden.
  • [Schritt-130B]
  • Dann werden die erste Halbleiterschicht 81 und die dritte Halbleiterschicht 83, die Si-Ge umfasst, durch Verwenden eines Ätzmittels mit einer Ätzselektivität für das Material (Si) entfernt, das die zweite Halbleiterschicht 82 und die vierte Halbleiterschicht 84 bildet. Der Kanalabschnitt 51, der die Nanodrahtstruktur umfasst, wird an beiden Enden des Kanalabschnitts 51 von einem Trägerabschnitt getragen, der die gestapelte Struktur 20" umfasst. Anschließend wird der Ätzlack 92 entfernt. Folglich kann eine in 22C dargestellte Struktur erlangt werden.
  • [Schritt-140]
  • Anschließend wird ein Gate-Isolierfilm 55 auf dem Kanalabschnitt 51 oder 52 gebildet. Insbesondere wird zunächst eine Photolackschicht mit einem erwünschten Photolackmuster (nicht dargestellt) gebildet und wird dann eine thermische Oxidationsbehandlung auf den Kanalabschnitten 51 oder 52 durchgeführt, um einen Teil des Gate-Isolierfilms mit SiON zu bilden. Durch die thermische Oxidationsbehandlung wird der Querschnitt des Kanalabschnitts 51 oder 52, der die Nanodrahtstruktur umfasst, kreisförmig. Dann wird der verbleibende Teil des Gate-Isolierfilms, der HfO2 umfasst, auf Grundlage des ALD-Verfahrens auf dem Gate-Isolierfilm gebildet. Folglich können die in 23A und 23B dargestellten Strukturen erlangt werden.
  • [Schritt-150]
  • Dann wird in einem Teil der gestapelten Struktur 20, die die Diode 11A bildet, auf Grundlage des CVD-Verfahrens, einer Lithografietechnik und der Ätztechnik der Steuerelektrodenabschnitt 23 gebildet. Zusätzlich werden die Gate-Elektroden 53 des p-Kanal-Feldeffekttransistors 41 und des n-Kanal-Feldeffekttransistors 42 auf Grundlage des CVD-Verfahrens, der Lithografietechnik und der Ätztechnik gebildet (siehe 24A, 24B und 24C). Anschließend werden die Isolierschicht (Seitenwand) 24 und die Gate-Seitenwand 54 durch ein bekanntes Verfahren gebildet.
  • [Schritt-160]
  • Dann werden der erste Verbindungsabschnitt 31, der zweite Verbindungsabschnitt 32 und die Source-/Drain-Regionen 61 und 62 gebildet. Insbesondere wird der Trägerabschnitt, der die gestapelte Struktur 20' oder 20" umfasst und beide Enden des Kanalabschnitts 51 oder 52 trägt, auf Grundlage der Lithografietechnik und der Ätztechnik entfernt und werden unnötige Teile von der gestapelten Struktur 20 auf Grundlage der Lithografietechnik und der Ätztechnik entfernt, um die Basis 70 freizulegen. Dann wird die gesamte Region der Basis 70 mit Ausnahme der Region, auf der der erste Verbindungsabschnitt 31 gebildet werden soll, mit einer Maskenschicht bedeckt, die z. B. SiN umfasst (nicht dargestellt). Dann wird der erste Verbindungsabschnitt 31, der Si-Ge mit p-Typ-Störstellen umfasst, auf Grundlage eines Verfahrens von selektivem Epitaxialwachstum auf der Basis 70 gebildet und dann wird die Maskenschicht entfernt. Dann wird die gesamte Region der Basis 70 mit Ausnahme der Region, auf der der zweite Verbindungsabschnitt 32 und die Source-/Drain-Regionen 61 und 62 gebildet werden sollen, mit einer weiteren Maskenschicht bedeckt, die z. B. SiN umfasst (nicht dargestellt). Dann werden der zweite Verbindungsabschnitt 32, der Si mit n-Typ-Störstellen umfasst, und die Source-/Drain-Regionen 61 und 62 auf der Basis 70 auf Grundlage des Verfahrens von selektivem Epitaxialwachstum gebildet und dann wird die Maskenschicht entfernt. Folglich können die Diode 11A und der Feldeffekttransistor 41 oder 42 mit der Nanodrahtstruktur erlangt werden. Ferner ist es ausreichend, dass eine Zwischenschichtisolierschicht über die gesamte Oberfläche gebildet wird, wobei eine Öffnung in der Zwischenschichtisolierschicht gebildet wird, die sich über dem ersten Verbindungsabschnitt 31, dem zweiten Verbindungsabschnitt 32 und dem Steuerelektrodenabschnitt 23 befindet, und wobei ein Verbindungsloch, eine Verdrahtung und ein Verbindungsabschnitt (Verbindungsabschnitt, der den ersten Verbindungsabschnitt 31 und den Steuerelektrodenabschnitt 23 verbindet) so gebildet werden, dass sie sich von der Innenseite der Öffnung auf die Zwischenschichtisolierschicht erstrecken. Außerdem ist es ausreichend, dass eine Öffnung in der Zwischenschichtisolierschicht, die sich über der Gate-Elektrode 53 und den Source-/Drain-Regionen 61 und 62 befindet, gebildet wird und ein Verbindungsloch und eine Verdrahtung gebildet werden, die sich von der Innenseite der Öffnung auf die Zwischenschichtisolierschicht erstrecken.
  • 17B, 17C und 17D stellen eine Diode (nachstehend der Einfachheit halber als eine „Diode zur Simulation“ bezeichnet) mit einer Struktur, die der in 17A dargestellten Struktur der Diode von Beispiel 1 ähnlich ist, und die Ergebnisse der Simulation einer Potentialverteilung, einer Verteilung der elektrischen Feldstärke und einer Stromdichteverteilung in der gestapelten Struktur der Diode zur Simulation dar. Die Diode zur Simulation umfasst den ersten Verbindungsabschnitt 31, der Si-Ge umfasst, den zweiten Verbindungsabschnitt 32, der Si umfasst, die gestapelte Struktur 20 mit insgesamt zwei Schichten einer ersten Struktur 21, die Si-Ge umfasst, und einer zweiten Struktur 22, die Sie umfasst, wobei die Schichten gestapelt sind, und den Steuerelektrodenabschnitt 23, der den äußeren Umfangsteil der gestapelten Struktur 20 umgibt. Dann wurde ein Zustand simuliert, in dem +1,0 V an den ersten Verbindungsabschnitt 31 angelegt wird und in dem der Steuerelektrodenabschnitt 23 und der zweite Verbindungsabschnitt 32 masseverbunden sind (0 V wird an den zweiten Verbindungsabschnitt 32 angelegt). Die Ergebnisse in 17B, 17C und 17D geben keinen Unterschied in der Potentialverteilung, der Verteilung der elektrischen Feldstärke und der Stromdichteverteilung zwischen der ersten Struktur 21 und der zweiten Struktur 22 an, so dass die Diodenoperationen bestätigt werden können.
  • Außerdem stellt 18 die Ergebnisse der Simulation eines Impulsstroms dar, der beim Anlegen einer Impulsspannung in der in 17A dargestellten Diode zur Simulation fließt, einer Diode, die der in 17A dargestellten Diode zur Simulation, bei der die gestapelte Struktur durch zwei Siliziumschichten ersetzt ist (nachstehend der Einfachheit halber als eine „Diode von Vergleichsbeispiel 1A“ bezeichnet), entspricht, und einer Diode, die der in 17A dargestellten Diode zur Simulation entspricht, bei der die gestapelte Struktur durch zwei Silizium-Germanium-Schichten ersetzt ist (nachstehend der Einfachheit halber als eine „Diode von Vergleichsbeispiel 1B“ bezeichnet). Es ist anzumerken, dass „B“ in 18 die Ergebnisse für die Diode zur Simulation, „A“ in 18 die Ergebnisse für die Diode von Vergleichsbeispiel 1A und (C) in 18 die Ergebnisse für die Diode von Vergleichsbeispiel 1B darstellt. Mit 18 lässt sich bestätigen, dass die Diode zur Simulation Betriebseigenschaften aufweist, die im Wesentlichen den Betriebseigenschaften der Diode von Vergleichsbeispiel 1A ähnlich sind, und dass sie bessere Eigenschaften als die Diode von Vergleichsbeispiel 1B hat.
  • Ferner stellt 19 die Ergebnisse der Simulation einer Potentialverteilung, einer Verteilung der elektrischen Feldstärke und einer Stromdichteverteilung in den gestapelten Strukturen der Diode zur Simulation, der Diode von Vergleichsbeispiel 1A und der Diode von Vergleichsbeispiel 1B dar.
  • [Potentialverteilung]
  • Diode zur Simulation Siehe 19(C)
    Diode von Vergleichsbeispiel 1A Siehe 19(A)
    Diode von Vergleichsbeispiel 1B Siehe 19(B)
  • [Verteilung der Intensität des elektrischen Feldes]
  • Diode zur Simulation Siehe 19(F)
    Diode von Vergleichsbeispiel 1A Siehe 19(D)
    Diode von Vergleichsbeispiel 1B Siehe 19(E)
  • [Stromdichteverteilung]
  • Diode zur Simulation Siehe 19(J)
    Diode von Vergleichsbeispiel 1A Siehe 19(G)
    Diode von Vergleichsbeispiel 1B Siehe 19(H)
  • Die Ergebnisse in 19 geben keinen signifikanten Unterschied zwischen einer oberen Schicht und einer unteren Schicht, die die gestapelte Struktur bilden, in der Potentialverteilung, der Verteilung der elektrischen Feldstärke und der Stromdichteverteilung in den gestapelten Strukturen der Diode zur Simulation, der Diode von Vergleichsbeispiel 1A und der Diode von Vergleichsbeispiel 1B an.
  • Die Diode von Beispiel 1 oder Beispiel 2, die nachstehend beschrieben werden, umfasst die gestapelte Struktur, die die erste Struktur und die zweite Struktur umfasst, die jeweils die Nanodrahtstruktur oder die Nanoblattstruktur aufweisen und in der Dickenrichtung abwechselnd gestapelt sind, wodurch eine maximale Unterdrückung einer Abnahme des Stroms, der durch die Diode durchgelassen werden kann, ermöglicht wird. Ferner hat die Diode z.B. eine hohe Affinität zu Fertigungsschritten für Feldeffekttransistoren mit der GAA-Struktur. Mit anderen Worten kann die nachstehend beschriebene Diode von Beispiel 1 oder Beispiel 2 im Wesentlichen in den gleichen Schritten hergestellt werden wie die für Feldeffekttransistoren mit der GAA-Struktur.
  • Ferner ist die Diode von Beispiel 1 mit dem Steuerelektrodenabschnitt versehen, so dass die Diode sogar in einem Fall, in dem als Folge der Injektion von Elektronen von der Gate-Elektrode in die gestapelte Struktur ein Leitungsband und ein Valenzband in der gestapelten Struktur herabgesetzt werden und die gestapelte Struktur eine intrinsische Halbleiterregion (intrinsische Region) umfasst oder eine Störstellenkonzentration von 1 × 1018/cm3 oder weniger aufweist, im Wesentlichen das gleiche Potential wie das des ersten Verbindungsabschnitts hat und als eine Diode einen Strom durchlassen kann.
  • Außerdem wird die vorstehend beschriebene Diode, die die GAA-Struktur umfasst und in NPL 1 vorgeschlagen ist, nachstehend mit der Diode von Beispiel 1 verglichen. Die Breite und Höhe der ersten Struktur 21 und der zweiten Struktur 22 in der Diode von Beispiel 1 ist mit „a“ bezeichnet. Die Querschnittsfläche der gestapelten Struktur 20, die zwei erste Strukturen 21 und zwei zweite Strukturen 22 umfasst, d. h. die Querschnittsfläche der Diode von Beispiel 1, beträgt 4a2. Andererseits wird bei der in NPL 1 vorgeschlagenen Diode ein Querschnittsbereich mit einer Breite „a“ und einer Höhe „4a“ von zwei Strukturen eingenommen. Folglich beträgt die Querschnittsfläche der in NPL 1 vorgeschlagenen Diode, in der ein Strom durchgelassen werden kann, 2 × Π × (a/2)2 = 1,57a2. Insbesondere bedeutet dies, dass in einem Fall, in dem die Diode von Beispiel 1 und die in NPL 1 vorgeschlagene Diode die gleiche Querschnittsfläche haben, die Diode von Beispiel 1 einen Strom durchlassen kann, der 2,5 mal (= 4/1,57) so groß ist wie der Strom, der in NPL 1 durchgelassen werden kann. In einem Fall, in dem der gleiche Strom durch die Dioden geleitet wird, kann die Diode von Beispiel 1 eine Querschnittsfläche haben, die 1/2,5 mal so klein ist wie die Querschnittsfläche der in NPL 1 vorgeschlagenen Diode.
  • <Modifiziertes Beispiel 1 der Diode von Beispiel 1>
  • 9A stellt eine schematische Teilquerschnittsansicht eines modifizierten Beispiels 1 (Diode 11B) der Diode von Beispiel 1 dar, wie in einem Fall entlang der Pfeile B-B in 2A. In dem modifizierten Beispiel 1 sind der zweite Verbindungsabschnitt 32 und der Steuerelektrodenabschnitt 23 elektrisch verbunden.
  • <Modifiziertes Beispiel 2 der Diode von Beispiel 1>
  • 9B stellt eine schematische Teilquerschnittsansicht eines modifizierten Beispiels 2 (Diode 11C) der Diode von Beispiel 1 dar, wie in einem Fall entlang der Pfeile A-A in 2A. In dem modifizierten Beispiel 2 hat die Region der Basis 70, in der die Diode 11C vorgesehen ist, den zweiten Leitfähigkeitstyp (insbesondere n+), sind der erste Verbindungsabschnitt 31 und der Steuerelektrodenabschnitt 23 elektrisch verbunden oder sind der zweite Verbindungsabschnitt 32 und der Steuerelektrodenabschnitt 23 elektrisch verbunden. Insbesondere umfasst die obere Region der Basis 70, in der die Diode 11C vorgesehen ist, eine n+-Region 71 und bilden der erste Verbindungsabschnitt 31 und die n+-Region 71 auch eine Diode. Eine solche Struktur vergrößert dann den Strompfad, was eine Erhöhung der Strommenge ermöglicht, die durch die Diode durchgelassen werden kann.
  • <Modifiziertes Beispiel 3 der Diode von Beispiel 1>
  • 10A stellt eine schematische Teilquerschnittsansicht eines modifizierten Beispiels 3 (Diode 11D) der Diode von Beispiel 1 dar, wie in einem Fall entlang der Pfeile A-A in 2A. In dem modifizierten Beispiel 3 umfasst die Basis ein SOI-Substrat 72. Die Diode 11D ist auf einer Siliziumschicht 73 vorgesehen, die das SOI-Substrat 72 bildet.
  • <Modifiziertes Beispiel 4 der Diode von Beispiel 1>
  • 10B stellt eine schematische Teilquerschnittsansicht eines modifizierten Beispiels 4 (Diode 11E) der Diode von Beispiel 1 dar, wie in einem Fall entlang der Pfeile A-A in 2A. Auch in dem modifizierten Beispiel 4 hat eine Siliziumschicht 74, die einen Teil der Basis 72 bildet, in der die Diode 11E vorgesehen ist, den zweiten Leitfähigkeitstyp (insbesondere n+), sind der erste Verbindungsabschnitt 31 und der Steuerelektrodenabschnitt 23 elektrisch verbunden oder sind der zweite Verbindungsabschnitt 32 und der Steuerelektrodenabschnitt 23 elektrisch verbunden. Insbesondere umfasst die Basis das SOI-Substrat 72 und ist die Diode 11E auf der n+-Siliziumschicht 74 vorgesehen, die das SOI-Substrat 72 bildet. Der erste Verbindungsabschnitt 31 und die n+-Siliziumschicht 74 bilden auch eine Diode. Eine solche Struktur vergrößert dann den Strompfad, was eine Erhöhung des Stroms ermöglicht, der durch die Diode durchgelassen werden kann.
  • <Modifiziertes Beispiel 5 der Diode von Beispiel 1>
  • 11A stellt eine schematische Teilquerschnittsansicht eines modifizierten Beispiels 5 (Diode 11F) der Diode von Beispiel 1 dar, wie in einem Fall entlang der Pfeile A-A in 2A. 11B stellt eine schematische Teilquerschnittsansicht des modifizierten Beispiels 5 (Diode 11F) dar, wie in einem Fall entlang der Pfeile B-B in 2A. 12A und 12B stellen schematische Teilquerschnittsansichten des modifizierten Beispiels 5 (Diode 11F) dar, wie in einem Fall entlang der Pfeile C-C in 2A bzw. entlang der Pfeile D-D in 2B. In der Diode 11F ist der Steuerelektrodenabschnitt 23 so gebildet, dass er die untere Oberfläche der gestapelten Struktur 20 erreicht. Die gestapelte Struktur 20 ist über der Basis 70 vorgesehen. In einer solchen Struktur ist die untere Oberfläche der gestapelten Struktur 20 nicht in Kontakt mit der Basis 70, ist eine untere Oberfläche des Steuerelektrodenabschnitts 23 in Kontakt mit der Basis 70, oder befindet sich, wie dargestellt, die untere Oberfläche des Steuerelektrodenabschnitts 23 über der Basis 70 und ist ein Spalt zwischen der unteren Oberfläche des Steuerelektrodenabschnitts 23 und einer oberen Oberfläche der Basis 70 vorhanden. Die unterste Schicht der gestapelten Struktur 20 umfasst die zweite Struktur 22A, die Anzahl von ersten Strukturen 21 beträgt 1 und die Anzahl von zweiten Strukturen 22 beträgt 2. Eine solche Einschränkung ist jedoch nicht beabsichtigt. Eine solche Struktur kann durch Bilden einer Opferschicht anstelle der vorstehend beschriebenen ersten Halbleiterschicht 81 und Entfernen der Opferschicht von der gestapelten Struktur 20 in einem Schritt ähnlich wie [Schritt-130B] erlangt werden.
  • Beispiel 2
  • Beispiel 2 bezieht sich auf eine Diode gemäß einem zweiten Modus der vorliegenden Offenbarung. 13A und 13B stellen schematische Teilquerschnittsansichten einer Diode von Beispiel 2 dar, wie in einem Fall entlang der Pfeile C-C in 2A bzw. entlang der Pfeile D-D in 2B. Anders als die Diode von Beispiel 1 ist die Diode von Beispiel 2 nicht mit dem Steuerelektrodenabschnitt 23 versehen. Ein erster Teil 25A der gestapelten Struktur 25 in Kontakt mit dem ersten Verbindungsabschnitt 31 hat den ersten Leitfähigkeitstyp (insbesondere z.B. den p-Typ). Ein zweiter Abschnitt 25B der gestapelten Struktur 25 in Kontakt mit dem zweiten Verbindungsabschnitt 32 hat den zweiten Leitfähigkeitstyp (insbesondere z. B. den n-Typ). Der erste Abschnitt 25A der gestapelten Struktur 25 ist in Kontakt mit dem zweiten Abschnitt 25B der gestapelten Struktur 25. Der erste Abschnitt 25A kann durch Ioneninjektion von p-Typ-Störstellen bereitgestellt werden und der zweite Abschnitt 25B kann durch Ioneninjektion von n-Typ-Störstellen bereitgestellt werden.
  • Abgesehen von den vorstehend beschriebenen Punkten sind die Konfiguration und Struktur der Diode von Beispiel 2 ähnlich wie die Konfiguration und Struktur der Diode von Beispiel 1, so dass ausführliche Beschreibungen weggelassen werden. Es ist anzumerken, dass die Konfigurationen und Strukturen eines modifizierten Beispiels 2, eines modifizierten Beispiels 3, eines modifizierten Beispiels 4 und eines modifizierten Beispiels 5 von Beispiel 1 entsprechend auf die Diode von Beispiel 2 angewendet werden können.
  • In der Diode von Beispiel 2 unterscheidet sich der Wert einer Arbeitsfunktion für die erste Struktur 26 (26B), die Si-Ge umfasst, um etwa 0,1 eV von dem Wert einer Arbeitsfunktion für die zweite Struktur 27 (27A oder 27B), die Si umfasst. Eine Potentialdifferenz zwischen dem ersten Verbindungsabschnitt 31 und dem zweiten Verbindungsabschnitt 32 während des Betriebs als Dioden (typischerweise 1 V oder mehr) absorbiert die Differenz im Wert der Arbeitsfunktion und ermöglicht alle Diodenoperationen. Die erste Struktur 26 und die zweite Struktur 27 führen integrale Diodenoperationen durch, anstatt getrennte Diodenoperationen durchzuführen, wodurch die Größe des Strompfades verdoppelt werden kann, um den Strom zu erhöhen, der durch die Diode durchgelassen werden kann.
  • Die vorliegende Offenbarung wurde auf Grundlage der bevorzugten Beispiele beschrieben, aber die Konfigurationen und Strukturen der Diode und des Feldeffekttransistors, der Materialien, die die Diode und den Feldeffekttransistor bilden, und die Herstellungsverfahren für die Diode und den Feldeffekttransistor, die in den Beispielen beschrieben werden, sind beispielhaft und können je nach Bedarf geändert werden. Die Reihenfolge der Schritte der Herstellungsverfahren für die Diode und den Feldeffekttransistor kann nach Belieben und je nach Bedarf geändert werden. In den Beispielen wurden die gestapelte Struktur und der Kanalabschnitt ausschließlich auf Grundlage der Nanodrahtstruktur beschrieben, können aber auch eine Nanoblattstruktur aufweisen. Als die Basis können anstelle des Silizium-Halbleitersubstrats und des SOI-Substrats ein GOI-Substrat und ein SGOI-Substrat verwendet werden. Die Elementtrennregion kann z. B. in [Schritt-120A] oder [Schritt-130A] gebildet werden.
  • Wie in 14 dargestellt, die einer schematischen, Teilquerschnittsansicht entspricht, wie in einem Fall entlang der Pfeile A-A in 2A, kann die Konfiguration so sein, dass der erste Verbindungsabschnitt 31 in Kontakt mit dem einen Ende der gestapelten Struktur 20 oder 25 in der Längenrichtung einen vorstehenden Teil mit Bezug auf die erste Struktur 21 oder 26 und die zweite Struktur 22 oder 27 umfasst, und so, dass der zweite Verbindungsabschnitt 32 in Kontakt mit dem anderen Ende der gestapelten Struktur 20 oder 25 in der Längenrichtung einen vorstehenden Teil mit Bezug auf die erste Struktur 21 oder 26 und die zweite Struktur 22 oder 27 umfasst. Insbesondere in der Annahme, dass eine Länge einer oberen Oberfläche der ersten Struktur 21 oder 26 oder der zweiten Struktur 22 oder 27 LT ist, dass eine Länge einer unteren Oberfläche der ersten Struktur 21 oder 26 oder der zweiten Struktur 22 oder 27 LB ist, und dass eine Länge eines mittleren Teils in der Dickenrichtung der ersten Struktur 21 oder 26 oder der zweiten Struktur 22 oder 27 LC ist,
    sind LT > LC und LB > LC erfüllt.
  • Wenn die Ebenenausrichtung einer Hauptoberfläche der ersten Struktur 21 oder 26 oder der zweiten Struktur 22 oder 27 auf z.B. {110} eingestellt ist, kann, wenn sie durch Ätzen erlangt wird, die erste Struktur 21 oder 26 oder die zweite Struktur 22 oder 27 in einer solchen Form gebildet werden. Es ist anzumerken, dass die Form der ersten Struktur 21 oder 26 oder der zweiten Struktur 22 oder 27, die durch Ätzen erlangt wird, durch die Ebenenausrichtung der ersten Struktur 21 oder 26 oder der zweiten Struktur 22 oder 27 und die Erstreckungsrichtung der ersten Struktur 21 oder 26 oder der zweiten Struktur 22 oder 27 verändert wird.
  • Die Si-Ge-Schicht kann auch durch einen Prozess erlangt werden, bei dem eine darüberliegende Si-Ge-Schicht auf einer darunterliegenden Si-Schicht gebildet und eine Oxidationsbehandlung durchgeführt wird, um die darüberliegende Si-Ge-Schicht zu SiO2 zu ändern, während die darunterliegende Si-Schicht zu einer Si-Ge-Schicht geändert wird.
  • Es ist anzumerken, dass die vorliegende Offenlegung die folgenden Konfigurationen annehmen kann.
  • [A01] «Diode: Erster Modus»
  • Eine Diode, die umfasst:
    • eine gestapelte Struktur;
    • einen ersten Verbindungsabschnitt, der an einem Ende der gestapelten Struktur in einer Längenrichtung vorgesehen ist;
    • einen zweiten Verbindungsabschnitt, der an dem anderen Ende der gestapelten Struktur in der Längenrichtung vorgesehen ist,
      • die gestapelte Struktur eine erste Struktur mit einer Nanodrahtstruktur oder einer Nanoblattstruktur und eine zweite Struktur mit der Nanodrahtstruktur oder der Nanoblattstruktur, die ein Material umfasst, das sich von einem Material unterscheidet, das die erste Struktur bildet, umfasst, wobei die erste Struktur und die zweite Struktur in einer Dickenrichtung abwechselnd gestapelt sind,
      • der erste Verbindungsabschnitt einen ersten Leitfähigkeitstyp hat,
      • der zweite Verbindungsabschnitt einen zweiten Leitfähigkeitstyp hat, der sich von dem ersten Leitfähigkeitstyp unterscheidet,
    • wobei die Diode ferner umfasst:
      • einen Steuerelektrodenabschnitt, der so gebildet ist, dass er sich mindestens von einem oberen Teil zu einer seitlichen Oberfläche der gestapelten Struktur erstreckt und von dem ersten Verbindungsabschnitt und dem zweiten Verbindungsabschnitt beabstandet ist
        • der erste Verbindungsabschnitt und der Steuerelektrodenabschnitt oder der zweite Verbindungsabschnitt und der Steuerelektrodenabschnitt elektrisch verbunden sind.
  • [A02]
  • Diode nach [A01], wobei
    die gestapelte Struktur auf einer Basis vorgesehen ist.
  • [A03]
  • Diode nach [A01], wobei
    der Steuerelektrodenabschnitt so gebildet ist, dass er eine untere Oberfläche der gestapelten Struktur erreicht.
  • [A04]
  • Diode nach [A03], wobei
    die gestapelte Struktur über der Basis vorgesehen ist.
  • [A05]
  • Diode nach einem von [A02] bis [A04], wobei
    die Basis ein Silizium-Halbleitersubstrat oder ein SOI-Substrat umfasst.
  • [A06]
  • Diode nach einem von [A02] bis [A05], wobei
    der erste Verbindungsabschnitt und der zweite Verbindungsabschnitt auf der Basis vorgesehen sind.
  • [A07]
  • Diode nach einem von [A02] bis [A06], wobei
    eine Region der Basis, auf der die Diode vorgesehen ist, den zweiten Leitfähigkeitstyp hat und
    der erste Verbindungsabschnitt und der Steuerelektrodenabschnitt elektrisch verbunden sind oder der zweite Verbindungsabschnitt und der Steuerelektrodenabschnitt elektrisch verbunden sind.
  • [A08]
  • Diode nach einem von [A01] bis [A07], wobei
    der erste Leitfähigkeitstyp ein p-Typ ist und
    der zweite Leitfähigkeitstyp ein n-Typ ist.
  • [A09]
  • Diode nach einem von [A01] bis [A08], wobei
    die erste Struktur Silizium-Germanium umfasst und
    die zweite Struktur Silizium umfasst.
  • [A10]
  • Diode nach einem von [A01] bis [A09], wobei
    die gestapelte Struktur eine intrinsische Halbleiterregion umfasst.
  • [A11]
  • Diode nach einem von [A01] bis [A09], wobei
    die gestapelte Struktur eine Störstellenkonzentration von 1 × 1018/cm3 oder weniger hat.
  • [A12]
  • Diode nach einem von [A01] bis [A11], wobei
    eine Isolierschicht auf einer seitlichen Oberfläche des Steuerelektrodenabschnitts gebildet ist, die dem ersten Verbindungsabschnitt zugewandt ist, und auf einer seitlichen Oberfläche des Steuerelektrodenabschnitts gebildet ist, die dem zweiten Verbindungsabschnitt zugewandt ist.
  • [A13]
  • Diode nach einem von [A01] bis [A12], wobei
    der Steuerelektrodenabschnitt TiN, TaN, Al, TiAl oder W umfasst.
  • [B01] «Diode: Zweiter Modus»
  • Diode, die umfasst:
    • eine gestapelte Struktur;
    • einen ersten Verbindungsabschnitt, der an einem Ende der gestapelten Struktur in einer Längenrichtung vorgesehen ist; und
    • einen zweiten Verbindungsabschnitt, der an dem anderen Ende der gestapelten Struktur in der Längenrichtung vorgesehen ist, wobei
    • die gestapelte Struktur eine erste Struktur mit einer Nanodrahtstruktur oder einer Nanoblattstruktur und eine zweite Struktur mit der Nanodrahtstruktur oder der Nanoblattstruktur, die ein Material umfasst, das sich von einem Material unterscheidet, das die erste Struktur bildet, umfasst, wobei die erste Struktur und die zweite Struktur in einer Dickenrichtung abwechselnd gestapelt sind,
    • der erste Verbindungsabschnitt einen ersten Leitfähigkeitstyp hat,
    • der zweite Verbindungsabschnitt einen zweiten Leitfähigkeitstyp hat, der sich von dem ersten Leitfähigkeitstyp unterscheidet,
    • ein erster Teil der gestapelten Struktur in Kontakt mit dem ersten Verbindungsabschnitt den ersten Leitfähigkeitstyp hat, und
    • ein zweiter Teil der gestapelten Struktur in Kontakt mit dem zweiten Verbindungsabschnitt den zweiten Leitfähigkeitstyp hat.
  • [B02]
  • Diode nach [B01], wobei
    der erste Teil der gestapelten Struktur in Kontakt mit dem zweiten Teil der gestapelten Struktur ist.
  • [C01]
  • Diode nach einem von [A01] bis [B02], wobei
    der erste Verbindungsabschnitt in Kontakt mit dem einen Ende der gestapelten Struktur in der Längenrichtung einen vorstehenden Teil mit Bezug auf die erste Struktur und die zweite Struktur umfasst und der zweite Verbindungsabschnitt in Kontakt mit dem anderen Ende der gestapelten Struktur in der Längenrichtung einen vorstehenden Teil mit Bezug auf die erste Struktur und die zweite Struktur umfasst.
  • [C02]
  • Diode nach [C01], wobei,
    in der Annahme, dass eine Länge einer oberen Oberfläche der ersten Struktur oder der zweiten Struktur LT ist, dass eine Länge einer unteren Oberfläche der ersten Struktur oder der zweiten Struktur LB ist, und dass eine Länge eines mittleren Teils in der Dickenrichtung der ersten Struktur oder der zweiten Struktur LC ist,
    LT > LC und LB > LC erfüllt sind.
  • Bezugszeichenliste
    • 11A, 11B, 11C, 11D, 11E, 11F, 12 ...
    Diode,
    20, 25 ...
    Gestapelte Struktur,
    21, 21A, 21B, 26, 26B ...
    Erste Struktur,
    22, 22A, 22B, 27, 27A, 27Bw ..
    Zweite Struktur,
    23 ...
    Steuerelektrodenabschnitt,
    24 ...
    Isolierschicht (Seitenwand),
    25A ...
    Erster Teil der gestapelten Struktur,
    25B...
    Zweiter Teil der gestapelten Struktur,
    31 ...
    ErsterVerbindungsabschnitt,
    32...
    Zweiter Verbindungsabschnitt,
    41, 42 ...
    Feldeffekttransistor,
    50A, 50B ...
    Kanalstrukturabschnitt,
    51, 51A, 51B, 52, 52A, 52B ...
    Kanalabschnitt,
    53 ...
    Gate-Elektrode,
    54...
    Gate-Seitenwand,
    55...
    Gate-Isolierfilm,
    61, 62 ...
    Source-/Drain-Region,
    70 ...
    Basis,
    71 ...
    n+-Schicht in Basis,
    72 ...
    SOI-Substrat,
    73 ...
    Siliziumschicht in dem SOI-Substrat,
    74 ...
    n+ Siliziumschicht in dem SOI-Substrat,
    81...
    Erste Halbleiterschicht,
    82...
    Zweite Halbleiterschicht,
    83 ...
    Dritte Halbleiterschicht,
    84 ...
    Vierte Halbleiterschicht, xx
    91, 92...
    Ätzlack

Claims (15)

  1. Diode, die aufweist: eine gestapelte Struktur; einen ersten Verbindungsabschnitt, der an einem Ende der gestapelten Struktur in einer Längenrichtung vorgesehen ist; einen zweiten Verbindungsabschnitt, der an dem anderen Ende der gestapelten Struktur in der Längenrichtung vorgesehen ist, wobei die gestapelte Struktur eine erste Struktur mit einer Nanodrahtstruktur oder einer Nanoblattstruktur und eine zweite Struktur mit der Nanodrahtstruktur oder der Nanoblattstruktur, die ein Material umfasst, das sich von einem Material unterscheidet, das die erste Struktur bildet, umfasst, wobei die erste Struktur und die zweite Struktur in einer Dickenrichtung abwechselnd gestapelt sind, der erste Verbindungsabschnitt einen ersten Leitfähigkeitstyp hat, der zweite Verbindungsabschnitt einen zweiten Leitfähigkeitstyp hat, der sich von dem ersten Leitfähigkeitstyp unterscheidet, wobei die Diode ferner aufweist: einen Steuerelektrodenabschnitt, der so gebildet ist, dass er sich mindestens von einem oberen Teil zu einer seitlichen Oberfläche der gestapelten Struktur erstreckt und von dem ersten Verbindungsabschnitt und dem zweiten Verbindungsabschnitt beabstandet ist, der erste Verbindungsabschnitt und der Steuerelektrodenabschnitt oder der zweite Verbindungsabschnitt und der Steuerelektrodenabschnitt elektrisch verbunden sind.
  2. Diode nach Anspruch 1, wobei die gestapelte Struktur auf einer Basis vorgesehen ist.
  3. Diode nach Anspruch 1, wobei der Steuerelektrodenabschnitt so gebildet ist, dass er eine untere Oberfläche der gestapelten Struktur erreicht.
  4. Diode nach Anspruch 3, wobei die gestapelte Struktur über der Basis vorgesehen ist.
  5. Diode nach Anspruch 2 oder 3, wobei die Basis ein Silizium-Halbleitersubstrat oder ein SOI-Substrat umfasst.
  6. Diode nach Anspruch 2 oder 3, wobei der erste Verbindungsabschnitt und der zweite Verbindungsabschnitt auf der Basis vorgesehen sind.
  7. Diode nach Anspruch 2 oder 3, wobei eine Region der Basis, auf der die Diode vorgesehen ist, den zweiten Leitfähigkeitstyp hat und der erste Verbindungsabschnitt und der Steuerelektrodenabschnitt elektrisch verbunden sind.
  8. Diode nach Anspruch 1, wobei der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  9. Diode nach Anspruch 1, wobei die erste Struktur Silizium-Germanium umfasst und die zweite Struktur Silizium umfasst.
  10. Diode nach Anspruch 1, wobei die gestapelte Struktur eine intrinsische Halbleiterregion umfasst.
  11. Diode nach Anspruch 1, wobei die gestapelte Struktur eine Störstellenkonzentration von 1 × 1018/cm3 oder weniger hat.
  12. Diode nach Anspruch 1, wobei eine Isolierschicht auf einer seitlichen Oberfläche des Steuerelektrodenabschnitts gebildet ist, die dem ersten Verbindungsabschnitt zugewandt ist, und auf einer seitlichen Oberfläche des Steuerelektrodenabschnitts gebildet ist, die dem zweiten Verbindungsabschnitt zugewandt ist.
  13. Diode nach Anspruch 1, wobei der Steuerelektrodenabschnitt TiN, TaN, Al, TiAl oder W umfasst.
  14. Diode, die aufweist: eine gestapelte Struktur; einen ersten Verbindungsabschnitt, der an einem Ende der gestapelten Struktur in einer Längenrichtung vorgesehen ist; und einen zweiten Verbindungsabschnitt, der an dem anderen Ende der gestapelten Struktur in der Längenrichtung vorgesehen ist, wobei die gestapelte Struktur eine erste Struktur mit einer Nanodrahtstruktur oder einer Nanoblattstruktur und eine zweite Struktur mit der Nanodrahtstruktur oder der Nanoblattstruktur, die ein Material umfasst, das sich von einem Material unterscheidet, das die erste Struktur bildet, umfasst, wobei die erste Struktur und die zweite Struktur in einer Dickenrichtung abwechselnd gestapelt sind, der erste Verbindungsabschnitt einen ersten Leitfähigkeitstyp hat, der zweite Verbindungsabschnitt einen zweiten Leitfähigkeitstyp hat, der sich von dem ersten Leitfähigkeitstyp unterscheidet, ein erster Teil der gestapelten Struktur in Kontakt mit dem ersten Verbindungsabschnitt den ersten Leitfähigkeitstyp hat und ein zweiter Teil der gestapelten Struktur in Kontakt mit dem zweiten Verbindungsabschnitt den zweiten Leitfähigkeitstyp hat.
  15. Diode nach Anspruch 14, wobei der erste Teil der gestapelten Struktur in Kontakt mit dem zweiten Teil der gestapelten Struktur ist.
DE112019004444.3T 2018-09-05 2019-08-14 Diode Pending DE112019004444T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018165856 2018-09-05
JP2018-165856 2018-09-05
PCT/JP2019/031920 WO2020049969A1 (ja) 2018-09-05 2019-08-14 ダイオード

Publications (1)

Publication Number Publication Date
DE112019004444T5 true DE112019004444T5 (de) 2021-05-20

Family

ID=69722440

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019004444.3T Pending DE112019004444T5 (de) 2018-09-05 2019-08-14 Diode

Country Status (7)

Country Link
US (3) US11393931B2 (de)
JP (1) JP7345481B2 (de)
KR (1) KR20210049791A (de)
CN (1) CN112640132A (de)
DE (1) DE112019004444T5 (de)
TW (1) TWI826501B (de)
WO (1) WO2020049969A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826501B (zh) 2018-09-05 2023-12-21 日商索尼半導體解決方案公司 二極體
US20220416022A1 (en) * 2021-06-24 2022-12-29 Intel Corporation Substrate-less nanowire-based lateral diode integrated circuit structures
US20230088578A1 (en) * 2021-09-22 2023-03-23 Intel Corporation Lateral diodes in stacked transistor technologies
CN113871489B (zh) * 2021-12-02 2022-02-22 南京邮电大学 一种全环绕多通道漂移区横向功率器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244088A (ja) 2011-05-24 2012-12-10 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
CN107924875B (zh) * 2015-09-24 2022-11-01 英特尔公司 混合三栅极和纳米线cmos器件架构
US9842835B1 (en) * 2016-10-10 2017-12-12 International Business Machines Corporation High density nanosheet diodes
US11404578B2 (en) * 2018-06-22 2022-08-02 Intel Corporation Dielectric isolation layer between a nanowire transistor and a substrate
TWI826501B (zh) * 2018-09-05 2023-12-21 日商索尼半導體解決方案公司 二極體

Also Published As

Publication number Publication date
US20220302322A1 (en) 2022-09-22
US11804554B2 (en) 2023-10-31
JP7345481B2 (ja) 2023-09-15
TW202023938A (zh) 2020-07-01
WO2020049969A1 (ja) 2020-03-12
TWI826501B (zh) 2023-12-21
CN112640132A (zh) 2021-04-09
US20210167224A1 (en) 2021-06-03
JPWO2020049969A1 (ja) 2021-08-26
KR20210049791A (ko) 2021-05-06
US20240014326A1 (en) 2024-01-11
US11393931B2 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
DE102016115986B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE112005002280B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur (U-Gate-Transistor)
DE102016115984B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE112019004444T5 (de) Diode
DE102013104130B4 (de) Schutzringe auf Fin-Strukturen
DE112006003550B4 (de) Halbleitervorrichtung in Form einer Mehrgateanordnung mit vertieften und verspannten Source- und Drainbereichen sowie Herstellungsverfahren für diese
DE112014007341B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102012025824B4 (de) FinFET-Vorrichtung und Verfahren zum Herstellen einer FinFET-Vorrichtung
DE102006012416B4 (de) Halbleiterbauelement (FET) mit einem runden Nano-Leitungstransistorkanal
DE112010004804B4 (de) Verfahren zum Herstellen von Elementen für eine integrierte Schaltung, insbesondere von FinFETs
DE102013101162B4 (de) Tunnel-Feldeffekttransistor, Halbleitervorrichtung und Verfahren
DE112012004134B4 (de) Verfahren zum Fertigen einer Transistoreinheit
DE102018202897A1 (de) Austauschmetallgatestrukturierung für Nanosheet-Vorrichtungen
DE102016115983A1 (de) Halbleiterstruktur und Herstellungsverfahren
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE102017126511A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE112014000536T5 (de) Tiefe Gate-Rundherum-Halbleitervorrichtung mit aktiver Germanium- oder Gruppe-III-V-Schicht
DE112012004934T5 (de) FinFET mit verschmolzenen Rippen und vertikalem Silicid
DE112019003768T5 (de) Halbleitervorrichtung
DE102014019360A1 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102017126225A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und eine halbleitervorrichtung
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102018113282A1 (de) Ldmos-transistoren einschliesslich vertikaler gates mit mehreren dielektrischen abschnitten und assoziierte verfahren
DE102017110442A1 (de) Finfet-Vorrichtung mit epitaktischen Strukturen, die die Rippen umschliessen, und ihr Herstellungsverfahren